N° d'ordre : 40207

Université des sciences et Technologies de Lille



Thèse de doctorat Présentée par

Gwenael Le Coustre

Pour obtenir le grade de Docteur en Micro et Nano Technologies, Acoustique et Télécommunications

Contribution au développement d'une filière de transistor de forte puissance à base de technologie HEMT GaN pour applications télécoms et radar

Membres du jury :

T. Lasri N. Malbert E. Bergeault C. Gaquiere D. Floriot S. Piotrowicz M. Stanislawiak D. Rimbert P. Eudeline Professeur, Université de Lille 1 Professeur, IMS Professeur, ENST Professeur, Université de Lille 1 Docteur, Ingénieur UMS Docteur, Ingénieur 3-5 LAb Docteur, THALES Air System Ingenieur, THALES Air System Président Rapporteur Rapporteur Directeur de thèse Examinateur Examinateur Examinateur Invité Invité

Remerciements

Le travail de thèse présenté dans ce manuscrit représente le travail réalisé durant 3 années au sein du laboratoire Alcatel-Thales 3-5 Lab. Je tiens dans un premier temps à remercier Monsieur Dominique Pons pour m'avoir accueilli au sein du laboratoire. Que Monsieur Sylvain Delage, chef du groupe microélectronique, reçoive tous mes remerciements pour son soutien tous au long de ma thèse.

Je tiens à remercier Monsieur Tuami Lasri d'avoir accepté la présidence de mon jury de thèse, Madame Nathalie Malbert et Monsieur Eric Bergeault d'avoir accepté d'en être les rapporteurs.

Je voudrais remercier Messieurs Didier Floriot et Stéphane Piotrowicz pour avoir successivement encadré cette thèse et dont l'expérience en a favorisé son bon déroulement et Monsieur Christophe Gaquiere pour avoir assuré la fonction de directeur de thèse et de m'avoir apporté toute l'aide nécessaire.

J'exprime toute ma gratitude à Madame Dominique Rimbert et à Monsieur Michel Stanislawiak pour m'avoir apporté une vision plus industrielle des choses, et pour la confiance qu'ils m'ont témoignée au cours de ces travaux.

Je remercie également Monsieur Philippe Eudeline, directeur technique de la Technical Unit TU-RF de THALES AIR SYSTEMS, instigateur de cette thèse financée par THALES AIR SYSTEMS de participer à mon jury.

Je tiens aussi à remercier Messieurs Olivier Jardel et Jean-Claude Jacquet pour leur soutien important et les nombreuses relectures de mon manuscrit

Je souhaite remercier aussi tous ceux qui m'ont aidé dans le cadre de mes travaux et qui ont partagé avec moi ces 3 ans au sein du laboratoire : Michelle Magis, Stéphanie Tricoire, Raphael Aubry, Nicolas Sarazin, Stéphane Bernard, Maurice Tordjman, Marcel Peschang, Christian Dua, Mickael Richard, Eric Chartier, Chantal Lermenier, Bernadette Duval, Pascale Téfaine, Didier Lancerau, Michele Piaza, Guillaume Callet, Jérémy Dufraisse, Mourad Oualli, Erwan Morvan, Marie-Antoinette Poisson et tous ceux que j'oublie...

Table des matières

Table des matières	1
Table des figures	7
Liste des Tableaux	
Introduction générale	21

Chapitre 1 : Le HEMT à base de nitrure de gallium pour des applications de puissance...... 25

1. Introduction	
2. Les matériaux semiconducteurs	
2.1. Introduction	
2.2. Génération de forte puissance	
2.2.1. Champ de claquage	
2.2.2. Densité de courant	
2.2.3. Tension de coude	
2.3. Fréquence de fonctionnement	
2.4. Propriétés thermiques	
2.5. Conclusions	
3. Rappel sur les différentes structures de transistor utilisées pour	des
applications de puissance en bande S	
3.1. Le transistor bipolaire	
3.1.1. Structure d'un transistor :	
3.1.2. Principe de fonctionnement	
3.1.3. Limitations fondamentales du Transistor Bipolaire à Homojonction	
3.2. Le Transistor Bipolaire à Hétérojonction (HBT)	
3.2.1. L'apport du transistor Bipolaire à Hétérojonction	
3.3. Le transistor à effet de champ	
3.4. Le HEMT	
3.4.1. Le transistor HEMT AlGaAs/GaAs	
3.4.2. Le transistor HEMT AlGaN/GaN	
3.4.3. Limitations du HEMT	
3.5. Caractéristiques électriques du HEMT	
3.5.1. Le courant drain source	
3.5.2. La transconductance	
3.5.3. La conductance	
3.5.4. La capacité grille source	
3.5.5. La capacité grille drain	
3.5.6. La capacité drain source	
3.5.7. Les résistances Rs et Rd	
3.5.8. Les éléments parasites d'accès	
3.5.9. La fréquence de transition	
3.5.10. La fréquence maximale d'oscillation	

4. L	es technologies pour l'amplification en bande-S	
4.1.	Le transistor bipolaire Si	
4.2.	Le transistor LDMOS Si	
4.3.	Le transistor HBT AsGa	
4.4.	Le transistor PHEMT AsGa	
4.5.	Le transistor MESFET SiC	
4.6.	Le transistor HEMT GaN	
4.7.	Conclusions	
5. C	Conclusions	

1. Introduction	58
2. Tension de claquage	59
2.1. Claquage de la grille	59
2.1.1. Physique de la jonction sous la grille	59
2.1.2. Claquage de la grille en polarisation directe	60
2.1.3. Claquage de la grille en polarisation inverse	61
2.1.4. Claquage de la grille par avalanche au pincement	61
2.2. Claquage du canal	62
2.2.1. Principe de l'effet d'ionisation par impact	62
2.2.2. Claquage du canal dans un HEMT	63
2.3. Mesure de la tension de claquage par avalanche	64
2.3.1. Les composants étudiés	64
2.3.2. Principe de la mesure de la tension de claquage à l'état off	65
$_{2.3.3.}$ Influence de la distance grille-drain sur la tension de claquage BV _{dg}	66
2.3.4. Influence de la longueur de la grille sur la tension de claquage BV _{dg}	67
2.3.5. Influence de la connexion de la plaque de champ sur la tension de	
claquage BV _{dg}	69
2.3.6. Influence de la température du composant sur la tension de claquage	
$\mathrm{BV}_{\mathrm{dg}}$	70
2.4. Conclusions	71
3. Phénomènes de pièges	73
3.1. Phénomène de gate-lag	74
3.2. Phénomène de drain-lag	76
3.3. Impact des pièges sur les performances en puissance	77
4. Influence de la température sur le fonctionnement du transistor	79
4.1. Influence de la température sur les paramètres intrinsèques du composant	80
4.1.1. Conductivité thermique	80
4.1.2. Hauteur de bande interdite	81
4.2. Caractérisation en température du transistor par spectroscopie Raman	81
4.2.1. Principe de la spectroscopie Raman	81
4.2.2. Extraction de la température	83

4.3 Mesure de la température par microscopie Raman	84
4.3.1. Description du spectromètre et schéma de principe	
4.3.2. Résultats de mesure par microscopie Raman	85
4.4. Conclusions	
5. Caractérisation et modélisation électrique du transistor	
5.1. Mesures I-V	
5.2. Mesure load-pull	
5.3. Modélisation du transistor unitaire	
6. Conclusions	

Chapitre 3 : Caractérisation de barrette de puissance en bande-S..... 101

1.	Introduction	. 102
2.	Les classes de fonctionnement les plus couramment utilisées	. 103
	2.1. Les classes A, AB, B et C	. 103
	2.2. Définitions d'angle de conduction	. 104
	2.3. Évolution de la puissance de sortie, de la puissance d'alimentation et du	
	rendement de drain en fonction de l'angle d'ouverture θ	. 104
3.	Conception et réalisation d'une première version de circuit d'adaptation	. 107
	3.1. Introduction	. 107
	3.2. Masque HIPOS	. 107
	3.3. Circuit de polarisation	. 108
	3.3.1. Principe et réalisation	. 108
	3.3.2. Résultats de mesures	. 110
	3.4. Architecture des 1 ^{er} versions de circuit d'adaptation	.111
	3.4.1. Adaptation d'un amplificateur	.111
	3.4.2. Adaptation avec ou sans préadaptation dans le boitier	. 112
	3.4.3. Synthèses des 1 ^{er} versions des circuits d'adaptations	. 113
	3.5. Résultats de mesure de barrette 6x8x250	.114
	3.5.1. Mesure paramètre [S]	. 115
	3.5.2. Mesure Load-Pull 6x8x250	.116
	3.5.3. Comparaison entre le mesure et la simulation en régime fort signal	. 119
	3.6. Résultats de mesure de barrette 12x8x400	. 120
	3.6.1. Mesures paramètre [S]	. 121
	3.6.2. Mesure Load-Pull 12x8x400	. 122
	3.6.3. Analyse spectrale	. 124
	3.7. Récapitulatif des performances	. 125
	3.8. Problèmes rencontrés	. 126
4.	Conclusion	. 128

Chapitre 4 : Conception d'un amplificateur de puissance en bande-S 129 1. Introduction 130 2. Étude des adaptations d'entrée et de sortie 131 2.1. Étude de l'adaptation de sortie 131 2.2. Étude de l'adaptation d'entrée 133 2.2.1. Solutions avec préadaptations localisées 133 2.2.2. Solution utilisant des matériaux à forte constante diélectrique 135

2.2.2. Solution utilisant des matériaux à forte constante diélectrique	135
2.3. Conclusion	137
3. Conception d'amplificateurs de la classe 25W et 100W	139
3.1. Conception d'un amplificateur de puissance de classe 25W	140
3.1.1. Résultat de simulation	140
3.1.2. Étude de la stabilité	141
3.1.3. Résultats de mesures de puissance et paramètres [S]	144
3.2. Conception d'un amplificateur de puissance de classe 100 W	150
3.2.1. Résultats de simulation et de mesures bas niveau	150
3.2.2. Résultats de mesures fort niveau	153
3.3. Modélisation du boitier	156
4. Conclusions	158
Conclusion générale	161
Bibliographie	165
Publications	175
Résumé	177

Table des figures

Figure 1 : Variation de la vitesse de saturation des électrons pour différents matériaux
en fonction du champ électrique29
Figure 2 : Transistor HEMT GaN sur substrat silicium de 0.1mm de développement de
grille
Figure 3 : Représentation du transistor bipolaire
Figure 4 : Diagramme de bandes d'énergies d'un TBJ à l'équilibre (a), et polarisé (b) 34
Figure 5 : Principe de fonctionnement d'un transistor bipolaire
Figure 6 : Diagramme de bande d'énergie d'un HBT avant formation de
l'hétérojonction (a), et après (b)36
Figure 7 : (a) Schéma des semiconducteurs avant la formation de l'hétérojonction. (b)
Schéma de bandes de l'hétérojonction40
Figure 8 : Représentation des séquences de couches d'atomes traduisant deux polarités
différentes
Figure 9 : Orientation favorable des effets de polarisations dans un HEMT AlGaN/GaN 42
Figure 10 : Comparaison des caractéristiques de sortie d'un FET : à température
constante et avec auto-échauffement
Figure 11 : Schéma équivalent petit signal d'un HEMT (à gauche), Modèle petit signal
simplifié du HEMT, avec l'origine physique des éléments [12] (à droite)
Figure 12 : Caractéristique courant – tension d'un transistor à effet de champ
Figure 13 : Structure de bande d'un contact Schottky sur un matériau de type n
Figure 14 : Jonction métal/semi-conducteur polarisée en direct
Figure 15 : Jonction métal/semi-conducteur polarisée en inverse, passage par effet
tunnel61
Figure 16 : Transition d'un électron de la bande de valence à la bande de conduction
par ionisation par impact62
Figure 17 : Franchissement de la barrière due à l'hétérojonction par les trous et
origine du courant de grille63
Figure 18 : Réseau de caractéristiques IG=f(VGS) pour un composant PHEMT AsGa,
de développement $4x50x0.15\mu m^2$, VDS allant de +2.5Volts à -4Volts, par pas de
0.5
Figure 19 : Vue en coup d'un transistor HEMT

Figure 20 : Évolution de la tension grille drain et du courant grille source pour un
transistor 1x50μm, Lg=0.7μm, Lgs=1μm et Lgd=1.3μm issu de la plaque
AEC1321. Dans ce cas, tout le courant de drain (50µA) est injecté dans la grille 65
Figure 21 : Évolution de la tension grille-drain et du courant grille-source pour un
transistor 1x50µm, Lg=0.7µm, Lgs=1µm et Lgd=1.3µm issu de la plaque
AEC1321. Dans ce cas, seulement une partie du courant de drain (50 μ A) est
injecté dans la grille
Figure 22 : Évolution de la tension grille-drain en fonction de la tension grille-source
pour un transistor $1x100\mu$ m avec $Lgd=2\mu$ m de la plaque AEC1321 pour un
courant de drain de 500µA/mm66
Figure 23 : Évolution de la tension drille-drain en fonction de la tension grille-source
pour un transistor $1x100$ avec $Lgd=3\mu m$ de la plaque AEC1321 pour un courant
de drain de 500µA/mm67
Figure 24 : Évolution de la tension grille-drain en fonction de la tension grille-source
pour un transistor 8x250µm avec une longueur de grille de 0.7µm de la plaque
AEC1321 pour un courant de drain de 500µA/mm68
Figure 25 : Évolution de la tension drille-drain en fonction de la tension grille-source
pour un transistor $8x250\mu m$ avec une longueur de grille de $0.9\mu m$ de la plaque
AEC1321 pour un courant de drain de 500µA/mm69
Figure 26 : Évolution du gain maximal disponible en fonction de la tension Vds pour un
transistor avec une plaque de champ connectée à la grille et une autre connectée
à la source [48]69
Figure 27 : Évolution de la tension drille-drain en fonction de la tension grille-source
pour un transistor 8x250µm avec une plaque de champ connectée à la grille de la
plaque AEC1321 pour un courant de drain de 500µA/mm
Figure 28 : Évolution de la tension drille-drain en fonction de la tension grille-source
pour un transistor 8x250µm avec une plaque de champ connectée à la source de
la plaque AEC1321 pour un courant de drain de 500µA/mm
Figure 29: Évolution de la tension de claquage grille-drain en fonction de la
température pour un composant de 8 doigts de 250µm avec une longueur de grille
de 0.9µm. Le transistor est issue de la plaque AEC1391 et la mesure a été faite
pour un courant de drain de 500µA/mm71

Figure 30 : Explication probable du mécanisme de gate-lag dans les transistors HEMTS	
GaN	4
Figure 31 : Exemple de comparaison des caractéristiques I(V) obtenues sur un	
transistor GaN pour des polarisations (Vgs, Vds) de (OV; OV) lignes continues et	
(-4V ; 0V) lignes en pointillés7	5
Figure 32 : Exemple de comparaison des caractéristiques I(V) obtenues sur un	
transistor GaN pour des polarisations (Vgs, Vds) de (-5V; 0V) lignes continues	
et (-5V ; 40V) lignes en pointillés7	7
Figure 33 : Évolution de la puissance de sortie et du rendement en puissance ajoutée	
simulés en fonction de la puissance d'entrée pour différents niveaux de pièges. En	
rouge, le cas sans pièges et en bleu, le cas avec pièges	8
Figure 34 : Évolution du courant maximal de drain Idss dans le temps en fonction de la	
température de canal	9
Figure 35 : Évolution de la conductivité thermique du GaN et des différents substrats	
utilisés en fonction de la température80	0
Figure 36 : Principe de la diffusion Raman	2
Figure 37 : Schéma de principe de la spectroscopie Raman	2
Figure 38 : Informations pouvant être extraites d'un spectre Raman	3
Figure 39 : Étalonnage du déplacement de la raie Stockes du GaN en fonction de la	
température pour un composant sans grille (TLM) d'espacement de 20µm entre	
les contacts ohmiques	4
Figure 40 : Schéma de principe d'un banc de mesure par microscopie Raman8	5
Figure 41 : Température du GaN et du SiC pour un transistor de 8 doigts de 250µm de	
long provenant de la plaque AEC1321 pour une polarisation en canal ouvert8	6
Figure 42 : Élévation de la température du GaN en fonction de la résistance thermique	
entre les couches de GaN et de SiC. [70]8	7
Figure 43 : Champ électrique (a) et potentiel (b) le long du canal pour différentes	
conditions de polarisation	8
Figure 44 : Positionnement des densités de puissance le long de l'espace grille drain du	
transistor afin de déterminer l'élévation de la température avec le logiciel	
ANSYS	8
Figure 45 : Détermination de la valeur du TBR	9

Figure 46 : Positionnement du spot laser afin de déterminer la température à l'interface
des couches de GaN (a) et de SiC (b)
Figure 47 : Détermination de la résistance thermique à l'interface GaN/SiC à
différentes températures d'interface (points). La ligne continue donne la tendance
et les lignes en pointillés représentent l'incertitude
Figure 48 : Principe de mesure I-V et [S] pulsée [78]92
Figure 49 : Mise en évidence de l'impact de l'impédance de charge sur l'évolution
courant/tension
Figure 50 : Réseau I-V en impulsions du transistor 8x25 µm de la plaque AEC1486. Vgs
variant de 0V à -5V par pas de 1V94
Figure 51 : Résultats de mesures load-pull d'un transistor 8x400 de la plaque AEC
1391 polarisé à Vds=40V, classe B (200µs/20%)96
Figure 52 : Comparaison mesure (rouge) et modèle (bleu) I-V pulsé du transistor
8x250µm de la plaque LO892. Polarisation de repos à -5V, 40V
Figure 53 : Comparaison mesure (rouge) et modèle (bleu) paramètres [S] du transistor
8x250µm de la plaque LO89299
Figure 54 : Comparaison mesure (rouge) / modèle (bleu) de puissance du transistor
8x250µm de la plaque LO89299
Figure 55 : <i>Définition d'angle d'ouverture</i>
Figure 56 : Topologies des barrettes de puissance disponibles sur le masque HIPOS 107
Figure 57 : Architecture du circuit de polarisation
Figure 58 : Résultats de simulations pour le Té de polarisation avec une ligne quart
d'onde de 800 μm de large placé sous 50 Ω (à gauche en rouge) et sous 5 Ω (à
gauche en bleu). A droite, le Té de polarisation avec la ligne quart d'onde
remplacé par un fil émaillé sous 50 $\Omega(en rouge)$ et sous 5 $\Omega(en bleu)$
Figure 59 : Différentes topologies de circuit de polarisation. (a) solution utilisant un
quart d'onde de 200µm, (b) solution utilisant un quart d'onde de 800µm de large
et (c) solution utilisant un fil émaillé110
Figure 60 : Amplificateur avec ses réseaux d'adaptation en entrée/sortie
Figure 61 : Comparaison de l'impédance d'entrée au niveau du boitier dans le cas avec
(bleu) et sans (rouge) préadaptation dans le boitier

Figure 62 : Exemple de circuit d'adaptation, (a) circuit d'adaptation d'entrée et (b)
circuit d'adaptation de sortie113
Figure 63 : Comparaison entre la mesure et la simulation du circuit PB_6B_C_IN, en
bleu la simulation et en rouge la mesure114
Figure 64 : Vue d'ensemble du circuit d'adaptation pour les barrettes 6x8x250 et
6x8x400, (a) vue d'ensemble et (b) vue dans le boitier115
Figure 65 : Comparaison entre la mesure (courbe rouge) et la simulation (courbe bleu)
pour des conditions de polarisation de 20V et 50mA/mm de l'amplificateur avec le
composant 6x8x250µm
Figure 66 : Évolution de la Puissance, de la Pae et du gain en fonction de Vds (de 35 à
50 V par pas de 5V) et de la puissance d'entrée. Composant 2911 de la plaque
AEC1321
Figure 67 : Évolution de la Puissance et de la PAE en fonction des charges présentées
en sortie et de la puissance d'entrée pour Vds égale à 40V (composant 6x8x250
μm)
Figure 68 : Comparaison entre la mesure (en rouge) et la simulation (en bleu) en fort
signal pour une tension de polarisation Vds de 40V en classe B du composant
<i>2911 de la plaque AEC1321.</i> 120
Figure 69 : Comparaison de l'impédance de sortie ramenée dans les plans du boitier
entre la mesure (en bleu) et la simulation (en rouge) en fort signal pour une
tension de polarisation Vds de 40V en classe B du composant 2911 de la plaque
AEC1321
Figure 70 : Vue d'ensemble du circuit d'adaptation pour les barrettes 6x8x250 et
6x8x400, (a) vue d'ensemble et (b) vue dans le boîtier121
Figure 71 : Comparaison entre la mesure (courbe rouge) et la simulation (courbe bleu)
pour des conditions de polarisation de 20V et 50mA/mm de l'amplificateur avec le
composant 12x8x400µm
Figure 72 : Évolution de la Puissance et de la PAE en fonction des charges présentées
en sortie et de la puissance d'entrée pour Vds égale à 40V (composant 12x8x400) 122
Figure 73 : Evolution de la Puissance, PAE et gain en fonction de Vds (de 40V à 50 V
par pas de 5V) et de la puissance d'entrée. Composant 1404 de la plaque
AEC1321

Figure 74 : Spectre de sortie de l'amplificateur obtenue pour des puissances d'entrée
Pin de 35dBm et 45dBm125
Figure 75 : Évolution du gain maximal disponible MAG (gauche) et du S21 (droite)
avant modification en fonction de la fréquence pour le composant 6x8x250 pour
<i>Vds</i> =20 <i>V et Ids</i> =50 <i>mA/mm. En bleu les mesures, et en rouge la simulation</i> 126
Figure 76 : Architecture du filtre L-C ajouté pour diminuer le MAG en basses
fréquences126
Figure 77 : Évolution du gain MAG (gauche) et du Gain S21 (droite) après modification
en fonction de la fréquence pour le composant 6x8x250 pour Vds=20V et
Ids=50mA/mm. En bleu les mesures, et en rouge la simulation127
Figure 78 : Schématisation du principe de la simulation
Figure 79 : Évolution de la puissance de sortie, de la PAE et du gain en fonction de la
fréquence lorsque la sortie est chargée par une charge fixe. Résultat donné à
chaque fréquence pour une puissance de sortie comprimée de 3 dB
Figure 80 : Évolution de la puissance de sortie, de la PAE et du gain en fonction de la
fréquence lorsque la sortie est chargé par un quadripôle réel. Résultat donné à
chaque fréquence pour une puissance de sortie comprimée de 3 dB
chaque fréquence pour une puissance de sortie comprimée de 3 dB
chaque fréquence pour une puissance de sortie comprimée de 3 dB
 chaque fréquence pour une puissance de sortie comprimée de 3 dB
 chaque fréquence pour une puissance de sortie comprimée de 3 dB
 chaque fréquence pour une puissance de sortie comprimée de 3 dB
 chaque fréquence pour une puissance de sortie comprimée de 3 dB
 chaque fréquence pour une puissance de sortie comprimée de 3 dB
 chaque fréquence pour une puissance de sortie comprimée de 3 dB
 chaque fréquence pour une puissance de sortie comprimée de 3 dB. 132 Figure 81 : Schéma simplifié de l'architecture de l'amplificateur. 133 Figure 82 : Architecture des circuits dans le boitier dans le cas d'une préadaptation à un pôle (a) et deux pôles(b). 134 Figure 83: Résultats de simulations des deux solutions d'adaptation. En rouge, le 1^{er} cas (1 pôle) et en bleu, le 2^{ème} cas (2 pôles). 134 Figure 84 : Perte du circuit d'entrée. En rouge, le 1^{er} cas (1 pôle) et en bleu, le 2^{ème} cas (2 pôles). 135 Figure 85 : Architecture de l'amplificateur utilisant des matériaux à forte constante diélectrique
 chaque fréquence pour une puissance de sortie comprimée de 3 dB
 chaque fréquence pour une puissance de sortie comprimée de 3 dB. 132 Figure 81 : Schéma simplifié de l'architecture de l'amplificateur. 133 Figure 82 : Architecture des circuits dans le boitier dans le cas d'une préadaptation à un pôle (a) et deux pôles(b). 134 Figure 83: Résultats de simulations des deux solutions d'adaptation. En rouge, le 1^{er} cas (1 pôle) et en bleu, le 2^{ème} cas (2 pôles). 135 Figure 85 : Architecture de l'amplificateur utilisant des matériaux à forte constante diélectrique 136 Figure 86 : Schématisation de l'adaptation de l'impédance d'entrée 137 Figure 87 : Résultats de simulation de la solution utilisant des substrats à forte
 chaque fréquence pour une puissance de sortie comprimée de 3 dB. 132 Figure 81 : Schéma simplifié de l'architecture de l'amplificateur. 133 Figure 82 : Architecture des circuits dans le boitier dans le cas d'une préadaptation à un pôle (a) et deux pôles(b). 134 Figure 83: Résultats de simulations des deux solutions d'adaptation. En rouge, le 1^{er} cas (1 pôle) et en bleu, le 2^{ème} cas (2 pôles). 134 Figure 84 : Perte du circuit d'entrée. En rouge, le 1^{er} cas (1 pôle) et en bleu, le 2^{ème} cas (2 pôles). 135 Figure 85 : Architecture de l'amplificateur utilisant des matériaux à forte constante diélectrique 136 Figure 87 : Résultats de simulation de la solution utilisant des substrats à forte constante diélectrique 137
chaque fréquence pour une puissance de sortie comprimée de 3 dB. 132 Figure 81 : Schéma simplifié de l'architecture de l'amplificateur. 133 Figure 82 : Architecture des circuits dans le boitier dans le cas d'une préadaptation à un pôle (a) et deux pôles(b). 134 Figure 83: Résultats de simulations des deux solutions d'adaptation. En rouge, le 1 ^{er} cas (1 pôle) et en bleu, le 2 ^{ème} cas (2 pôles). 134 Figure 84 : Perte du circuit d'entrée. En rouge, le 1 ^{er} cas (1 pôle) et en bleu, le 2 ^{ème} cas (2 pôles). 135 Figure 85 : Architecture de l'amplificateur utilisant des matériaux à forte constante diélectrique 136 Figure 86 : Schématisation de l'adaptation de l'impédance d'entrée 137 Figure 88 : Vue d'ensemble de l'intérieur du boitier 137
 chaque fréquence pour une puissance de sortie comprimée de 3 dB. 132 Figure 81 : Schéma simplifié de l'architecture de l'amplificateur. 133 Figure 82 : Architecture des circuits dans le boitier dans le cas d'une préadaptation à un pôle (a) et deux pôles(b). 134 Figure 83: Résultats de simulations des deux solutions d'adaptation. En rouge, le 1^{er} cas (1 pôle) et en bleu, le 2^{ème} cas (2 pôles). 134 Figure 84 : Perte du circuit d'entrée. En rouge, le 1^{er} cas (1 pôle) et en bleu, le 2^{ème} cas (2 pôles). 135 Figure 85 : Architecture de l'amplificateur utilisant des matériaux à forte constante diélectrique 136 Figure 86 : Schématisation de l'adaptation de l'impédance d'entrée 137 Figure 87 : Résultats de simulation de la solution utilisant des substrats à forte constante diélectrique 137 Figure 88 : Vue d'ensemble de l'intérieur du boitier 140 Figure 89 : Résultats de simulation de puissance de l'amplificateur de classe 25W.

puissance en fonction de la puissance d'entrée et de la fréquence. La fréquence
évoluant de 2.7GHz à 3.5GHz. La tension d'alimentation est de 40V pour un
fonctionnement de l'amplificateur en classe B141
Figure 90 : <i>Mise en parallèle d'une perturbation</i>
Figure 91 : Implantation sous ADS de l'analyse de stabilité non-linéaire
Figure 92 : Analyse des pôles de l'amplificateur
Figure 93. Vue d'ensemble de l'amplificateur et de son boitier
Figure 94 : Comparaison entre la mesure (courbe rouge) et la simulation (courbe bleu)
pour des conditions de polarisation de 20V et 50mA/mm de l'amplificateur de la
<i>classe 25W.</i>
Figure 95 : Comparaison entre la mesure (courbe rouge) et la simulation (courbe bleu)
pour des conditions de polarisation de 20V et 50mA/mm de l'amplificateur de la
classe 25W lorsque l'on applique un $\mu r=2.3$ dans les ailettes du boitier
Figure 96 : Résultats de mesure source pull de l'amplificateur de classe 25W, à 2.9 GHz
(à gauche), 3.1 GHz (au milieu) et 3.3 GHz (à droite). (plaque AEC1391)146
Figure 97 : À gauche le circuit d'adaptation avant les modifications et à droite après. La
zone grisée représente la partie qui a été enlevée et la zone jaune l'élément qui a
été ajoutée147
Figure 98 : Résultats de mesure source pull de l'amplificateur de classe 25W, à 2.9GHz
(à gauche), 3.1GHz (au milieu) et 3.3GHz (à droite) après modifications de
l'entrée. (plaque AEC1391)
Figure 99 : Caractérisation de type load pull de l'amplificateur de classe 25W pour une
tension de drain de 30V avec le signal RF pulsé à 10µs/10%149
Figure 100. Résultats de mesure de l'amplificateur (plaque AEC1473) pour une tension
de drain de 30V, avec le signal RF pulsé à 10µs/10% pour différentes puissances
d'entrée (de 24 à 34 dBm par pas de 2)150
Figure 101 : Vue d'ensemble de l'amplificateur et de son boitier
Figure 102 : Résultats de simulation puissance de l'amplificateur de classe 100W.
Évolution de la puissance de sortie, de la PAE et du gain en puissance en fonction
de la puissance d'entrée et de la fréquence. La fréquence évoluant de 2.7GHz à
3.5GHz. La tension d'alimentation est de 40V pour un fonctionnement de
l'amplificateur en classe B151

Figure 103 : Comparaison entre la mesure et la simulation des paramètres Sij pour une	
tension de polarisation de drain de 20V et 50mA/mm de densité de courant. En	
haut, lorsque la perméabilité relative du "lead "du boitier est égale à 1 et en bas,	
lorsque la perméabilité relative est égale à 2.515	52
Figure 104 : Comparaison entre la mesure et la simulation des paramètres Sij pour une	
tension de polarisation de drain de 20V et 50mA/mm de densité de courant avec	
une capacité MIM de préadaptation de 5.6pF15	52
Figure 105 : Évolution de la puissance, du rendement en puissance ajoutée et du gain	
en puissance en fonction de la fréquence et de la puissance d'entrée Pin pour un	
composant de 25mm de développement totale de grille. La tension de polarisation	
de drain est de 30V. Le Signal RF pulsé 10µs/10%.La capacité de préadaptation	
est égale à 5.6pF15	53
Figure 106 : Exemple de boitier utilisé pour la réalisation des amplificateurs	56
Figure 107 : Évolution de la perméabilité relative de lead frame du boitier en fonction	
de la fréquence15	57

Liste des Tableaux

Tableau 1 : Champ de claquage et bande interdite des principaux matériaux	8
Tableau 2 : Vitesse de saturation et mobilité des porteurs des principaux matériaux	8
Tableau 3 : Conductivité thermique des principaux matériaux 31	2
Tableau 4 : Caractéristiques des transistors bipolaires Silicium : commercialisés par	
NXP	0
Tableau 5 : Caractéristiques des transistors LDMOS Silicium : commercialisés par	
<i>NXP</i>	1
Tableau 6 : État de l'art des transistors et amplificateurs HEMT en nitrure de gallium 54	4
Tableau 7 : Caractéristiques des transistors HEMT GaN : Commercialisés par Eudyna 54	4
Tableau 8 : Tableau récapitulatif des performances obtenues en mesure sur différentes	
épitaxies9	5
Tableau 9 : Synthèse des résultats obtenues pour le transistor 8x400µm de la plaque	
AEC 1391 polarisé à Vds=40V, classe B (200µs/20%) pour différentes charges9	7
Tableau 10 : Récapitulatif des performances des classes de fonctionnement dans le cas	
d'une modélisation du courant de drain par une équation linéaire10	5
Tableau 11 : Récapitulatif des performances des classes de fonctionnement dans le cas	
d'une modélisation du courant de drain par une équation parabolique10	5
Tableau 12 : Principales topologies présentes sur le masque HIPOS 10	7
Tableau 13 : Synthèse des résultats obtenues pour le transistor 2911 (6x8x250µm) de la	
plaque AEC1321 pour différentes tension de polarisation, en régime impulsionnel	
(200µs/20%) à 3GHz11	7
Tableau 14 : Synthèse des résultats obtenues pour le transistor 2315 (6x8x250µm) de la	
plaque LO892 pour différentes tension de polarisation, en régime impulsionnel	
(200µs/20%) à 3GHz11	9
Tableau 15 : Synthèse des résultats obtenues pour le transistor 1404 (12x8x400µm) de	
la plaque AEC1321 pour différentes tension de polarisation, en régime	
impulsionnel (10μs/10%) à 3GHz, (*) à 2dB de compression124	4
Tableau 16: Récapitulatif des performances des composants de 12mm et 38mm en	
régime implusionnel 10µs/10% pour un fonctionnement de l'amplificateur en	
<i>classe B.</i>	5
Tableau 17 : Caractéristiques des matériaux à fortes constantes diélectriques	6

Tableau 18 : Tableau récapitulatif des performances visées pour l'amplificateur 2	
étages, Note 1 : 25°C, Note 2 : 3 dB compression	139
Tableau 19 : Récapitulatif des performances de l'amplificateur de classe 25W à une	
tension de polarisation de drain de 30V pour un fonctionnement en classe B.	
(plaque AEC1391)	146
Tableau 20 : Récapitulatif des performances de l'amplificateur de classe 25W à une	
tension de polarisation de drain de $30V$ pour un fonctionnement en classe B après	
modifications de l'entrée. (plaque AEC1391)	148
Tableau 21 : Récapitulatif des performances de l'amplificateur de classe 100W à 30V	
de polarisation de drain pour un fonctionnement en classe B chargé en entrée et	
en sortie sous 50 Ω	154
Tableau 22: Récapitulatif des performances des d'amplificateurs de classe 25W et	
100W cascadés et chargés sous 50 Ω . Le driver est polarisé à une tension de drain	
de 20V et l'amplificateur de puissance à 40V pour un fonctionnement en classe B,	
signal RF pulsé 10μs/10%	155
Tableau 23 : Récapitulatif des performances des d'amplificateurs de classe 25W et	
100W cascadés et chargés sous leur optimum en entré et sortie. Le driver est	
polarisé à une tension de drain de 20V et l'amplificateur de puissance à 40V pour	
un fonctionnement en classe B, signal RF pulsé 10µs/10%	155

Introduction générale

L'électronique hyperfréquence a connu ces dernières années un développement important : aux applications orientées vers les télécommunications grand public (téléphone mobile, communication par satellites) et relativement « basses fréquences », se sont ajoutées des réalisations plus variées fonctionnant à des fréquences supérieures (60 GHz et au-delà) telles que le radar anti-collision destiné à l'automobile, le télépéage, ou les liaisons satellites. Ainsi, c'est maintenant sur un large éventail fréquentiel que doivent s'opérer des fonctions essentielles telles que l'amplification, le mélange... De telles applications ont pu être réalisées grâce à la montée en fréquence des composants à l'état solide.

Pour répondre à ces diverses sollicitations, les filières traditionnelles de composants sont sans cesse améliorées : les gammes de fréquence élevées voient émerger des transistors de puissance basés sur de nouveaux matériaux semi-conducteurs (SiC, GaN) qui s'annoncent d'ores et déjà comme des concurrents prometteurs face aux composants arrivés à maturation tels que les transistors à effet de champ du type LDMOS Si, MESFET et HEMT GaAs ou les transistors et bipolaires à hétérojonction.

L'engagement de THALES en Europe sur la filière GaN représente un enjeu politique stratégique, mais également économique pour conserver une électronique compétitive et assurer l'indépendance technologique Européenne. Si les Etats-Unis et le Japon ont initié leurs travaux sur la filière GaN vers la deuxième moitié des années 1990, l'écart avec la filière de THALES tend à se réduire. Les premières applications démontrent le fort potentiel de la technologie Nitrure de Gallium pour les applications de puissance même à hautes fréquences, ce qui permettrait aux amplificateurs à état solide de se substituer aux amplificateurs à tubes à ondes progressives.

Désormais quelques composants commerciaux et systèmes grand public en Nitrure de Gallium commencent à voir le jour (Etats Unis, Japon). Ceci constitue bien la preuve de l'intérêt commercial que représente la technologie Nitrure de Gallium (relais de pylônes téléphoniques, applications HF sol et embarquées ...).

Le premier chapitre de ce mémoire donne un bref rappel des propriétés physiques des matériaux semiconducteurs ainsi qu'un rappel des différentes structures de transistor utilisées pour des applications de puissance en bande S et notamment les transistors HBTs et HEMTs.

Le second chapitre décrit les limites de fonctionnement des transistors HEMT GaN, et en particulier en ce qui concerne l'avalanche, les phénomènes de pièges et les phénomènes d'auto-échauffements. Des caractérisations de ces phénomènes seront données afin d'évaluer leurs impacts sur les performances électriques.

Le troisième chapitre quant à lui présente une première version de circuit. Cette première version de circuit d'adaptation est destinée à mesurer les impédances optimales au plus près de la barrette afin d'avoir le plus de précision lors des conceptions d'amplificateurs de puissance. Ils permettront également d'affiner la connaissance des performances des barrettes. Des résultats de caractérisations seront donnés.

Le dernier chapitre, nous décrirons dans un premier temps l'impact de l'adaptation d'entrée et de sortie sur la largeur de la bande de fréquence et plus particulièrement l'impact de l'architecture de l'adaptation d'entrée. Dans un second temps, nous présenterons la conception et la caractérisation d'amplificateur de puissance de classe 25W et 100W adapté sur une bande de fréquence de 800MHz visée.

Chapitre 1 : Le HEMT à base de nitrure de gallium pour des applications de puissance

1. Introduction

Le premier choix que doit faire tout concepteur de circuit porte sur les transistors à utiliser. Dans le cas de la conception d'un amplificateur, les critères de choix du composant sont donnés par :

- la gamme de fréquences d'utilisation et le gain à obtenir
- le niveau de puissance de sortie à fournir et la tension d'alimentation disponible.

A ces caractéristiques primordiales peuvent s'ajouter des critères tels que la densité de puissance maximale, les niveaux limites d'utilisation en courant et tension, le taux d'intégration, la tenue en température, la technologie employée etc. ; ainsi que des critères économiques et dimensionnement portant sur le coût de fabrication, les éléments extérieurs d'adaptation et de contrôle...

Dans un premier temps, un bref rappel des propriétés physiques des matériaux semiconducteurs sera donné.

Dans un second temps, un rappel sur les différentes structures de transistor utilisées pour des applications de puissance en bande S sera donné et notamment les transistors HBTs et HEMTs.

Pour finir un état de l'art des performances en bande-S sera donné.

2.Les matériaux semiconducteurs

2.1.Introduction

[1][2]

Afin de quantifier l'intérêt d'un matériau pour l'amplification de puissance, nous allons démontrer l'influence des propriétés physiques sur les performances en puissance d'un transistor. Les caractéristiques principales d'un transistor sont :

- sa puissance de sortie : pour un fonctionnement radar, elle est directement liée à ça portée
- son rendement en puissance ajouté
- sa fréquence de fonctionnement
- sa tenue en température : directement liée à la fiabilité du système.

Dans cette partie, nous présenterons l'impact des propriétés physiques des semiconducteurs sur ces paramètres.

2.2. Génération de forte puissance

Pour générer de fortes puissances dans un transistor, il est important de maximiser l'excursion courant/tension. Pour ce faire, il faut :

- Un champ de claquage élevé
- Une densité de courant élevée
- Une tension de coude faible.

2.2.1. Champ de claquage

La valeur de ce champ de claquage étant directement lié à la largeur de la bande interdite Eg par la relation suivante :

$$(2.1) E_C \propto E_g^{3/2}$$

Cela signifie que plus le gap est important, plus le champ de claquage est élevé. Le Tableau 1 ci-dessous donne la valeur de la bande interdite pour les principaux matériaux semiconducteurs utilisés.

	Si	GaAs	4H-SiC	GaN	AlN	Diamant
Eg (eV)	1,1	1,43	3,26	3,39	6,1	5,45
Ec (MV/cm)	0.3	0.4	3	3.3	11	5.6

Tableau 1 : Champ de claquage et bande interdite des principaux matériaux

Le nitrure de gallium, le carbure de silicium ainsi que le diamant ont un champ de claquage dix fois supérieur à celui du silicium et de l'arséniure de gallium mais deux à trois fois moins que celui du nitrure d'aluminium.

2.2.2. Densité de courant

La densité de courant dépend du nombre ainsi que de la vitesse de dérive des porteurs. Elle s'exprime de la manière suivante :

$$(2.2) J = q.n.v$$

avec n (en cm⁻³⁾, la densité et v (en cm/s), la vitesse de dérive des porteurs.

Donc, pour obtenir une densité de courant élevée, il faut intervenir soit sur la quantité de porteurs, soit sur leur vitesse de dérive. Le Tableau 2 donne la valeur de la mobilité, de la vitesse de saturation, ainsi que la densité des porteurs pour les principaux matériaux semiconducteurs utilisés.

	Si	GaAs	4H-SiC	GaN	AlN	Diamant
Vsat (10^7 cm/s)	1	1	2	1.5-2	1.8	2.7
μ (cm ² /V.s)	1350	8500	700	900	1100	1900
ni (cm ⁻³)	$1.5 \ 10^{10}$	$1.79\ 10^{6}$	8.2 10-9	1.9 10 ⁻¹⁰	≈ 10 ⁻³¹	1.6 10 ⁻²⁷

Tableau 2 : Vitesse de saturation et mobilité des porteurs des principaux matériaux

La vitesse de dérive des porteurs est proportionnelle à la mobilité. Elle s'exprime de la manière suivante :

$$(2.3) v = \mu(E).E$$

Avec $\mu(E)$ (en cm²/V.s), la mobilité des porteurs et E (en V/cm), le champ électrique

Pour obtenir une vitesse des porteurs la plus grande possible, il faut soit choisir le matériau avec la plus grande mobilité et/ou une structure permettant d'accroitre les performances du matériau intrinsèque.

Par exemple, la structure HEMT, par le biais de son hétérojonction, confine les porteurs dans un puits de potentiel, et de cette façon accroit leur mobilité. Dans le cas du HEMT en nitrure de gallium, elle est d'environ 1500 à 2000 cm²/V.s dans le puits de potentiel, alors qu'elle n'est que de 900 cm²/V.s dans le matériau épitaxié sans hétérojonction.

La loi de variation de la mobilité quant à elle, varie en fonction du matériau et donc, il en va de même pour la vitesse de dérive. La Figure 1 montre son évolution en fonction du champ électrique.



Figure 1 : Variation de la vitesse de saturation des électrons pour différents matériaux en fonction du champ électrique

Le pic de survitesse est caractéristique des matériaux III-V. On remarque que dans le cas où le champ électrique est important (>à 200V), la vitesse de dérive du nitrure de gallium est 2 à 3 fois supérieure à celle du silicium ou de l'arséniure de gallium. Donc, à densité de porteurs identique, le transistor à base de nitrure de gallium aura une meilleure densité de courant que celui à base d'arséniure de gallium ou de silicium. Il en va de même pour le carbure de silicium.

2.2.3. Tension de coude

Comme on le voit sur la Figure 2, pour obtenir une excursion courant/tension la plus grande possible, il faut que la tension coude V_{knee} soit la plus faible possible. La tension de coude étant dépendant de la résistance série Ron, plus cette résistance sera faible, plus la tension de coude le sera aussi.



Figure 2 : Transistor HEMT GaN sur substrat silicium de 0.1mm de développement de grille

Ron étant inversement proportionnel à la mobilité des porteurs, pour avoir V_{knee} le plus faible possible, il faut que la mobilité soit la plus grande possible. Dans ce cas, l'arséniure de gallium aura une tension de coude plus faible que celle des matériaux à grand gap.

2.3. Fréquence de fonctionnement

Pour déterminer la faisabilité d'un composant à montée en fréquence, il est important de connaître ça fréquence de transition. Dans le cas d'un transistor HEMT, elle est proportionnelle à la vitesse de saturation et s'exprime de la manière suivante :

(2.4)
$$F_t \approx \frac{v_s}{2.\pi L}$$

où L est la longueur de la grille

Donc, pour obtenir la fréquence de transition la plus grande possible, il faut que le matériau semiconducteur ait une vitesse de saturation des porteurs élevée. Les matériaux grand gap ayant une vitesse de saturation élevée, ils feront d'excellents candidats pour des applications hautes fréquences.

2.4. Propriétés thermiques

La conductivité thermique K exprime la quantité d'énergie sous forme de chaleur (en termes de flux, donc de puissance exprimée en Watt) que peut transmettre une épaisseur de matériau (solide ou fluide au repos) soumis à une différence de température. Elle représente donc la quantité de chaleur transférée par unité de surface et par unité de temps sous un gradient de température.

La chaleur dissipée provoque une élévation de la température du composant, qui peut donc entraîner une baisse de la mobilité des électrons, se traduisant par une diminution des performances électriques aux hautes fréquences. C'est pourquoi, pour des applications de puissance, une forte conductivité thermique est préférable. La loi de Wiedemann-Franz est la relation entre la conductivité électrique et la conductivité thermique :

$$(2.5)$$
 $K=L.T. o$

où L est le nombre de Lorentz (2,45.10⁻⁸ $W.\Omega/K^2$), T la température en K, σ la conductivité électrique en S/m et K la conductivité thermique en $W.m^{-1}K^{-1}$.

Cette relation traduit le fait qu'un matériau possédant une conductivité électrique importante possède également une conductivité thermique élevée. La conductivité thermique d'un matériau traduit donc sa capacité à dissiper la chaleur. Or la résistance thermique (notée Rth) est inversement proportionnelle à la conductivité thermique et directement liée à la puissance dissipée :

(2.6)
$$Rth \propto K \ et \ Rth = \frac{\Delta T}{P_{diss}}$$

où ΔT est l'élévation de la température en K et P_{diss}, la puissance dissipée en W.

Ainsi, la conductivité thermique du carbure de silicium et surtout celle du diamant sont largement supérieures à celles des autres matériaux. Ces matériaux représentent donc les meilleurs matériaux pour évacuer la chaleur et sont donc à privilégier pour les applications de puissance. Bien que plus faible, la conductivité thermique du GaN est supérieure à celle du GaAs et son association, avec un substrat d'accueil SiC permet d'améliorer ses performances thermiques.

	Si	GaAs	4H-SiC	GaN	AlN	Diamant
K(T) @ 300K	1.5	0.5	4.5	1.5	2.5	20

Tableau 3 : Conductivité thermique des principaux matériaux

Afin de quantifier les performances thermiques, des mesures Raman ont été effectuées et seront présentées dans le chapitre suivant.

2.5.Conclusions

Toutes les technologies n'offrant pas les mêmes possibilités, le choix doit alors être guidé par les contraintes à respecter en termes de fréquence et/ou de puissance, sachant qu'un compromis est souvent incontournable.

Cependant, certain matériau comme le nitrure de gallium ou le nitrure d'aluminium montrent en réel intérêt pour l'amplification de forte puissance. En effet, leurs champs de claquage élevés, ainsi que leurs vitesses de saturations importantes en font l'un des meilleurs candidats pour l'amplification de puissance à haute fréquence.

Dans la suite de ce chapitre, un rappel des différentes structure de transistor sera détaillé et plus particulièrement le transistor HEMT.

3.Rappel sur les différentes structures de transistor utilisées pour des applications de puissance en bande S

3.1.Le transistor bipolaire

Le transistor bipolaire à homojonction (TBJ) a été inventé par Bardeen et Brattain en 1948 et la théorie en a été élaborée par Schokley en 1949. Le premier transistor à jonction a été fabriqué en 1951 et c'est historiquement le premier composant actif à semi-conducteur. Son influence dans l'industrie de l'électronique a été considérable [3].

3.1.1. Structure d'un transistor :

La juxtaposition de deux jonctions P-N forme un transistor (de l'anglais transfert resistor) à jonction dans lequel interviennent les deux types de porteurs, d'où l'appellation de transistor bipolaire. Il en existe deux sortes, les NPN et les PNP. Les trois électrodes d'un transistor bipolaire se nomment : émetteur, base et collecteur. Pour un NPN, on a : un émetteur (zone N) fortement dopé, une base (zone P) très mince et faiblement dopée, un collecteur (zone N) peu dopé. Sur la représentation schématique du transistor, comme le montre la Figure 3, une flèche marque la jonction base-émetteur. *Cette flèche est orientée dans le sens direct de la jonction base-émetteur*.



Figure 3 : Représentation du transistor bipolaire

3.1.2. Principe de fonctionnement

Le principe de l'effet transistor consiste à moduler le courant inverse de la jonction base collecteur polarisée en inverse, par une injection de porteurs minoritaires dans la base à partir de la jonction émetteur-base polarisée dans le sens direct [4], (cf. Figure 5).

L'injection et la commande du courant se font par contrôle de la hauteur de barrière entre l'émetteur et la base. Cette barrière de potentiel à l'équilibre (transistor non polarisé), empêche le passage du courant de l'émetteur vers le collecteur, comme le montre la Figure 4(a). Le contrôle du courant se fait en jouant sur les hauteurs de barrière, Figure 4(b). En polarisant les jonctions, base-émetteur en direct, Vbe>0, et base-collecteur en inverse, Vbc<0, les électrons passent plus aisément de la base vers le collecteur. Le collecteur étant polarisé en inverse, il permet une collecte des électrons. Le bon fonctionnement du transistor nécessite que les porteurs minoritaires, injectés dans la base depuis l'émetteur, atteignent la jonction base-collecteur [3]. Il est donc impératif que ces porteurs ne se recombinent pas à la traversée de la base, il faut par conséquent que l'épaisseur de la base soit très inférieure à la longueur de diffusion des porteurs minoritaires :

Dans un matériau dopé p, Ln est la longueur moyenne parcourue par les porteurs excédentaires avant recombinaison,

$$L_n = \frac{kT}{q} \cdot \mu_n \cdot \tau_n$$

avec kT : énergie thermique, q : charge de l'électron, μ_n : mobilité des électrons et τ_n durée de vie d'un porteur avant recombinaison.



Figure 4 : Diagramme de bandes d'énergies d'un TBJ à l'équilibre (a), et polarisé (b)


Figure 5 : Principe de fonctionnement d'un transistor bipolaire

3.1.3. Limitations fondamentales du Transistor Bipolaire à Homojonction

La limitation fondamentales du transistor bipolaire à Homojonction est ça difficulté à monté en fréquence. En effet, pour augmenter la fréquence de fonctionnement, il est nécessaire de diminuer au maximum la largeur de la base afin de diminuer le temps de transit des électrons, temps nécessaire pour que les électrons traversent la base. Cependant, lorsque l'on diminue la largeur de base, la résistance de base, Rb, inversement proportionnelle au produit du dopage de base N_B par la largeur de la base W, augmente. On doit donc augmenter N_B pour stabiliser la valeur de Rb (élément d'accès devant rester le plus faible possible). Le faite de faire croître le dopage de la base N_B, nécessite d'augmenter le dopage de l'émetteur N_E pour que l'injection de courant de l'émetteur vers le collecteur reste très supérieure à celle de la base vers l'émetteur. Ne pouvant augmenter le dopage indéfiniment, on arrive donc à des limites [3]. Une solution est d'utiliser des matériaux différents, c'est à dire de largeur de bande interdite Eg différente, et de réaliser des hétérojonctions.

3.2.Le Transistor Bipolaire à Hétérojonction (HBT)

3.2.1. L'apport du transistor Bipolaire à Hétérojonction

L'intérêt théorique d'un émetteur à large bande interdite peut-être démontré en considérant par exemple un HBT de type NPN. Les Figure 6(a) et Figure 6(b), présentent le diagramme des bandes d'énergie pour une hétérojonction N/P+.



Figure 6 : Diagramme de bande d'énergie d'un HBT avant formation de l'hétérojonction (a), et après (b).

L'affinité électronique du matériau qui constitue l'émetteur χ_E , est plus faible que celle du matériau de base χ_B . La différence des affinités électroniques introduit des discontinuités ΔEc et ΔEv (barrière ou spike) au niveau des bandes de conduction et de valence, que l'on peut exprimer par

$$(3.2) \qquad \qquad \Delta E c = \chi_B - \chi_E = \Delta \chi$$

$$(3.3) \qquad \qquad \Delta Ev = EgE - EgB - \Delta \chi = \Delta Eg - \Delta \chi$$

Les valeurs relatives de ΔEc et ΔEv dépendent bien entendu des matériaux constitutifs de l'hétérojonction. À la formation de la jonction et à l'équilibre thermodynamique, les niveaux de Fermi s'alignent de part et d'autre de la jonction.

Les transistors bipolaires à hétérojonction associent les avantages des transistors bipolaires à homojonction et les caractéristiques des dispositifs à hétérojonctions. La juxtaposition d'un matériau à forte bande interdite d'émetteur et à faible bande interdite de base lui confère des propriétés très intéressantes. En effet, pour un transistor bipolaire classique à homojonction l'expression du gain en courant est donnée en première approximation par :

$$\beta = \frac{D_N \cdot W_E \cdot N_E}{D_P \cdot W_B \cdot N_B}$$

 N_B , N_E ; Dopage de base et d'émetteur, D_N , D_P ; Coefficients de diffusion des porteurs, W_B , W_E : Epaisseur de base et d'émetteur Alors que pour le HBT, il est donné par :

$$\beta = \frac{D_N . W_E . N_E}{D_P . W_B . N_B} e^{\Delta E_G /_{kT}}$$

 $\Delta Eg: différence \ des \ hauteurs \ de \ bandes \ interdites, \ k: constante \ de \ Boltzmann \\ (1,38.10^{-23} \ J/K), \ T: température (en \ K^\circ)$

À température ambiante, la présence du terme en exponentielle introduit une augmentation du gain en courant d'un facteur 3000. On peut donc s'autoriser un dopage de base, très élevé afin de réduire la résistance de base du composant intrinsèque, tout en gardant un gain en courant intéressant. On peut également diminuer le dopage de l'émetteur, afin de minimiser la capacité de diffusion de la jonction Base-Émetteur qui en dépend. La réduction de ces éléments parasites intrinsèques conduit à une diminution significative des temps de transit des porteurs dans la base [5].

3.3.Le transistor à effet de champ

Le transistor à effet de champ, dénommé FET (Field Effect Transistor), est un composant très important qui a de multiples applications en électronique. Le FET est un dispositif unipolaire en ce sens que son fonctionnement dépend d'un seul type de porteur de charges : électrons ou trous. L'intérêt d'un dispositif unipolaire réside dans le fait qu'il n'y a pas de limitation provenant des recombinaisons de paires électron-trou, ce qui en fait un composant très rapide.

Le transistor à effet de champ est un dispositif à trois électrodes : la source, le drain et la grille. Les porteurs de charge circulent de la source au drain, dans un canal. Le débit de ce canal est commandé par la troisième électrode, la grille, qui fait varier la largeur du canal. Toute modulation de la tension de grille conduit à une modulation de la largeur du canal et à une modulation du courant de sortie.

On peut classer les transistors à effet de champ en deux familles selon qu'ils conduisent ou ne conduisent pas au repos, en l'absence de polarisation de grille :

- la première est constituée par les FET à désertion (depletion mode en anglais) pour lesquels le canal est conducteur en l'absence de polarisation.
- La deuxième famille est constituée des FET à enrichissement (enhancement mode en anglais) pour lesquels le canal est isolant en l'absence de polarisation.

Un transistor à effet de champ doit avoir une grille très bien isolée électroniquement des électrons du canal pour éviter les courants de fuite. Selon la nature de l'isolant utilisé, on a différents types de transistors à effet de champ. Pour les FET en silicium, si l'on utilise comme isolant de l'oxyde de silicium, SiO_2 , le transistor porte le nom de MOSFET (Metal Oxide Semiconductor FET). L'isolation peut être faite à l'aide d'une jonction polarisée en inverse. Si la jonction est de type PN, on parle de JFET (Junction FET). On peut aussi utiliser une jonction de type Schottky, on parle alors de MESFET. La mise en œuvre de ce type de transistor a été motivée par le développement de l'industrie des micro-ondes. Toutefois, malgré sa simplicité de fabrication, ses performances limitées ont conduit à la recherche de structure plus performante, tel que le HEMT.

3.4.Le HEMT

Le principe de fonctionnement des transistors HEMT (High Electron Mobility Transistor) est proche d'un transistor à effet de champ à grille Schottky de type MESFET. La différence essentielle entre les MESFETs et les HEMTs se situent au niveau du principe même du fonctionnement du contrôle du courant. En effet le MESFET via l'électrode de grille, va contrôler la section du canal afin d'en faire varier la conduction du courant, alors que dans le cas du HEMT, cette même électrode, contrôlera la concentration des porteurs dans le gaz 2DEG, ce qui aura pour conséquence une augmentation ou une diminution du courant. Les premiers transistors HEMT sont apparus en 1980 [6] [7].

Dans la suite de ce chapitre, nous allons premièrement aborder le principe de fonctionnement du transistor HEMT « classique »AlGaAs/GaAs, puis celui du transistor HEMT AlGaN/GaN dans lequel intervient des phénomènes plus compliqués tels que la polarisation spontanée.

3.4.1. Le transistor HEMT AlGaAs/GaAs

Les transistors HEMT [8] sont des composants dont le fonctionnement repose sur l'existence d'hétérojonctions semiconducteurs/semiconducteurs. Les structures intéressantes sont celles qui sont constituées de semiconducteurs dont la maille de réseau est très proche. Par exemple, les réseaux de l'alliage Al_xGa_{l-x}As et du GaAs sont pratiquement accordés en maille quelque soit le pourcentage d'aluminium dans l'alliage Al_xGa_{l-x}As.

L'idée de base est d'utiliser comme canal un gaz d'électrons bidimensionnel accumulé à l'interface d'une hétérojonction d'un semiconducteur dopé n à large gap (matériau ternaire Al_xGa_{l-x}N) et d'un semiconducteur non dopé GaAs, le gaz d'électrons étant situé dans le matériau faiblement dopé. Comme les électrons se déplacent plus rapidement dans un matériau peu dopé que dans celui à fort dopage (les électrons ne subissent pas de piégeage et ont de ce fait une grande mobilité et une grande vitesse) les transistors à hétérojonction sont plus rapides que les transistors à effet de champ GaAs classique. Par ailleurs, les matériaux étant épitaxiés, les interfaces sont potentiellement de très bonnes qualité. Ainsi, les électrons ne se heurtent que rarement à des défauts peu nombreux, et le bruit HF généré est donc faible (bruit de diffusion). Cela fait du HEMT un composant privilégié pour les applications faible bruit.

3.4.1.1 L'hétérojonction

Soit l'hétérojonction constituée de deux semiconducteurs GaAs non intentionnellement dopé (1) et Al_xGa_{l-x}As (2) dont les caractéristiques de bandes sont explicitées dans la Figure 7. Le GaAs est à gauche et l'Al_xGa_{l-x}As à droite. Soient Wi le travail d'extraction, χ i l'affinité électronique, E_{Fi} l'énergie de Fermi, E_{vi} le maximum de la bande de valence et E_{gi} le gap du semiconducteur i. Le niveau du vide est noté E_{vide} . La Figure 7 montre, schématiquement, la structure des bandes de l'hétérojonction. Son élaboration tient compte des remarques suivantes :

- A l'équilibre, les deux niveaux de fermi E_{F1} et E_{F2} sont égaux
- Le travail d'extraction de chaque semiconducteur reste le même loin de l'interface. Cette condition permet de tracer l'évolution du niveau d'énergie du vide. Il

s'ensuit une différence d'énergie potentielle entre les deux semiconducteurs égale à W_1 - W_2

- La différence d'énergie entre le minimum de la bande de conduction des deux semiconducteurs est égale à $\Delta Ec = \chi 1 \chi 2 = \Delta \chi$
- La différence d'énergie entre le maximum des bandes de valence des deux semiconducteurs est égale à $\Delta Ev = \Delta Eg \Delta \chi$.



Figure 7 : (a) Schéma des semiconducteurs avant la formation de l'hétérojonction. (b) Schéma de bandes de l'hétérojonction

Les quantités ΔEc et ΔEv sont respectivement appelées l'offset de bande de conduction et l'offset de bande de valence. La diffusion des électrons se produit du semiconducteur (2) vers le semiconducteur (1), c'est-à-dire de l'Al_xGa_{l-x}As vers le GaAs, puisque W1>W2 ; et celle des trous à lieu en sens inverse. Le raccordement des bandes est dissymétrique ; la variation la plus importante se produisant dans le semiconducteur le moins dopé. On constate une dissymétrie de la bande de conduction au voisinage de l'interface avec une barrière et un puits. Ceci a des répercussions sur le transport des électrons et des trous. Il y a une accumulation d'électrons dans le puits formé dans la bande de conduction. La largeur de ce puits (typiquement de l'ordre de 10 à 15 nm) permet d'obtenir un gaz bidimensionnel d'électrons.

La couche d'accumulation d'électrons a la propriété d'un gaz d'électrons bidimensionnel : gaz dans le sens où les électrons subissent peu d'interactions avec le réseau, et bidimensionnel parce que les électrons ne se déplacent librement que dans le plan parallèle à l'interface, le mouvement perpendiculaire à celle-ci étant gêné par les barrières de potentiel dans lesquelles sont localisés les électrons (cf. Figure 7).

La modulation de la densité d'électrons dans le canal est réalisée par le pilotage de la tension de grille via le contact schottky grille/AlGaAs. Lorsque la tension Vgs est égale à la tension de pincement, la bande de conduction est au-dessus du niveau de Fermi : il n'y a pas de porteur dans le puits de potentiel, le courant de sortie est donc nul. Dans le cas inverse, c'est-à-dire lorsque Vgs est supérieur à la tension de pincement, la bande de conduction au niveau de l'hétéro-interface passe en dessous du niveau de Fermi, ce qui a pour conséquence d'augmenter le nombre de porteurs ainsi que la profondeur du puits. Cependant, lorsque Vgs devient très grand, la bande de conduction au niveau de l'AlGaAs passe en dessous du niveau de fermi, un courant appelé «MESFET parasite » vient se rajouter au courant HEMT principal. Les propriétés de transport étant moins bon dans l'AlGaAs dopé que dans le GaAs non intentionnellement dopé, on observe une dégradation de la transconductance gm, qui a une forme en cloche lorsque celle-ci est tracée en fonction de la tension de grille.

L'hétérojonction permet la séparation spatiale des atomes donneurs ionisés et des électrons libres. Ces électrons ne sont donc plus soumis aux interactions sur les impuretés ionisées, et peuvent alors atteindre des mobilités importantes. Le HEMT bénéficie donc d'un transport électronique dans un gaz bidimensionnel bien supérieur à celui d'un matériau dopé. C'est cette particularité de grande mobilité qui fait que le HEMT dispose d'un très fort gain intrinsèque avec de bonnes performances fréquentielles.

3.4.2. Le transistor HEMT AlGaN/GaN

Dans le cas des transistors HEMT AlGaN/GaN, la couche AlGaN placée au dessus du canal peut ne pas être dopée, à la différence des transistors à base de GaAs. L'accumulation des électrons dans le canal est le résultat de l'effet cumulé de la polarisation spontanée présente dans les matériaux AlGaN et GaN, mais aussi de la polarisation piézoélectrique dans l'AlGaN.

La polarisation spontanée est la polarisation du matériau relaxé. Dans le cas d'une croissance de la couche AlGaN avec une polarité Gallium (cf. Figure 8a), la direction de la

polarisation spontanée de la couche AlGaN sera orientée vers le substrat (sens inverse pour une polarité azote (cf. Figure 8b)).



Figure 8 : Représentation des séquences de couches d'atomes traduisant deux polarités différentes.

La polarisation piézoélectrique provient de la différence de maille entre les deux matériaux formant l'hétérostructure. Cette différence de maille engendre des contraintes dans le cristal d'AlGaN provoquant l'apparition d'un champ électrique. La direction de la polarisation piézoélectrique sera orientée vers le substrat pour une extension des mailles de la couche AlGaN, et sera orientée en sens inverse pour une compression des mailles de la couche AlGaN.

La Figure 9 [9] montre la répartition des charges dans le cristal et le sens des polarisations dans un HEMT AlGaN/GaN, permettant la création du gaz 2D d'électrons.



Figure 9 : Orientation favorable des effets de polarisations dans un HEMT AlGaN/GaN

L'addition de tous ces champs provoque l'apparition d'un nombre important de charges positives côté AlGaN (polarité Gallium), ainsi que la courbure des bandes d'énergie. Cette densité de charge positive doit être compensée par une densité de charge négative,

condition de neutralité électrique oblige, d'où l'apparition d'électrons libres à l'interface AlGaN/GaN côté GaN (gaz d'électrons).

De la même manière que dans les transistors HEMTs GaAs, la modulation de la densité d'électrons dans le canal est réalisée par le contrôle de la tension de grille via le contact Schottky.

La polarisation piézoélectrique est un phénomène également présent dans les matériaux III-V (HEMT AlGaAs/GaAs), mais à des amplitudes beaucoup plus faibles que dans les matériaux à base de nitrure, du faite d'un désaccord de maille beaucoup plus faible entre l'AlGaAs et le GaAs. Par contre il n'y a pas de polarisation spontanée du fait de la structure cubique du GaAs. C'est pour ces raisons qu'il est nécessaire de doper fortement la couche AlGaAs, afin d'avoir une densité de courant acceptable dans le canal.

La concentration d'Aluminium dans la couche AlGaN a pour effet d'augmenter l'extension des mailles et donc d'accroître la densité de porteurs dans le canal. Cependant, celle-ci est limitée à environ 30% pour essentiellement deux raisons :

- l'augmentation de la concentration d'Al entraîne un nombre croissant de défauts dans le réseau cristallin,
- l'augmentation de la concentration d'Al entraîne une baisse de la mobilité du gaz d'électrons car celui-ci s'étend dans la couche AlGaN.

3.4.3. Limitations du HEMT

3.4.3.1 Les phénomènes de pièges

Les pièges de surface sont à l'origine de ce phénomène. Ils apparaissent lorsque la commande de grille passe d'un état de pincement à un état de conduction, ce qui se traduit par des états transitoires sur le courant de drain. Ces phénomènes seront plus détaillés dans le chapitre suivant.

3.4.3.2 Les effets thermiques

Tout composant semi-conducteur est sujet à des problèmes d'auto-échauffement lorsqu'il est soumis à des contraintes électriques. Trois principaux phénomènes sont à l'origine de la création de chaleur. Il y a tout d'abord l'effet Joule des électrons et des trous. Il existe ensuite les phénomènes de radiation. Enfin, le processus de génération recombinaison des paires électrons/trous libère une quantité de chaleur proportionnelle au gap d'énergie entre les niveaux donneurs et accepteurs.

L'augmentation de la température interne du composant entraîne une diminution de la valeur de la mobilité des porteurs. Par exemple, la mobilité des porteurs du Carbure de Silicium dépend de la température. Son équation est la suivante :

(3.6)
$$\mu_{eff} = \mu_{effo} \cdot \left(\frac{T}{300}\right)^{-225}$$

Les effets de l'échauffement du composant sur la transconductance et la conductance de sortie sont non négligeables et doivent être pris en compte dans une procédure de mesure et de modélisation précise. Un exemple de l'effet de l'auto-échauffement sur la caractéristique de sortie d'un transistor à effet de champ est représenté Figure 10.



Figure 10 : Comparaison des caractéristiques de sortie d'un FET : à température constante et avec auto-échauffement

On observe une chute du courant de drain lorsque Vds augmente entraînant une diminution de la conductance et de la transconductance de sortie. Ceci est lié à une décroissance de la mobilité des électrons lorsque la température augmente alors que la caractéristique en impulsions conserve un état quasi-isotherme durant toute la phase de mesure. Plusieurs auteurs se sont intéressés au fonctionnement des transistors MESFETs entre 300°C et 400°C [10]. À de telles températures, des courants de fuite ont été observés entraînant la dégradation à la fois de la conductance de sortie et des caractéristiques de pincement du composant.

Ces courants de fuite sont principalement dus au contact de grille et au substrat. En effet, les fuites de grille, qui dépendent de la hauteur de la barrière de Schottky à l'interface métal / semi-conducteur, augmentent avec la température via les mécanismes d'émission et de diffusion thermodynamiques [11], tandis que les fuites de substrat proviennent de l'augmentation de la conductivité du substrat semi-isolant avec la température.

3.5. Caractéristiques électriques du HEMT

Dans cette section, les paramètres décrivant le comportement global d'un HEMT vont être définis. Le schéma équivalent petit signal et ainsi que la position des éléments électriques équivalents avec leur origine physique peut être décrit par la Figure 11.



Figure 11 : Schéma équivalent petit signal d'un HEMT (à gauche), Modèle petit signal simplifié du HEMT, avec l'origine physique des éléments [12] (à droite)

3.5.1. Le courant drain source

La Figure 12 est un réseau typique de caractéristiques donnant l'évolution du courant Ids circulant entre le drain et la source lorsque l'on fait croître la tension Vds en maintenant la tension Vgs à une valeur constante.



Figure 12 : Caractéristique courant – tension d'un transistor à effet de champ

On peut séparer les caractéristiques en deux régions : une région linéaire dans laquelle le courant Ids croît avec la tension Vds, et une région dite de saturation due à la saturation des électrons où le courant de drain est sensiblement indépendant de la tension Vds. Lorsque la tension Vgs augmente en valeur absolue, la diminution de la profondeur du puits de potentiel à l'hétérojonction entraîne celle de la densité surfacique des électrons, et donc du courant Ids. Pour une tension de grille Vgs suffisamment négative, le canal est pincé. Cette tension de seuil est définie comme une tension de pincement (ou Vp). La concentration des porteurs dans le canal dépendant fortement de l'épaisseur et du dopage de la zone de grand gap, ceci rend difficile la maîtrise de la tension de pincement, créant une certaine dispersion technologique.

Pour modéliser le courant drain source d'un HEMT, il faut prendre en compte la contribution de trois éléments :

- Le courant principal résultant du déplacement des électrons du gaz bidimensionnel dans le puits quantique à l'interface de l'hétérojonction
- Le courant de l'effet MESFET parasite sous la grille, dû à une déplétion incomplète.
- Les éléments parasites résistifs des chemins d'alimentation de drain, grille et source du transistor induisent des chutes des tensions Vds et Vgs, et donc une diminution du courant Ids et de la transconductance extrinsèques.

Enfin, il existe des tensions de claquage entre la grille et la source (Vbgs), également entre la grille et le drain (Vbgd), au-delà desquelles il se produit un phénomène d'avalanche (ou breakdown). Cette caractéristique est particulièrement importante en grand signal, car elle indique la limite des tensions de commande du transistor.

3.5.2. La transconductance

La transconductance gm est l'expression du mécanisme de commande d'un transistor à effet de champ : c'est la variation du courant de drain en fonction de la polarisation de grille, à tension drain source constante. Les HEMTs se distinguent de tous les autres transistors à effets de champ par leur transconductance élevée. Elle est définie comme suit :

(3.7)
$$gm = \frac{\partial Ids}{\partial Vds}\Big|_{Vds=Cste}$$

3.5.3. La conductance

La conductance de sortie gds=1/Rds traduit la variation du courant de drain en fonction de la tension Vds à polarisation de grille constante. Elle est un indicateur de la saturation du courant drain source.

(3.8)
$$gds = \frac{1}{R_{ds}} = \frac{\partial Ids}{\partial Vds} \Big|_{Vgd = Cste}$$

3.5.4. La capacité grille source

Cette capacité grille source Cgs décrit l'interaction capacitive dans une partie de la zone dépeuplée sous la grille. La valeur de Cgs est particulièrement importante car elle contribue fortement à la limitation du fonctionnement en fréquence du transistor (cf. §.3.5.9). Soit :

$$(3.9) Cgs = \frac{\partial Q}{\partial Vgs}$$

Avec Q, la charge de la zone dépeuplée sous la grille.

3.5.5. La capacité grille drain

Cette capacité grille drain représente les effets réactifs entre les deux électrodes. Restant très faible en régime saturé, son influence apparaît surtout en hautes fréquences ou lorsque la grille est chargée par une haute impédance. Elle est définie par :

$$(3.10) Cgd = \frac{\partial Q}{\partial Vgs}$$

Cette capacité détériore les performances dynamiques de deux façons :

- Par effet Miller : Une partie de Cgd se retrouve reportée sur l'impédance d'entrée du transistor. Il en résulte une addition avec la capacité Cgs et donc une diminution de la bande passante d'un amplificateur.
- Par couplage direct : A hautes fréquences, Cgd relie directement la sortie du transistor à son entrée et court-circuite la source de courant commandée.

3.5.6. La capacité drain source

L'origine de Cds est l'interaction capacitive entre les deux régions du canal sous les contacts ohmiques de drain et de source.

3.5.7. Les résistances Rs et Rd

Ces résistances sont les résistances d'accès de grille, de source et de drain. Les résistances Rd et Rs proviennent des résistances des contacts ohmiques de drain et de source et de la partie du canal entre les contacts et la grille.

3.5.8. Les éléments parasites d'accès

Lg, Ls, Ld et Cpg, Cps et Cpd (cf. Figure 11) sont les inductances et les capacités parasites d'accès aux électrodes, respectivement de grille, de drain et de source. Elles ne dépendent que de la largeur du transistor.

3.5.9. La fréquence de transition

Les HEMTs se caractérisent également par deux autres paramètres généraux, la fréquence de transition et la fréquence maximale d'oscillation. La fréquence de transition ft à la fréquence pour laquelle le module du gain en courant est égale à 1. Elle est définie pour le transistor intrinsèque (transistor sans ses éléments d'accès), soit ft égale à :

$$(3.11) ft = \frac{gm}{2.\pi.(Cgs + Cgd)}$$

3.5.10. La fréquence maximale d'oscillation

La fréquence maximale d'oscillation *fmax* caractérise en général la qualité de la technologie. Elle correspond à la fréquence maximale d'utilisation du transistor, pour laquelle le gain en puissance est égal à 1. Cette fréquence est donnée par la formule suivante :

(3.12)
$$f_{\max} = \frac{ft}{2\sqrt{(Ri+Rs)Gd+2\pi.ft.Ri.Cgd}}$$

Dans la suite de ce chapitre, un statut des performances de différentes technologies sera présenté.

4. Les technologies pour l'amplification en bande-S

Le point important pour l'amplification de puissance pour des applications civiles et militaires telles que les stations de base, les radars et autres, est la génération de forte puissance, d'où l'importance du choix de la technologie à utiliser. C'est pourquoi nous présentons différentes technologies existantes pour l'amplification de puissance à l'état solide ci-après.

4.1.Le transistor bipolaire Si

Le transistor bipolaire à base de Silicium est une technologie parfaitement maitrisée, avec un faible coût de fabrication. Malgré cela, elle n'est que rarement utilisée pour l'amplification de puissance en bande-S, du fait de sa limitation en fréquence, qui se manifeste surtout par des gains d'amplificateurs assez faibles.

Néanmoins, il existe quelques offres commerciales. Par exemple, NXP propose une gamme d'amplificateurs pour des applications radar bande-S, avec une puissance de sortie comprise entre 10W et 110W (*cf.* Tableau 4 [13][14]), pour une tension de polarisation de 40V. Le rendement de drain est de 40% avec un gain en puissance variant de 8 à 9 dB.

Туре	bande de fréquence (MHz)	Puissance de sortie (W)	Tension (V)	Gain en puissance (dB)	rendement de drain (%)
BLS2731-110	2700-3100	110	40	8	40
BLS2731-50	2700-3100	50	40	8	40
BLS2731-20	2700-3100	20	40	9	40
BLS3135-65	3100-3500	65	40	8	40
BLS3135-20	3100-3500	20	40	8	40
BLS3135-10	3100-3500	10	40	9	40

 Tableau 4 : Caractéristiques des transistors bipolaires Silicium : commercialisés par NXP

4.2.Le transistor LDMOS Si

La technologie LDMOS (Laterally Doped Metal Oxyde Semiconductor) silicium possède quant à elle, des performances compatibles avec l'amplification en bande-S, mais reste limitée au-delà de cette bande. Freescale, NXP et Infineon disposent d'un large choix d'amplificateurs pouvant fonctionner jusqu'à 3,8 GHz. Ce sont des technologies éprouvées proposant des coûts de fabrication faible

Freescale, par exemple, propose un amplificateur fonctionnant dans la bande de fréquences comprise entre 3,4 et 3,8 GHz [15], avec comme principale caractéristique une puissance de sortie de 75Watts à 1dB de compression, un rendement de drain de 33% et un gain en puissance de 13 dB.

NXP propose aussi des solutions pour des applications radar bande-S utilisant cette technologie. Le Tableau 5 [13][14] ci-après relate les principales caractéristiques de ces amplificateurs.

Туре	bande de fréquence (MHz)	Puissance de sortie (W)	Tension (V)	Gain en puissance (dB)	rendement de drain (%)
BLS2933-100	2900-3300	100	32	7	37
BLS6G3135-120	3100-3500	120	32	11	43
BLS6G3135-20	3100-3500	20	32	15,5	45
BLS6G2731-120	2700-3100	120	32	13,5	48
BLS6G2731-20	2700-3100	20	32	15	45

Tableau 5 : Caractéristiques des transistors LDMOS Silicium : commercialisés par NXP

Infineon, quant à lui, dispose d'une gamme d'amplificateurs évoluant de 450 MHz jusqu'à 2,7 GHz. Dans la gamme de fréquences variant de 2,4 à 2,7 GHz, la puissance de sortie est comprise entre 10 et 130Watts, pour une tension de polarisation de 28V, le gain évoluant de 13 à 16dB [16].

4.3.Le transistor HBT AsGa

Afin de pallier aux problèmes de montée en fréquence des transistors à base de Silicium, des technologies comme le HBT (Heterojunction Bipolar Transistor) AsGa sont apparues. Cette dernière est très adaptée pour l'amplification en bande-S, mais aussi pour des fréquences bien supérieures. Le HBT bande-S a été développé afin d'améliorer le rendement en puissance ajouté des amplificateurs utilisant la technologie LDMOS.

Cependant, il n'existe que très peu d'offres commerciales en bande-S, et il s'agit la plupart du temps de filières de composants discrets de puissance. On peut citer la filière HB20S de UMS. Un amplificateur hybride utilisant cette filière [17], à permis de démontrer une puissance de sortie de 30W (4.7W/mm), avec un gain associé de 9,5dB et un rendement en puissance ajoutée de 50%, à une fréquence de 2.9 GHz.

4.4.Le transistor PHEMT AsGa

Le transistor à effet de champ pseudomorphique AsGA pHEMT (pseudomorphic High Electron Mobility Transistor) se différencie des transistors HEMTs par l'ajout d'indium (InGaAs) entre les couches d'AlGaAs et AsGa. Cette structure lui confère une plus grande densité de courant, due à l'augmentation du puits de potentiel; et une plus grande fréquence de travail, due à une augmentation de mobilité des porteurs inhérente aux propriétés de l'InGaAs.

Cependant, les transistors pHEMTs AsGa ont toujours des densités de puissances inférieures aux transistors grand gap, de l'ordre de 1W/mm avec un record à 2W/mm[18][19].

4.5.Le transistor MESFET SiC

Les premiers transistors MESFETs (Metal Semiconductor Field Effect Transistor) SiC ont été réalisés à partir du polytype 6H-SiC pour leur bonne qualité cristalline, mais rapidement le polytype 4H-SiC est apparu plus intéressant car il possède une mobilité deux fois supérieure à celle du 6H-SiC.

En juin 2004, H. Georges Henry présentait des résultats intéressants : l'amplificateur hybride montrait une puissance de 20W (4.4W/mm) à la fréquence de 3GHz, avec un rendement en puissance ajoutée de 60% et un gain en puissance de 10dB (en régime d'impulsions) [20].

Néanmoins, les transistors MESFET possédet des fréquences maximales d'oscillation environ deux fois inférieures aux HEMT GaN. C'est pourquoi le HEMT GaN a été privilégié à partir de 2004 au dépend du MESFET SiC. Aujourd'hui, il existe seulement une technologie commerciale de ces derniers, qui est la filière CRF24010 et CRF24060 de Cree.

4.6.Le transistor HEMT GaN

Le transistor HEMT GaN fait l'objet depuis quelques années de très nombreux travaux de recherches. Des transistors de petits développement (246µm) ont permis de démontrer des densités de puissance records de 40W/mm [21] à 4 GHz. De même, des amplificateurs de fortes puissances (supérieures à 100W) ont pu être réalisés, leurs transistors constitutifs atteignant alors des densités de puissance de l'ordre de 10W/mm. Le Tableau 6 recense l'état de l'art des transistors (et amplificateurs) HEMTs sur nitrure de gallium portés à ce jour à notre connaissance.

Par exemple, Cree [37] a démontré, en utilisant 2 barrettes de 28.8mm de développement total de grille, une puissance de sortie minimum de 450W pour une tension de drain de 55V dans la bande de fréquences [3.3-3.6GHz], avec un pic de puissance de 550W à 3.45GHz. Le rendement de drain évoluait de 48%'à 72% dans cette bande avec un gain en puissance de l'ordre 12dB.

RF Micro Devices a démontré, avec 2 barrettes de 22mm de développement total de grille, une puissance de sortie de 400W dans une bande de fréquence [2.7-3.5GHz] à une tension de drain de 65V [35]. Le rendement de drain évoluait de 50 à 56%.

Ref	année	Ps (W)	Wg (mm)	Ps/Dvlp (W/mm)	PAE / Drain eff (%)	Gain linéaire (dB)	Vpolar (V)	fréquence à Ps donnée
[22]	2005	100	36	2,8	n.c / 58	13,5	50	2,8 GHz
[23]	2003	150	36	4,2	54 / n.c	12,9	63	2,1 GHz
[23]	2003	175	36	4,9	40 / n.c	12,9	63	2,1 GHz
[24]	2005	110	36	3	50 / n.c	13	60	2,1 GHz
[25]	2004	250	2x36	3,5	n.c / 37	12	50	2,1 GHz
[26]	2006	500	4x36	3,5	n.c / 49	17,8	65	1,5 GHz
[27]	2004	150	32	4,7	64 n.c	8,7	47	2 GHz
[28]	2004	230	48	4,8	67 / n.c	9,5	53	2 GHz
[28]	2004	28	4	7,1	76 / n.c	16,1	53	2 GHz
[29]	2003	12	1	12	49 / n.c	21	66	2 GHz
[30]	2006	750	2x96	3,9	n,c / n.c	12	50	2,14 GHz
[31]	n,c	371	2x48	3,8	n.c / 24	11,2	45	2,14 GHz
[32]	2005	150	2x36	2,1	65 / n.c	16	28	2,14 GHz
[33]	n,c	368	36	10,2	n.c / 70	17,5	60	2,14 GHz

[34]	2005	3,4	0,15	22,7	54 / n.c	23,5	80	2,14 GHz
[34]	2005	100	20	5	55 / n.c	13,3	48	2,14 GHz
[35]	2008	400-446	2x 22,2	>9	42-49 / n.c	>10	65	[2,9-3,5]GHz
[35]	2008	21,9	2,2	9,9	56 / n.c		65	3,3 GHz
[36]	2002	3	0,25	12	34 / n.c	17	90	3,5 GHz
[36]	2002	102	24	4,25	n.c / 54	11	n,c	2 GHz
[37]	2007	550	2x28,8	9,5	n.c /66	14,8	55	[3,3-3,6]GHz
[21]	2006	10	0,246	41	60 / n.c	18	135	4 GHz
[38]	2008	100	2x16	3,1	50 / n.c	n,c	50	bande C
[39]	2008	97	12,6	7,5	59 / n.c	17,5	52	2,14 GHz

Tableau 6 : État de l'art des transistors et amplificateurs HEMT en nitrure de gallium

Même si en Europe, aucune offre n'est encore disponible commercialement, des compagnies japonaises ou américaines proposent des produits commerciaux. Par exemple:

Eudyna propose une gamme d'amplificateurs de puissance en bande-S. Le Tableau cidessous décrit les principales caractéristiques de ces amplificateurs. [40]

Туре	bande de fréquence (MHz)	Puissance de sortie (W)	Tension (V)	Gain en puissance (dB)	rendement de drain (%)
EGN35A180IV	3400-3600	180	50	9	50
EGN35A090IV	3400-3600	100	50	9	50
EGN35A030MK	3400-3600	40	50	9	50
EGN26A180IV	2500-2700	180	50	11	55
EGN26A090IV	2500-2700	100	50	11	55
EGN26A030MK	2500-2700	40	50	11	55

Tableau 7 : Caractéristiques des transistors HEMT GaN : Commercialisés par Eudyna

RF Micro Devices, commercialise des transistors HEMTs pour des applications de téléphonie mobile : RF3820 (8 W), RF3912 (60 W), RF3913 (90 W) et RF3914 (120 W). De même, pour le marché émergeant des stations de base WiMAX, les transistors RF3916 (50 W), RF3917 (75 W) et RF3918 (100 W) fonctionnent à 2,5GHz ; et les transistors RF3821 (8 W) et RF3919 (50 W) fonctionnent à 3,5GHz.

4.7. Conclusions

Nous avons décrit les différentes technologies pouvant convenir pour l'amplification de puissance en bande-S.

La technologie bipolaire Si est une technologie vieillissante qui présente aucun risque technologique mais qui est limitée par sa montée en fréquence. De plus elle présente un risque d'obsolescence à court terme.

Les technologies HBT AsGa et LDMOS Si sont quant à elles des technologies en pleine production, présentant aucuns risques techniques et d'obsolescences, avec de bonnes performances en bande-S. Cependant, le LDMOS sera limité à cette bande de fréquence.

Et pour finir la technologie HEMT GaN est une technologie en cours de développement qui présente déjà des performances en puissance bien supérieures aux autres technologies. De plus, l'adaptation en puissance est généralement plus facile que pour les technologies LDMOS et HBTs, grâce aux impédances présentées élevées.

De plus, cette technologie n'est pas limitée à la bande-S et de nombreux travaux et réalisations d'amplificateurs de puissance couvrent différentes bandes, de la HF aux bandes Ku et Ka [41][42][43]. Enfin, cette technologie est adaptée pour la réalisation de switches, LNA ou autres, permettant de concevoir des chaînes complètes d'émission/réception dans la même technologie.

5.Conclusions

Nous avons défini au cours de ce chapitre les différents critères technologiques concernant les matériaux, afin de choisir le plus approprié d'entre eux en vue de l'application que l'on souhaite effectuer. Nous avons également constaté leur influence en terme de puissance et de fréquence de fonctionnement sur les transistors RF. En effet, les performances électriques sont la principale attente du concepteur de circuit et d'amplificateurs RF.

Dans le cas des applications micro-ondes de puissance, les transistors grand gap et tout particulièrement les transistors HEMTs GaN semblent être les meilleurs candidats, car ils combinent à la fois des performances remarquables de puissance et de fréquence. En guise de rappel, une densité de puissance supérieure à 40 W/mm à 4 GHz a été mesurée sur un transistor HEMT AlGaN/GaN ayant une structure avec plaque de champ.

Cependant, ces transistors issus d'une technologie récente possèdent encore quelques défauts limitant leurs performances. Le chapitre suivant se consacre à l'étude de ces effets parasites limitatifs, ainsi qu'à l'examen de leurs répercussions sur les performances en puissance des transistors à effet de champ.

Chapitre 2 : Caractérisation du transistor élémentaire, introduction à sa modélisation non linéaire

1. Introduction

Nous avons évoqué dans la partie précédente que la technologie HEMT GaN permet de réaliser des composants de puissance très performants. Cependant, les concepteurs de circuits ont besoin de connaître leurs limitations électriques. Plus précisément, ils ont besoin de connaître leurs caractéristiques électriques dans leurs zones de fonctionnement, et même d'en avoir des modèles mathématiques intégrables dans des outils de CAO.

Nous décrirons donc premièrement dans cette partie les caractérisations possibles pour les limites de fonctionnement des transistors, et en particulier pour ce qui concerne l'avalanche. Puis nous évaluerons l'impact de certains paramètres technologiques (plaques de champs, distance entre la grille et le drain, etc.) sur la tension de claquage.

Nous évoquerons par la suite les effets limitatifs en fonctionnement fort signal et notamment les phénomènes de pièges et d'auto-échauffement, en détaillant leurs principes et les caractérisations originales effectuées au cours de ces travaux de thèse.

Enfin, nous détaillerons les méthodes avancées de caractérisations et de modélisation électriques dont nous aurons besoin pour la réalisation d'un amplificateur 100W.

2. Tension de claquage

Dans les transistors à effet de champ destinés à l'amplification de puissance, une des limitations de fonctionnement est due aux phénomènes de claquage. La compréhension physique de ces derniers est capitale pour améliorer les structures envisagées pour l'amplification de puissance. C'est pour ces raisons qu'il est nécessaire de mettre en évidence la nature physique de ces effets.

On distingue deux types de claquage : Le premier concerne le claquage de la grille, le second le claquage du canal. Ils sont principalement dus aux effets tunnel et/ou d'ionisation par impact.

2.1.Claquage de la grille

La grille est une source majeure de limitations dans les transistors à effet de champ destinés à l'amplification de puissance. Dans cette partie, nous allons décrire brièvement les principaux phénomènes physiques mis en jeux ainsi que les phénomènes entrainant les limitations des composants.

2.1.1. Physique de la jonction sous la grille

A l'interface entre la grille (métal) et le semi-conducteur dans un transistor à effet de champ, se crée une jonction Schottky [2], c'est-à-dire une barrière de potentiel Φ_b (cf. Figure 13). Cette barrière de potentiel résulte de la différence entre travail de sortie du métal ($e\phi_m$) et travail de sortie ($e\chi$) du semi-conducteur, lorsqu'il est faiblement dopé n.

Cependant, le travail de sortie du semi-conducteur étant plus faible que celui du métal, la migration des électrons est favorisée du semi-conducteur vers le métal, créant ainsi une zone désertée du coté du semi-conducteur. Cette zone désertée se traduit par une courbure de la bande de conduction jusqu'à l'alignement des deux niveaux de Fermi des deux matériaux. Cela provoque l'accumulation d'électrons à l'interface du coté du métal. Les deux zones de charges d'espace créées sont à l'origine d'une tension de diffusion Vd et donc d'un champ électrique qui équilibre le phénomène de diffusion pour donner lieu à l'état d'équilibre. Lors de la polarisation du transistor, la tension grille-source appliquée au composant peut prendre des valeurs qui peuvent être très négatives comme positives.



Figure 13 : Structure de bande d'un contact Schottky sur un matériau de type n

2.1.2. Claquage de la grille en polarisation directe

Un électron du métal peut, si son énergie thermique est suffisante, franchir la barrière Φb du contact (cf. Figure 14). Lorsque la jonction métal semi-conducteur est polarisée en direct, la tension V_d devient plus faible, ce qui facilite le passage d'un courant par effet thermoïonique. La forte augmentation de ce courant peut entraîner la destruction de la grille. Des valeurs de l'ordre de quelques milliampères à quelques dizaines de milliampères par millimètre de développement total de grille sont typiquement tolérées.



Figure 14 : Jonction métal/semi-conducteur polarisée en direct

2.1.3. Claquage de la grille en polarisation inverse

En polarisant la jonction métal semi-conducteur en inverse, la bande de conduction se courbe de plus en plus (cf. Figure 15). Lorsque cette courbure devient très grande, une quantité non négligeable d'électrons peut traverser la barrière ϕ_B par effet tunnel vers la zone où les niveaux d'énergie sont plus faibles. Le composant peut être détruit dès que le courant grille devient trop élevé.



Figure 15 : Jonction métal/semi-conducteur polarisée en inverse, passage par effet tunnel

De plus, sous l'effet de la température ou de pièges, le nombre d'électrons (coté métal) ayant une énergie plus grande augmente. Ces électrons verront donc une barrière plus fine et moins haute qui entraînera une augmentation du transfert par effet tunnel. On parle alors d'effet tunnel assisté thermiquement ou assisté par pièges.

Typiquement, une valeur de courant de grille inférieur à 1mA/mm de développement total de grille à une tension inverse Vds de -50V est nécessaire pour qualifier une plaque en fin de réalisation.

2.1.4. Claquage de la grille par avalanche au pincement

L'application d'une forte polarisation inverse sur la grille Schottky quand le transistor est pincé entraîne l'augmentation du champ électrique dans la zone désertée, permettant aux quelques porteurs présents dans cette zone d'acquérir une énergie suffisante pour initier l'ionisation par impact. Cela entraîne une augmentation rapide du courant de grille jusqu'à ça destruction.

2.2.Claquage du canal

2.2.1. Principe de l'effet d'ionisation par impact

Le claquage du canal est principalement du à l'effet d'ionisation par impact. Elle résulte de la collision des porteurs de haute énergie avec les électrons du réseau cristallin. Les électrons incidents transfèrent une partie de leur énergie aux particules percutées. Lorsque cette énergie est suffisante, on aura une succession de création de paires électrons-trous : Ce phénomène est l'ionisation par impact.

La Figure 16 représente la transition d'un électron de la bande de valence vers la bande de conduction en créant une paire électron-trou sous l'effet du mécanisme d'ionisation par impact.



Figure 16 : Transition d'un électron de la bande de valence à la bande de conduction par ionisation par impact

Ce mécanisme se produit à condition que les porteurs possèdent une énergie minimale que l'on appelle énergie seuil w_i. Cette dernière est fortement dépendante de la largeur de la bande interdite principale du matériau considéré et du niveau de dopage du semi-conducteur [44]. Les électrons et les trous qui se déplacent à une certaine vitesse génèrent d'autres porteurs dont on détermine le taux de génération G par la formule suivante:

(2.1)
$$G = \alpha_n n |\vec{v}_n| + \alpha_p p |\vec{v}_p|$$

Avec n et p les concentrations d'électrons et de trous et $|\vec{v}_n|$ et $|\vec{v}_p|$ leurs vitesses respectives.

Les coefficients d'ionisation, α_n pour les électrons et α_p pour les trous sont définis comme étant le nombre de paires électron-trou créées par porteur et par unité de longueur dans la direction du champ électrique appliqué. Cependant, dès que le nombre des porteurs générés dépasse un certain seuil, ce phénomène devient destructif.

2.2.2. Claquage du canal dans un HEMT

Dans les transistors à effet de champ, le mécanisme d'ionisation se produit dans le canal entre la grille et le drain, là où existent les plus forts champs électriques (cf. Figure 17).



Figure 17 : Franchissement de la barrière due à l'hétérojonction par les trous et origine du courant de grille

En polarisant le transistor entre ses électrodes de drain et de source, le champ électrique peut devenir suffisamment intense pour provoquer l'ionisation par impact. Les électrons ainsi créés participent au courant de drain tandis que les trous générés vont soit franchir la barrière due à l'hétérojonction supérieure et remonter vers la grille, soit être collectés par la source.

L'augmentation du courant de grille en régime d'ionisation par impact fait apparaître des courbes en forme de cloche sur les caractéristiques I_G en fonction de V_{GS} représentées sur la Figure 18. Cependant, il est difficile d'obtenir ces courbes pour des transistors HEMT AlGaN/GaN. Les puissances émises pour pouvoir visualiser ce phénomène sont telles que le transistor claque habituellement par effet thermique avant que l'on puisse visualiser l'ionisation par impact.



Figure 18: Réseau de caractéristiques IG=f(VGS) pour un composant PHEMT AsGa, de développement $4x50x0.15\mu m^2$, VDS allant de +2.5Volts à -4Volts, par pas de 0.5

2.3. Mesure de la tension de claquage par avalanche

2.3.1. Les composants étudiés

Différents composants ont été étudiés afin de déterminer dans un premier temps leur tension de claquage. Puis, l'impact sur la tension de claquage grille-drain BV_{dg} des différents paramètres physiques suivants : longueur de grille, distance grille-drain et plaque de champs ont été comparés (cf. Figure 19). Ces mesures ont été réalisées à la centrale de caractérisation de l'IEMN.

Les composants utilisés pour cette étude sont des transistors HEMT AlGaN/GaN sur substrat SiC issus du laboratoire 3-5Lab.



Figure 19 : Vue en coup d'un transistor HEMT.

2.3.2. Principe de la mesure de la tension de claquage à l'état off

La méthode employée est la méthode décrite par Bahl [45] . Fondamentalement, elle consiste à forcer un courant de drain, avec la source mise à la masse, et de faire évoluer la tension de grille V_{gs} de 0V jusqu'à des tensions supérieures à la tension de pincement V_p .

Au début, la tension V_{ds} se situe dans la région linéaire, puis dans la région de saturation jusqu'à ce que la zone de claquage soit atteinte. A ce point, si le claquage est dû à la jonction grille-drain, tout le courant injecté dans le drain ira dans la grille (cf. Figure 20). La tension grille-drain V_{dg} restera constante lorsque l'on augmentera la tension $V_{gs}(V_{gs}>V_p)$.

Au contraire, si le claquage du canal se produit et/ou les fuites de la grille du composant empêchent d'atteindre les conditions de claquage pour un courant de drain fixé, la tension de drain restera constante, même si la jonction grille-drain a atteint ou non les conditions de claquage (cf. Figure 21). Typiquement, ceci peut être observé quand la tension V_{ds} n'augmente plus lorsque l'on augmente la tension de grille ou alors lorsque le courant de grille est plus petit (valeur absolue) que le courant drain forcé.

Les paramètres extraits de cette mesure sont la tension de claquage grille-drain BV_{dg} , définie par $V_{dg} |_{Ig=Id}$, et la tension de claquage drain-source BV_{ds} , définie comme la tension drain-source maximale réalisable, indépendamment des valeurs de tension de grille appliquées.



Figure 20 : Évolution de la tension grille drain et du courant grille source pour un transistor $1x50\mu m$, $Lg=0.7\mu m$, $Lgs=1\mu m$ et $Lgd=1.3\mu m$ issu de la plaque AEC1321. Dans ce cas, tout le courant de drain (50 μ A) est injecté dans la grille.



Figure 21 : Évolution de la tension grille-drain et du courant grille-source pour un transistor $1x50\mu m$, $Lg=0.7\mu m$, $Lgs=1\mu m$ et $Lgd=1.3\mu m$ issu de la plaque AEC1321. Dans ce cas, seulement une partie du courant de drain (50 μ A) est injecté dans la grille.

$_{2.3.3.}$ Influence de la distance grille-drain sur la tension de claquage BV_{dg}

Pour cette étude, nous avons utilisé des transistors issus des PCM du masque HiPoS, et plus exactement les transistors $1x100\mu m$ ayant des distances grille-drain respectivement de 2 et $3\mu m$. Leur longueur de grille est de $0.7\mu m$ et leur distance grille-source est de $1\mu m$.

Afin de ne pas surcharger les figures, nous avons décidé de ne pas tracer le courant de grille I_{gs} tout en s'assurant auparavant que tout le courant de drain ait été injecté dans la grille. Les résultats de ces mesures nous ont permis de déduire une tension de claquage grille drain de 130V (cf. Figure 22) lorsque la distance grille-drain est de 2µm et de 190V (cf. Figure 23) lorsqu'elle est de 3µm.



Figure 22 : Évolution de la tension grille-drain en fonction de la tension grille-source pour un transistor $1x100\mu m$ avec $Lgd=2\mu m$ de la plaque AEC1321 pour un courant de drain de $500\mu A/mm$.

Théoriquement la distance grille drain ne devrait plus avoir d'influence sur la tension de claquage quand elle est supérieure à la zone déplétée. L'approximation au premier ordre de l'extension de la zone déplétée au claquage est donnée par [46]:

$$x_{dep} = \frac{\varepsilon_r . \varepsilon_0 . l_{eff} . E_C}{q.n_s} \approx 1.2 \mu m$$

Ou ϵ_r =10 est la constante diélectrique du GaN, l_{eff} est un paramètre d'adaptation (théoriquement égal à L_G=0.7µm), E_C=3MV/cm est le champ critique et n_s=1.10¹³cm⁻² la concentration des électrons dans « Gaz 2D » ou « 2DEG »



Figure 23 : Évolution de la tension drille-drain en fonction de la tension grille-source pour un transistor 1x100 avec $Lgd=3\mu m$ de la plaque AEC1321 pour un courant de drain de $500\mu A/mm$.

Donc dans notre cas, nous n'aurions pas dû observer d'évolution de la tension de claquage, car la distance grille-drain est supérieure à la zone déplétée théorique. Ce phénomène a été également observé par Vetury [47] et a été lié à la présence des états de pièges de surface (cf. §3 du chapitre 2), agrandissant la région déplétée entre grille et drain et provoquant un étalement du champ électrique, diminuant ainsi sa valeur pic. Ceci est bénéfique à la tension de claquage malgré les perturbations que ces charges en surface peuvent provoquer sur le comportement électrique des transistors.

 $_{2.3.4.}$ Influence de la longueur de la grille sur la tension de claquage BV_{dg}

Différentes études sur les transistors MESFET AsGa ont démontré que la tension de claquage est proportionnelle à la longueur de grille effective et est donnée par la relation suivante [46]:

$$BV_{dg} = \frac{E_c^2 \cdot \mathcal{E}_0 \cdot \mathcal{E}_r \cdot l_{eff}}{q \cdot n_s}$$

Où n_s est la concentration des électrons dans le canal.

Théoriquement, on peut donc s'attendre à une évolution linéaire de la tension de claquage grille-drain en fonction de la longueur de grille. Mais en pratique, les pièges de surface font que la longueur de grille effective est beaucoup plus grande que la longueur physique, donc l'augmentation de cette longueur ne va pas entraîner d'augmentation significative de la tension de claquage.

Afin de vérifier cette hypothèse, des mesures sur des transistors de 8 doigts de 250 μ m ont été effectuées. Ces transistors ont des distances grille-source et grille-drain de 1 μ m et 3 μ m respectivement et possèdent une plaque de champ (ou field plate) connectée à la source. Les résultats obtenus pour une densité de courant de drain injectée de 500 μ A/mm donnent une tension de claquage grille-drain de 150V pour une longueur de grille de 0.7 μ m (cf. Figure 24) et de 170V pour une longueur de grille de 0.9 μ m (cf. Figure 25). L'augmentation de la tension de claquage grille-drain lorsque l'on passe d'une longueur de grille de 0.7 μ m à 0.9 μ m est de 13% pour ce composant. Théoriquement, sans présence de pièges et avec le modèle simplifié, elle aurait due être de 29%.



Figure 24 : Évolution de la tension grille-drain en fonction de la tension grille-source pour un transistor $8x250\mu m$ avec une longueur de grille de $0.7\mu m$ de la plaque AEC1321 pour un courant de drain de $500\mu A/mm$.



Figure 25 : Évolution de la tension drille-drain en fonction de la tension grille-source pour un transistor $8x250\mu m$ avec une longueur de grille de $0.9\mu m$ de la plaque AEC1321 pour un courant de drain de $500\mu A/mm$

$_{2.3.5.}$ Influence de la connexion de la plaque de champ sur la tension de claquage BV_{dg}

Mishra a démontré que la connexion de la plaque de champ jouait un rôle important sur le fonctionnement fréquentiel du transistor [48]. Il a notamment démontré que la plaque de champ connectée à la grille présentait un gain nettement inférieur comparé à la plaque de champ connectée à la source. Cette différence est principalement due à la capacité C_{gd} qui a tendance à augmenter lorsque la plaque de champ est connectée à la grille et à diminuer lorsqu'elle est connectée à la source.



Figure 26 : Évolution du gain maximal disponible en fonction de la tension Vds pour un transistor avec une plaque de champ connectée à la grille et une autre connectée à la source [48].

Les Figure 27 et Figure 28 montrent les résultats de mesure de la tension de claquage grille-drain sur un transistor de 8 doigts de 250µm ayant une distance grille-source de 1µm,

une distance grille-drain de $3\mu m$ et une longueur de grille de $0.9\mu m$. La tension de claquage entre la grille et le drain ainsi obtenue quelque soit le type de connexion (source ou grille) est de l'ordre de 170V. De ce fait, le transistor avec une connexion de la plaque de champ par la source semble un choix plus judicieux du fait de son gain plus important.



Figure 27 : Évolution de la tension drille-drain en fonction de la tension grille-source pour un transistor 8x250µm avec une plaque de champ connectée à la grille de la plaque AEC1321 pour un courant de drain de 500µA/mm.



Figure 28 : Évolution de la tension drille-drain en fonction de la tension grille-source pour un transistor 8x250µm avec une plaque de champ connectée à la source de la plaque AEC1321 pour un courant de drain de 500µA/mm.

$_{2.3.6.}$ Influence de la température du composant sur la tension de claquage BV_{dg}

Dans le §3.4.3.2 du chapitre 1, nous avons vu que l'augmentation de la température a pour conséquence de diminuer la mobilité des porteurs. Nous avons aussi vu dans le §2.2 de cette partie que le claquage du canal est principalement dû à l'ionisation par impact qui
dépend de la mobilité des porteurs. Donc, sous l'effet de la température, le phénomène d'ionisation par impact devrait intervenir à des tensions de polarisation plus élevées du fait d'une diminution de la mobilité, ce qui va entraîner une augmentation de la tension de claquage.



Figure 29 : Évolution de la tension de claquage grille-drain en fonction de la température pour un composant de 8 doigts de 250µm avec une longueur de grille de 0.9µm. Le transistor est issue de la plaque AEC1391 et la mesure a été faite pour un courant de drain de 500µA/mm

La Figure 29 montre les résultats de mesures pour un composant de 8 doigts de $250\mu m$ avec une longueur de grille de $0.9\mu m$. On observe bien une augmentation de la tension de claquage lorsque la température augmente. L'augmentation est de l'ordre de la dizaine de volts pour des températures comprises entre 30 et 90°C.

De plus, ces résultats permettent de verifier que la mesure n'est pas destructive car les résultats obtenus à 30°C après échauffement sont identiques à ceux obtenus avant échauffement.

2.4. Conclusions

Dans cette partie, nous avons décrit les principaux phénomènes à l'origine du claquage et notamment l'effet d'ionisation par impact qui peut être à l'origine de la destruction du composant.

Des mesures de tension de claquage ont été réalisées et analysées. Des valeurs de l'ordre de 150V à 200V ont été mesurées sur des composants multi-doigts de 2 mm de développement total de grille. Ces mesures nous ont également permis de mettre en évidence l'évolution de cette tension en fonction de la distance grille-drain, de la longueur de la grille et de la connexion de la plaque de champ. Une augmentation de la tension de claquage de l'ordre de 50V par micromètre de distance grille-drain a été constatée. Nous avons de plus vérifié, comme l'a montré Vetury que les états de pièges de surface jouent un rôle sur la tension de claquage en augmentant la zone de charge d'espace, ce qui a pour conséquence d'augmenter artificiellement la longueur de la grille.

Ces résultats de mesures vont permettre de définir une structure adéquate en jouant sur la distance entre la grille et le drain mais aussi sur la longueur de la grille afin de garantir une tension de claquage compatible avec la tension de polarisation désirée pour une gamme de fréquences de fonctionnement.

3. Phénomènes de pièges

Les phénomènes de pièges résultent de l'existence de défauts structurels et/ou ponctuels (impuretés, dislocations) dans le Nitrure de Gallium, qui vont altérer considérablement le comportement électrique du transistor aux fréquences micro-ondes. Ces impuretés génèrent des états énergétiques qui peuvent être occupés par des porteurs dans la bande interdite du matériau. Ces porteurs sont alors retenus pendant un temps T dans ces niveaux d'énergie et ne peuvent pas participer à la conduction, d'où le nom de pièges. Plus le gap du semi-conducteur est grand et plus il offre la possibilité à des pièges de se former sur des niveaux d'énergie compris dans la bande interdite. Ces pièges ont la faculté de capturer ou d'émettre un électron ou un trou avec des constantes de temps diverses. Ces effets de pièges ont donc des conséquences sur le courant de drain, provoquant des effets transitoires de ce dernier [49].

On distingue deux types de pièges : les donneurs et les accepteurs. Un piège de type donneur peut être soit positif soit neutre. Un piège de type accepteur peut être soit négatif soit neutre.

- Un piège de type donneur est chargé positivement (ionisé) lorsqu'il est vide, et neutre quand il est rempli. Un donneur rempli (neutre) peut émettre un électron ou capturer un trou. Un donneur vide (positif) peut capturer un électron ou émettre un trou.

- Un piège de type accepteur est neutre quand il est vide, et chargé négativement quand il est rempli d'un électron. Un accepteur plein peut émettre un électron ou capturer un trou. Un accepteur vide peut capturer un électron ou émettre un trou.

On distingue deux phénomènes de pièges prépondérants observés sur le courant de sortie du composant : le drain-lag et le gate-lag.

La méthode de mesure en régime I(V) pulsé permet de mettre en évidence ces phénomènes de pièges. En effet, c'est le point de polarisation de repos qui fixe, d'une part, l'état thermique et, d'autre part, l'état des pièges pour toute la mesure des caractéristiques I(V). En conséquence, si l'on mesure des caractéristiques I(V) à différents points de repos en conservant une puissance dissipée nulle (pour éviter l'échauffement du composant), la dispersion entre les mesures reflètera les effets de pièges.

3.1. Phénomène de gate-lag

Le phénomène de gate-lag est principalement attribué aux pièges de surface [50] mais son explication n'est pas clairement établie [51] [52].

La Figure 30 montre l'explication probable du mécanisme de gate-lag dans les transistors HEMTs GaN.



Figure 30 : Explication probable du mécanisme de gate-lag dans les transistors HEMTS GaN.

A gauche, le composant est pincé et ne présente pas de piège chargé en surface. Si les donneurs profonds de surface peuvent piéger des électrons fuyant de la grille, ils ne se déchargent alors que très lentement et induisent, lorsque le composant est mis en conduction (à droite), une diminution de la densité du gaz d'électrons par compensation des charges.

L'ajout d'un traitement de surface (passivation) permettant de réduire ou d'annihiler totalement ce phénomène laisse suggérer qu'il provient bien de la surface.

L'explication donné par Vetury suppose que sous polarisation inverse de la grille, les pièges (donneurs) peuvent capturer un électron du canal et donc d'en diminuer la concentration. En régime de fonctionnement RF, la constante d'émission étant trop lente, la capture de cet électron va engendrer une diminution du courant, le courant étant proportionnel à la densité des porteurs.

Afin de mettre en évidence ce phénomène, on compare les caractéristiques I(V) du composant mesuré en impulsions pour deux points de polarisation de repos à deux tensions grille-source différentes qui ne présentent pas de puissance dissipée [53].



Figure 31 : Exemple de comparaison des caractéristiques I(V) obtenues sur un transistor GaN pour des polarisations (Vgs, Vds) de (0V; 0V) lignes continues et (-4V; 0V) lignes en pointillés

La Figure 31 montre l'évolution du courant de sortie d'un composant de 8 doigts de 250 μ m en fonction de la tension de drain pour deux conditions de polarisation. La première (ligne continue) est obtenue pour un point de repos V_{gs} et V_{ds} égale à 0V. La seconde quant à elle est obtenue pour un point de repos égal à -4V,0V (V_{gs}, V_{ds}). Elle permet de mettre en évidence la chute du courant lorsque celui-ci est polarisé pour une tension de grille de -4V et une tension de drain de 0V.

Nous avons vu précédemment que l'ajout d'une passivation pouvait diminuer, voire annihiler totalement ce phénomène. A. Chini [54] et Y. Ando [55] ont démontré que la plaque de champ, en plus d'améliorer la tension de claquage, permet d'améliorer les effets du gatelag. En effet, elle a pour intérêt de diminuer le champ électrique en sortie de grille et donc la possibilité pour les électrons d'être injectés dans les pièges donneurs. Lu [56] pour expliquer l'effet bénéfique de la passivation sur le courant de drain, avance l'hypothèse que l'ajout d'une passivation SiN à pour conséquence d'augmenter la quantité de charges positives à l'interface SiN/AlGaN. Ces charges, en quantité suffisamment importantes, vont permettre de neutraliser la charge de polarisation négative de l'AlGaN. Elles vont donc diminuer la zone déplétée créée à la surface et augmenter la concentration des porteurs dans le canal.

Cependant, l'apport de la passivation a des effets néfastes sur la tension de claquage [57]. La diminution de la zone déplétée va entraîner la diminution de la longueur effective de la grille, et donc la proportion de courant collecté par celle-ci sera plus importante. Le modèle de Wemple [46] explique cet effet.

3.2. Phénomène de drain-lag

C.P Lee [58] a démontré que le phénomène de drain-lag pouvait être attribué aux pièges du buffer, se situant à un niveau d'énergie profond [59] [60]. Cet effet est en rapport avec le champ électrique généré par la tension drain [61] [62]. La chute du courant est due à l'injection d'électrons lors de l'application d'une impulsion de drain [63].

Lorsque la tension V_{ds} augmente brutalement, une partie des électrons du canal vont être attirés vers le substrat sous l'effet de la composante verticale du champ électrique. Ces électrons seront capturés par les pièges, ce qui va provoquer une diminution du courant.

Lorsque l'on diminue la tension V_{ds} brutalement, c'est l'effet inverse qui se produit. Les pièges, qui ne sont plus soumis à un champ électrique, vont réémettre les électrons dans le canal et ainsi participer au courant d'où l'augmentation de celui-ci. Le phénomène d'émission est bien plus lent que celui de la capture.



Figure 32 : Exemple de comparaison des caractéristiques I(V) obtenues sur un transistor GaN pour des polarisations (Vgs, Vds) de (-5V; 0V) lignes continues et (-5V; 40V) lignes en pointillés.

La Figure 32 montre l'évolution du courant de sortie en fonction de la tension de drain pour le composant décrit précédemment, mais cette fois ci afin de mettre en évidence le phénomène de drain-lag. La première condition de polarisation (ligne continue) est la même que celle obtenue pour mettre en évidence le gate-lag c'est-à-dire un point de repos égal à -5V,0V (V_{gs},V_{ds}). La seconde quant à elle est obtenue pour un point de repos égal à -5V,40V(V_{gs},V_{ds}). Elle permet de mettre en évidence la chute du courant lorsque celui-ci est polarisé pour une tension de grille de -5V et une tension de drain de 40V.

Malgré leurs effets néfastes sur le courant, il a été démontré qu'il était quasiment impossible de pincer le composant sans ces niveaux profonds dans le buffer. Pour améliorer l'évolution du courant, il est donc plus judicieux d'éloigner ou de masquer ces pièges du canal que d'essayer de les enlever. Des études vont dans ce sens, avec par exemple l'ajout d'une couche P⁺ de GaN ou d'InGaN sous le canal [64] [65]. Cependant, l'activation de la couche P⁺ semble difficile en utilisant une épitaxie de type MOCVD et risque d'introduire des pièges supplémentaires.

3.3.Impact des pièges sur les performances en puissance

Nous avons vue dans le chapitre 1 qu'une densité de courant de drain importante était nécessaire pour pouvoir générer de fortes puissances. Nous avons aussi vu dans cette partie que les pièges diminuaient le courant. Le gate-lag a pour conséquence de diminuer l'excursion en courant et le drain-lag de diminuer l'excursion en tension du fait de l'augmentation de la tension de coude. Afin de quantifier l'impact de ces phénomènes sur les performances en puissance, des simulations ont été effectuées utilisant un modèle électrique du transistor développé en [66] et intégrant des modèles des pièges. La Figure 33 montre les résultats de cette simulation. Elle est obtenue en activant (courbe bleu) ou en désactivant (courbe rouge) le modèle de pièges. On observe une diminution de l'ordre de 20% de la puissance de sortie et de 8 points sur le rendement en puissance ajouté. Cette diminution des performances est obtenue pour des niveaux de Gate Lag et de Drain Lag d'environ 12%.



Figure 33 : Évolution de la puissance de sortie et du rendement en puissance ajoutée simulés en fonction de la puissance d'entrée pour différents niveaux de pièges. En rouge, le cas sans pièges et en bleu, le cas avec pièges.

Il est donc important d'appréhender ces phénomènes pour maximiser le niveau de performance des composants.

4. Influence de la température sur le fonctionnement du transistor

L'élévation de la température du composant a un impact important sur les performances en puissance mais aussi sur la fiabilité (cf. Figure 34). Dans le §3.4.3.2 du chapitre 1, nous avons vu les principaux phénomènes à l'origine de la création de chaleur ainsi que son impact sur les caractéristiques courant-tension et sur la mobilité des porteurs. Cependant, d'autres caractéristiques du matériau évoluent en fonction de la température, telles que la conductivité thermique et la hauteur de la bande interdite. Dans cette partie, nous présenterons dans un premier temps l'impact de la température sur la conductivité thermique, ainsi que sur la hauteur de la bande interdite. Dans un second temps, nous décrirons la méthode employée pour déterminer expérimentalement la température des couches de GaN et de SiC, ainsi que les résultats obtenus.



Figure 34 : Évolution du courant maximal de drain Idss dans le temps en fonction de la température de canal

4.1.Influence de la température sur les paramètres intrinsèques du composant

4.1.1. Conductivité thermique

La conductivité thermique du GaN ainsi que celle des différents substrats commence à être bien connue. Pour les substrats utilisés avec le GaN, il existe dans la littérature un certain nombre de lois qui donnent l'évolution de la conductivité thermique en fonction de la température.



Figure 35 : Évolution de la conductivité thermique du GaN et des différents substrats utilisés en fonction de la température.

La Figure 35 présente la dépendance de la conductivité thermique en fonction de la température du GaN, ainsi que celle des principaux substrats utilisés (SiC, Si et Al₂O₃). Pour les transistors HEMTs AlGaN/GaN, la puissance dissipée est générée dans les matériaux AlGaN et GaN. Cependant, les couches de nitrure épitaxiées sont relativement fines et c'est la nature du substrat qui est déterminante pour assurer une bonne dissipation de la chaleur. Dans ce domaine, le SiC, avec une conductivité thermique de 300W.m⁻¹.K⁻¹, est de loin le substrat le mieux adapté, la conductivité thermique des matériaux ayant tendance à décroître en fonction de la température. C'est un des problèmes majeurs des HEMTs AlGaN/GaN : plus la conductivité thermique est faible, moins l'évacuation des calories est favorisée, et plus il y aura d'auto-échauffement à puissance dissipée donnée.

4.1.2. Hauteur de bande interdite

La hauteur de la bande interdite est inversement proportionnelle aux paramètres de maille du matériau. La maille se dilatant suivant l'axe « 001 » du réseau cristallin en fonction de la température [67], il en résulte une diminution de la hauteur de la bande interdite. L'équation donnant l'évolution de la hauteur de la bande interdite en fonction de la température est donnée ci-dessous et s'exprime de la manière suivante [68] :

(4.1)
$$E_G(T) = E_G(0) - \alpha \frac{T^2}{T + \beta}$$

Où la température T est exprimée en Kelvins, α en eV/K et β en Kelvins. α et β étant des coefficients propres aux matériaux.

La diminution de la hauteur de la bande interdite aura pour conséquence une diminution du champ de claquage. Cependant cette diminution n'aura pas de conséquence importante sur la tension de claquage, car le phénomène prépondérant dans l'espace grille drain est l'ionisation par impact.

4.2.Caractérisation en température du transistor par spectroscopie Raman

La spectroscopie Raman est une technique de spectroscopie optique. Elle permet d'avoir des informations sur les modes de vibration (les phonons) d'un matériau. Ces phonons sont eux même caractéristiques du réseau cristallin et du type de liaison chimique.

4.2.1. Principe de la spectroscopie Raman

Dans son principe la spectroscopie Raman est basée sur le phénomène de diffusion Raman découvert en 1928 par Sir Chandrashekhara Venkata Râman, physicien indien prix Nobel de Physique pour cette même découverte en 1930. La diffusion Raman est une diffusion inélastique de la lumière : lorsqu'un faisceau lumineux éclaire un matériau, ce dernier va diffuser une partie de la lumière incidente. La plupart de cette diffusion se fera à la même énergie que celle de la lumière incidente : c'est la diffusion Rayleigh. Une très faible part se fera à une énergie différente : c'est la diffusion inélastique. Quand cette diffusion inélastique met en jeu des phonons on parle alors de diffusion Raman. (cf. Figure 36).



Figure 36 : Principe de la diffusion Raman

La diffusion de lumière s'exprime de la manière suivante :

(4.2)
$$\mu = \alpha_0 \cdot E_0 + \frac{1}{2} \frac{\partial \alpha}{\partial x} \bigg|_0 \cdot E_0 \cdot x_0 \cdot \left[\cos(\omega_0 + \omega_v) t + \cos(\omega_0 - \omega_v) t \right]$$

Où le premier terme correspond à la diffusion de Rayleigh (diffusion élastique), le deuxième à la diffusion anti-stokes (diffusion inélastique) et le dernier à la diffusion stokes (diffusion inélastique).

Le principe de cette diffusion est donné ci-dessous :

Le photon incident entre en interaction avec les modes de vibration du matériau éclairé. Au cours de cette interaction, le photon incident peut céder une partie de son énergie et créer un phonon ou alors récupérer l'énergie d'un phonon déjà existant dans le matériau. Le photon est alors diffusé par le matériau : dans le premier cas le photon diffusé aura une énergie inférieure de celle du photon incident et on parle alors de diffusion Stokes, dans le second cas il aura une énergie supérieure et on parle de diffusion anti-Stokes. Ces deux phénomènes sont schématisés sur les figures suivantes :



Figure 37 : Schéma de principe de la spectroscopie Raman

La spectroscopie Raman consiste tout simplement à mesurer l'énergie de ces photons diffusés inélastiquement. On peut alors déterminer les modes de vibration du matériau.

La Figure 38 nous montre les informations qui peuvent être extraites d'un spectre Raman. La position du spectre permet de connaître l'espèce chimique étudiée. L'amplitude quant à elle représente la concentration de l'espèce chimique et la largeur du spectre son désordre structural. Enfin, le point le plus important pour l'étude de la température est le décalage du spectre qui permet d'extraire l'information sur la température de l'espèce chimique étudiée.



Figure 38 : Informations pouvant être extraites d'un spectre Raman.

4.2.2. Extraction de la température

L'extraction de la température peut être déterminée de trois manières différentes. On peut soit analyser le rapport des intensités des raies Stockes et anti-Stokes, soit leur déplacement, soit leur largeur.

Pour notre étude sur la température de fonctionnement du transistor élémentaire, nous avons analysé le déplacement des raies Stokes et anti-Stokes et plus précisément les raies Stokes. Pour cela, il est nécessaire de quantifier le déplacement de la raie en fonction de la température pour chaque molécule étudiée. Cela consiste à faire chauffer la molécule (ou l'échantillon) à différentes températures afin d'en connaître son déplacement. La Figure 39 montre le déplacement de la raie Stockes du GaN (mode excitation E₂) obtenu pour un composant sans grille (TLM) d'espacement de 20µm entre les contacts ohmiques de la plaque AEC 1486.

Les points représentent le déplacement de la raie mesuré en fonction de la température. La courbe représente une interpolation de la mesure et s'exprime de la manière suivante [69]:

(4.3)
$$n = 569.41 - \frac{24.95}{e^{\frac{1.44x569.41x1.38}{T}} - 1}$$

Ou n est le nombre d'onde exprimé en cm⁻¹ (n=1/ λ), et T la température en °K.



Figure 39 : Étalonnage du déplacement de la raie Stockes du GaN en fonction de la température pour un composant sans grille (TLM) d'espacement de 20µm entre les contacts ohmiques.

4.3. Mesure de la température par microscopie Raman

Les mesures ont été réalisées au sein du Laboratoire de Spectrochimie Infrarouge et Raman (LASIR) à Villeneuve d'Ascq.

4.3.1. Description du spectromètre et schéma de principe

Le spectromètre utilisé est un spectromètre LABRAM Dilor de Jobin Yvon Horiba Gr. Il est couplé à un laser interne He - Ne à 0.6328 μ m de puissance maximum 18 mW et à un laser externe Spectra - Physics Ar+ de faible puissance (maximum disponible 200 mW à 0.5145 μ m). Le filtrage optique de la raie Rayleigh est assuré par un filtre "Notch". Une platine motorisée XY (résolution spatiale 0.1 μ m) couplée à un dispositif piézo d'autofocalisation dans la direction Z (résolution axiale 1 à 2 μ m) permet l'acquisition point par point de cartographies confocales par le logiciel Labspec v4.02. Le détecteur CCD Spex (2048 pixels X 512 pixels) de type éclairé par l'avant, refroidi à l'azote, est bien adapté aux acquisitions de longue durée. De par ses caractéristiques, ce microspectromètre est adapté à tous types d'analyses; il est très facile d'emploi et ne demande aucune préparation particulière de l'échantillon. Le schéma de principe est donnée Figure 40.



Figure 40 : Schéma de principe d'un banc de mesure par microscopie Raman.

4.3.2. Résultats de mesure par microscopie Raman

Le GaN et le SiC sont transparents pour un laser dont la longueur d'onde appartient au domaine du visible, ainsi le résultat de la température obtenu représentera une moyenne sur l'épaisseur de la couche étudiée. Il est donc impossible de déterminer dans le visible par une mesure directe la température du point chaud. Cependant, le laser a une certaine résolution spatiale. Une résolution spatiale XY théorique est donnée par :

$$(4.4) d_{xy} = \frac{0.61\lambda}{NA}$$

Ou λ est la longueur d'onde du laser en μm et NA l'ouverture numérique du système optique.

La résolution spatiale en Z quant à elle est donnée par la relation suivante :

$$(4.5) d_z = \frac{2\lambda}{NA^2}$$

Pour notre système, l'objectif utilisé a une ouverture numérique de 0.8 et le laser à une longueur d'onde de 0.63µm. Ce qui donne une résolution spatiale théorique XY d'environ

 $0.5\mu m$ et en Z d'environ $2\mu m$. Du fait de l'imperfection du matériel cette résolution est plutôt de $1\mu m$ suivant le plan XY et de 4 à $5\mu m$ suivant l'axe Z. De ce fait, les résultats de température obtenus pour le SiC ne sont pas une moyenne de la température sur toute l'épaisseur mais une moyenne sur $5\mu m$ au maximum.

La Figure 41 montre les résultats de mesure de la température pour les couches de GaN et de SiC obtenues pour un transistor de 8 doigts de 250µm de long provenant de la plaque AEC1321. Cette plaque est composée d'une couche de 25nm d'AlGaN et de 1.5µm de GaN épitaxies sur un substrat de 4H-SiC d'épaisseur 400µm.



Figure 41 : Température du GaN et du SiC pour un transistor de 8 doigts de 250µm de long provenant de la plaque AEC1321 pour une polarisation en canal ouvert.

Le composant est polarisé à une tension de grille Vgs égale à 0V (canal ouvert). Différentes valeurs de tension de drain Vds ont été appliquées pour fixer diverses valeurs de puissances dissipées. Les puissances dissipées obtenues évoluent ainsi de 1 W/mm à 7W/mm. L'élévation de température obtenue pour une densité de puissance dissipée de 7W/mm dans la couche de GaN et de SiC est respectivement de 210°C et 180°C. La Figure 41 nous permet aussi de déduire la résistance thermique de la couche de GaN qui est de 15°C/W et celle de la couche de SiC, qui est de 13°C/W. Ces résultats sont donnés pour un positionnement du faisceau laser au centre du transistor, au milieu du doigt et au milieu de l'espace grille drain.

Afin d'évaluer l'élévation de la température par simulation, il est important d'appréhender et de déterminer tous les paramètres pouvant contribuer à cette élévation. La résistance thermique à l'interface (Thermal Boundary Resistor (TBR) en anglais) GaN/SiC est un paramètre clé pour l'estimation de l'élévation de la température du GaN (cf. Figure 42).

Elle est due à la différence de mailles entre le GaN et le SiC, endroit où le contact se fera ponctuellement et non sur la surface entière. La Figure 42 illustre cet impact. On a représenté ici l'augmentation de température en fonction de l'épaisseur du composant. La prise en compte ou non de cette TBR en simulation entraîne une différence de 40 degrés. C'est donc un paramètre important. La valeur retenue pour la simulation de $3.3 \times 10^{-8} \text{ m}^{20} \text{CW}^{-1}$ provient de [69]. Afin de déterminer cette valeur plus précisément sur nos composants, des simulations physiques et thermiques ont été effectuées au laboratoire par Jean-Claude Jacquet.



Figure 42 : Élévation de la température du GaN en fonction de la résistance thermique entre les couches de GaN et de SiC. [70]

L'élévation de la température est directement liée à l'étalement de la densité de puissance surfacique dans la zone active, la densité de puissance surfacique s'exprimant de la manière suivante :

(4.6)
$$dP_i = \frac{U_i I}{W_g x_i} \quad (\text{en W.cm}^{-2})$$

Où U_i est le potentiel suivant x_i, I le courant et W_g la largeur de la grille.

D'après l'équation ci dessus, il est important de déterminer l'évolution du potentiel (et donc du champ électrique) aux conditions de polarisations, afin de déterminer cette densité de puissance surfacique. Pour ce faire, l'utilisation du logiciel ATLAS/Blaze permet de déterminer le profil du champ électrique ainsi que le potentiel dans la zone active (cf. Figure 43). Le logiciel ANSYS quant à lui nous permet de déterminer l'élévation de la température en tenant compte de la variation de la densité de puissance surfacique dans la zone active (cf. Figure 44).



Figure 43 : Champ électrique (a) et potentiel (b) le long du canal pour différentes conditions de polarisation.



Figure 44 : Positionnement des densités de puissance le long de l'espace grille drain du transistor afin de déterminer l'élévation de la température avec le logiciel ANSYS.

Sur la Figure 45, la courbe bleue représente les résultats de mesure précédant de la température dans la couche de GaN à une puissance dissipée de 7W/mm. La courbe rouge représente l'évolution simulée de la température de la couche de GaN en fonction de la résistance thermique à l'interface. Les lignes en pointillés représentant les incertitudes de la mesure et de la simulation. L'intersection des lignes bleues et rouges nous permet d'extraire la valeur de la résistance thermique à l'interface, ce qui nous donne une plage de variation évoluant de 1 à 11.10⁻⁸ m²°CW⁻¹ pour une température de 220°C à l'interface.

Afin d'améliorer la précision de cette valeur, d'autres mesures ont été effectuées sur une structure sans grille (TLM). Cette structure a été polarisée pour différentes valeurs de puissance dissipée. Pour chaque valeur de puissance dissipée, l'évolution de la température de l'embase varie de la température ambiante à 90°C. Cela a permis de modifier la température à l'interface.



Figure 45 : Détermination de la valeur du TBR.

Le TBR expérimental est déduit en employant l'expression suivante :

$$TBR = \Delta T.S.P^{-1}$$

où P, est la puissance dissipée, ΔT la variation de la température entre les couches de GaN et de SiC à l'interface et S, la surface de la région active.

Afin de déterminer ΔT à l'interface, il est nécessaire de connaître la température des couches de GaN et de SiC à l'interface. Pour cela, le principe de la microscopie confocale a été utilisé. La température dans la couche de GaN à l'interface est obtenue en focalisant le spot laser à une profondeur de 4 à 5µm par rapport à la surface du dispositif. La température dans la couche de SiC à l'interface est obtenue en focalisant le spot laser dans ce cas-ci sur la surface du dispositif. La Figure 46 montre la position et la profondeur du spot laser pour les deux cas.



Figure 46 : Positionnement du spot laser afin de déterminer la température à l'interface des couches de GaN (a) et de SiC (b).

Les résultats de ces mesures sont présentés Figure 47. Comme l'a montré Sarua [70], la TBR dépend de la température. Cette dépendance thermique doit être prise en considération parce qu'elle peut modifier l'élévation de la température à l'interface de GaN/SiC. Afin de modéliser cette dépendance, nous avons exprimé les valeurs avec la fonction suivante qui est semblable à celle qu'il a donnée.

$$TBR = A \cdot \left(\frac{T}{300}\right)^n$$

Où A est la valeur du TBR à 300°K et T la température moyenne à l'interface.



Figure 47 : Détermination de la résistance thermique à l'interface GaN/SiC à différentes températures d'interface (points). La ligne continue donne la tendance et les lignes en pointillés représentent l'incertitude.

Les résultats de mesure nous permettent de définir les coefficients A et n, qui donnent:

(4.9)
$$TBR = (2.25 \pm 0.6) \cdot 10^{-8} \cdot \left(\frac{T}{300}\right)^{1.8 \pm 0.2}$$

La déduction de la TBR avec cette mesure nous permet d'améliorer sa précision, et aussi de connaître son évolution en fonction de la température à l'interface. À 220°C, la précision de la valeur de TBR se situe autour de $\pm 1.10^{-8}$ °Cm²W⁻¹

4.4.Conclusions

Nous avons montré durant cette partie que plusieurs paramètres physiques étaient fonction de la température (mobilité, hauteur de la bande interdite, tension de claquage, ...). Les variations de ces paramètres peuvent avoir des conséquences sur les performances en puissance. De plus, comme l'a montré Sarua, l'impact de la résistance thermique à l'interface des couches de GaN et de SiC est important. En effet, elle conditionne fortement l'élévation de la température dans la couche de GaN. Pour connaître la valeur de cette résistance sur nos composants, nous avons réalisé des mesures Raman. Ces mesures ont permis de déterminer une valeur de TBR égale à 3.10⁻⁸ °Cm²W⁻¹ à 220°C ainsi que de déterminer son évolution en fonction de la température à son interface. Une meilleure connaissance de cette évolution est importante pour améliorer la précision des simulations thermiques effectuées au laboratoire.

5. Caractérisation et modélisation électrique du transistor

La caractérisation de transistors élémentaires est importante pour connaître leurs niveaux de performances, et ainsi choisir la topologie la mieux adaptée aux performances recherchées. Différentes techniques de mesure sont alors utilisées. Les mesures I-V en impulsions nous vont nous permettre de quantifier les effets de pièges et de définir le niveau de courant maximal disponible. La mesure de paramètres-[S] en impulsions sera utile pour connaître les valeurs des éléments intrinsèques et extrinsèques du transistor et élaborer un modèle non linéaire (utilisable en grand-signal). Quant aux mesures de type load-pull, elles vont nous permettre de déterminer les impédances de source et de charge afin d'adapter le transistor pour un fonctionnement optimal et de valider le modèle pour un fonctionnement fort signal. Ces mesures sont réalisées au sein du laboratoire XLIM dans la cadre de notre laboratoire commun MITIC.

• Banc I-V et [S] en impulsions

Les mesures I-V et paramètres [S] en impulsions se font simultanément sur un banc développé par XLIM depuis plusieurs années et qui a donné lieu a de nombreuses thèses et publications [71][72][73][74][75][76][77].



Figure 48 : Principe de mesure I-V et [S] pulsée [78].

Le principe de fonctionnement du banc consiste à venir superposer sur l'état établi des impulsions, une onde RF de faible signal. À chaque point de mesure des caractéristiques I-V correspond une mesure de paramètres-[S] comme explicité sur la Figure 48. Elles sont acquises par superposition d'une onde petit-signal autour de chaque point de polarisation instantanée (V_{gsi} , V_{dsi}), donc dans l'intégralité de la zone d'utilisation du transistor, ceci pour un état thermique et de pièges fixé par le point de repos (V_{gs0} , V_{ds0}).

Une description plus détaillée de ce banc est donnée dans [66][71].

• Banc load-pull sous pointes

Le banc load-pull est un banc de caractérisation des composants en régime fort signal sous pointe. Son principe consiste à mesurer les composants dans des conditions les plus proches possibles de leurs conditions réelles de fonctionnement. Le principe de base est d'injecter une onde RF à l'entrée du composant étudié et d'en récupérer, au minimum, l'information sur la puissance de sortie en fonction de la charge présentée au composant. Des montages plus évolués permettent de connaître le gain, le rendement en puissance ajoutée, la puissance dissipée, etc...

Le principe de fonctionnement du banc load-pull de Limoges est présenté en [79][80][81].



Figure 49 : Mise en évidence de l'impact de l'impédance de charge sur l'évolution courant/tension.

L'intérêt majeur de cette mesure est de déterminer les impédances de source et de charge optimales permettant de maximiser l'excursion courant/tension pour un fonctionnement en régime fort signal et donc d'augmenter les performances en puissance. La Figure 49, met en évidence l'impact de l'impédance de charge sur l'évolution courant/tension.

5.1. Mesures I-V

Les transistors étudiés sont des transistors de 8 doigts de grille de longueur $0.7\mu m$, et avec des distances grille-drain et grille-source de $3\mu m$ et $1\mu m$ respectivement. La largueur de grille unitaire est de $250\mu m$ ou $400\mu m$ suivant les topologies.

La Figure 50 montre des résultats de mesures I-V en impulsions de la plaque AEC 1486 pour un transistor $8x250\mu$ m. Les courbes en orange représentent le réseau I-V en partant du point de repos (Vgs0,Vds0) = (0,0). Les courbes vertes donnent le réseau permettant de traduire le gate-lag en partant du point de repos (-5,0). Les courbes bleues permettent de quantifier le drain-lag en traçant le réseau I-V partant du point de repos à (-5,40). On remarque que ce transistor a environ 20% de gate-lag (comparaison des réseaux rouge et vert) mais très peu de drain-lag (comparaison des réseaux vert et bleu). Le courant maximal Idss disponible en tenant compte des pièges est de 0.65A/mm.



Figure 50 : Réseau I-V en impulsions du transistor $8x25 \ \mu m$ de la plaque AEC1486. Vgs variant de 0V a - 5V par pas de 1V.

Le générateur d'impulsions étant limité à 2A, il n'est pas possible d'obtenir le courant maximal disponible pour le composant 8x400µm du fait de densité de courant élevée. De ce fait, il n'est pas possible de quantifier correctement la dégradation des performances en courant due aux pièges.

5.2.Mesure load-pull

Des mesures load-pull ont été réalisées sur plusieurs épitaxies à une fréquence de 3GHz. La surface des composants étant faible et les puissances mise en jeu importantes, les composants ont été brasés sur une embase afin d'améliorer la dissipation thermique. Les mesures sont réalisées en régime pulsé. La largeur de l'impulsion est de 200µs avec un rapport cyclique de 20%. Le tableau ci-dessous donne les performances obtenues sur un composant de 2mm (8x250µm) de développement total de grille.

Epitaxie	AEC1310		LO892		AEC1321		AEC1391		AEC1486	
Idss (en mA/mm)	490		570		620		480		580	
Tension de polarisation (enV)	25	48	25	40	25	40	25	40	25	40
Puissance (en W)	3,2	4,6	4,6	7	5	6	5,5	7,8	7,8	9,5
Densité de puissance (en W/mm)	1,6	2,3	2,3	3,5	2,5	3	2,75	3,9	3,9	4,75
PAE (en %)	43,7	37	53	46	43	46	52	52	60	46
Gain associé (en dB)	11,5	12,5	12,5	12,5	11	13	14	17	15,8	11,8
Puissance dissipé (en W)	3,8	7,3	3,8	7,7	6,1	6,6	4,8	7	5	10,4
Impédance de sortie (en Ω)	31+j25	33+j24	26+j26	43+j26	n.c	n.c	n.c	42+j26	31+j20	41+j25
Coefficient de réflexion en sortie	0.37/100°	0.34/109°	0.44/114°	0.28/90°	n.c	n.c	n.c	0.28/90°	0.33/120°	0.28/90°

Tableau 8 : Tableau récapitulatif des performances obtenues en mesure sur différentes épitaxies

Les épitaxies sont classées par ordre de réalisation. On peut remarquer qu'au fur et à mesure des plaques réalisées, les transistors se sont améliorés pour atteindre une puissance de sortie de 9.5W à une tension de polarisation de 40V, soit 4.75W/mm de densité de puissance. Le rendement en puissance ajouté quant à lui atteint des valeurs maximales de 60% avec une puissance de sortie associée de 8W (4W/mm) pour une tension de polarisation de 25V.

La Figure 51 présente un exemple de performances obtenues sur le composant 8x400µm de la plaque AEC1391. Le transistor est polarisé à une tension de drain de 40V pour un fonctionnement en classe B. Les mesures sont réalisées en régime pulsé. La largeur de l'impulsion est de 200µs avec un rapport cyclique de 20%.

Dans ces conditions de polarisation, et pour une compression du gain de 3dB (par rapport au gain maximum), l'impédance de charge donnant le maximum de puissance est $Zload_{POUT}=29.3+j13.3\Omega$. Les performances à cette charge permettent d'obtenir une puissance

de sortie égale à 11W, soit une densité de puissance de 3.4W/mm. Le rendement en puissance ajouté et le gain associé sont respectivement de 45% et 13dB. La puissance dissipée dans l'impulsion est de 13W (4W/mm), soit 2,6W (0,8W/mm) sur toute la période. La température de jonction dans ce cas est de 120°C pour une température de socle de 25°C.



Figure 51 : Résultats de mesures load-pull d'un transistor 8x400 de la plaque AEC 1391 polarisé à Vds=40V, classe B (200µs/20%).

L'impédance de charge donnant quant à elle le maximum de rendement en puissance ajoutée est Zload_{PAE}=19.6+j41.7 Ω . Sur cette charge, on observe une forte réduction de la puissance de sortie qui est de 7W (2,2W/mm), par contre le rendement en puissance ajoutée y est fortement augmenté (PAE=60%). L'augmentation du rendement en puissance ajoutée est du à la diminution de la puissance continue consommé qui elle-même est du à la diminution de la puissance de sortie. Cette fois ci la puissance dissipée sur toute la période est de 0,9W (0,28W/mm). Dans ce cas, la température de jonction est de 60°C pour une température de socle de 25°C.

L'impédance de charge $Zload_{Compromis}=26.5+j29.1\Omega$ permet d'obtenir un bon compromis entre la puissance de sortie du composant et le rendement en puissance ajoutée. Le niveau de puissance de sortie y est similaire à celui obtenu sur la charge $Zload_{POUT}$ et est égal à 10W (3,2W/mm). Le rendement en puissance ajoutée ainsi que le gain valent respectivement 55% et 14dB. Lorsque l'on présente au transistor cette charge traduisant un compromis entre la puissance de sortie et le rendement en puissance ajoutée, la réduction de la puissance dissipée est de 40% tout en gardant des performances en puissance compatible de l'amplificateur qui sera réalisé dans le chapitre suivant (Puissance de sortie > 100W avec une barre de puissance de 38mm de développement total de grille). La température de jonction est de 85°C pour une température de socle de 25°C.

	Zload _{POUT}	Zload _{PAE}	Zload _{compromis}
Puissance (en W)	11	7	10
Densité de puissance (en W/mm)	3.4	2.2	3.2
PAE (en %)	45	60	55
Gain associé (en dB)	13	14.5	14
Puissance dissipée (en W)	12.7	4.5	7.8
Coefficient de réflexion de sortie à 3GHz (en module / phase)	0.3 / 138°	0.64 / 95°	0.46 / 108°
Impédance en sortie à 3GHz (en Ω)	29.3+j13.3	19.6+j41.7	26.5+j29.1
Température de jonction pour un Ts de 25°C (en °C)	137	62	93

La synthèse de ces résultats est présentée dans le tableau ci-dessous.

Tableau 9 : Synthèse des résultats obtenues pour le transistor 8x400µm de la plaque AEC 1391 polarisé à Vds=40V, classe B (200µs/20%) pour différentes charges.

Des estimations de la température de jonction qui seraient obtenues sur un amplificateur de puissance constitué de 12 transistors de 3.2 mm (8x400) de développement totale de grille ont été effectuées à partir des données présentées ci-dessus. En considérant une perte de 5 points du rendement en puissance ajoutée et une diminution de la puissance de sortie de 0.015dB/°C du à l'échauffement du composant, nous obtenons des températures de jonction pour les charges Zload_{POUT}, Zload_{PAE} et Zload_{compromis} respectivement égales à 250°C, 140°C et 180°C pour une temperature de socle de 85°C. Dans ces conditions, on s'aperçoit que la charge Zload_{POUT}, au vue de sa température de jonction, ne permettrai pas de garantir une fiabilité à long terme. La recherche de forts rendements en puissance ajoutée est cruciale pour utiliser les potentialités en puissance des composants GaN.

5.3. Modélisation du transistor unitaire

Suite à ces caractérisations, des modèles électriques ont été effectués. Le schéma équivalent petit-signal est composé de deux parties (cf. Figure 11) : une partie intrinsèque et une partie extrinsèque correspondant aux éléments parasites dus aux accès du transistor. La

partie intrinsèque est constituée de capacités non linéaires et d'une source de courant non linéaire contrôlée en tension utilisant le modèle de Tajima [82]. La méthodologie utilisée pour l'extraction des éléments et l'établissement du modèle non linéaire est donnée en [66].

La Figure 52 montre une comparaison entre les mesures I-V en impulsions et des simulations effectuées dans les mêmes conditions, sur un transistor 8x250 de la plaque LO892. Elle permet de mettre en évidence une bonne représentation des caractéristiques I-V mais aussi une bonne modélisation des phénomènes de pièges.



Figure 52 : Comparaison mesure (rouge) et modèle (bleu) I-V pulsé du transistor 8x250µm de la plaque LO892. Polarisation de repos à -5V, 40V.

La Figure 53 représente la comparaison des paramètres-[S] entre les mesures et les simulations pour le même transistor à une tension de polarisation Vds=40V et Ids=150mA. Elle met en évidence un bon accord des paramètres S_{ij} . Ceci est gage d'une extraction correcte des éléments intrinsèques, extrinsèques et des capacités non-linéaires en ce point.





Figure 53 : Comparaison mesure (rouge) et modèle (bleu) paramètres [S] du transistor 8x250µm de la plaque LO892

Des simulations grand-signal ont été effectuées sur l'impédance optimale, $Z=43+j26\Omega$ toujours au point de repos Vds=40V et Ids=150mA. Les mesures sont effectuées en mode pulsé. La longueur de l'impulsion est de 200µs avec un rapport de forme de 20%. La comparaison entre les mesures et la simulation est donnée Figure 54. Le modèle donne une bonne représentation des caractéristiques grand-signal sur la charge optimale. Il a aussi été vérifié sur d'autres charges et a donné de bonne corrélation jusqu'à un TOS de 2 autour de la charge optimale.



Figure 54 : Comparaison mesure (rouge) / modèle (bleu) de puissance du transistor 8x250µm de la plaque LO892.

Ce modèle sera utilisé pour la conception du premier étage amplificateur de la classe 25W. Pour l'étage de puissance, nous utiliserons un modèle non linéaire de transistor élémentaire 8x400µm.

6. Conclusions

Dans ce chapitre, les principaux effets limitatifs pour générer de fortes puissances ont été présentés ainsi que leurs impacts sur les performances électriques.

Des mesures de tension de claquage nous ont permis notamment de mettre en évidence l'évolution de la tension de claquage grille-drain en fonction de paramètres physiques du transistor tels que la distance grille-drain ou la longueur de grille. L'ordre de grandeur des tensions de claquage grille-drain obtenu est de l'ordre de 150V.

Nous avons aussi montré que les états de pièges jouent un rôle important sur le comportement électrique du composant, notamment sur le courant de sortie et les performances en puissance. Pour des niveaux de gate-lag et drain-lag de 12%, une diminution de la puissance de sorite de l'ordre de 20% ainsi qu'une diminution du rendement en puissance ajouté de 8 points a été observé sur notre technologie. L'influence que peuvent avoir les pièges de surface sur la tension de claquage a aussi été analysée.

Des mesures de type Raman ont été effectuées sur nos composants afin d'affiner la connaissance des paramètres physiques nécessaire à la description des composants dans les simulateurs thermiques et notamment la résistance thermique à l'interface (TBR) des couches de GaN et de SiC. Des valeurs de TBR de l'ordre de $1.10^{-8} \,^{\circ}\text{Cm}^2\text{W}^{-1}$ ont été mesurées. Ceci contribue à mettre en évidence l'importance d'avoir une bonne gestion thermique afin de ne pas dégrader les performances électriques du composant.

Enfin, les principales caractéristiques et méthodes de caractérisations nécessaires à l'établissement de modèles non linéaires des transistors utilisés dans les étapes de conception ont été présentées. Pour une tension de polarisation de 40V classe B, avec un signal hyperfréquence pulsé à 200µs/1ms, le composant 8x400 a démontré une puissance de sortie de 10W avec un rendement en puissance ajouté de 55% et un gain de 14dB. Sa température de jonction dans ce cas est de 85°C pour une température de socle de 25°C.

Chapitre 3 : Caractérisation de barrette de puissance en bande-S

1. Introduction

Dans la première partie, nous avons vu l'intérêt d'utiliser la technologie HEMT GaN pour la génération de forte puissance.

Dans la seconde partie, des limitations de cette technologie ont été montrées, ainsi que leur impact sur les performances électriques. Des caractérisations des transistors de 8 doigts de 250µm et 400µm ont été effectuées.

Dans cette partie, nous décrirons brièvement dans un premier temps les principales classes de fonctionnement utilisées pour l'amplification de puissance.

Dans un second temps, le principe de l'adaptation d'un amplificateur sera donné avec un bref rappel sur le critère de stabilité.

Et pour finir, nous présenterons une première version de circuit. Cette première version de circuit d'adaptation est destinée à mesurer les impédances optimales au plus près de la barrette afin d'avoir le plus de précision lors des conceptions d'amplificateurs de puissance. Ils permettront également d'affiner la connaissance des performances des barrettes. Des résultats de caractérisations seront donnés.

2.Les classes de fonctionnement les plus couramment utilisées

Un amplificateur de puissance micro-onde est caractérisé principalement par :

- une puissance de sortie
- un rendement en puissance ajouté (PAE)
- un gain en puissance.

Mais, selon l'application dans laquelle l'amplificateur de puissance sera intégré, d'autres critères peuvent entrer en jeu tel que la linéarité, la dissipation thermique, le gain bas niveau, etc. Ces critères vont déterminer la classe de fonctionnement de l'amplificateur de puissance.

Par exemple, dans le cas d'un système radar où l'amplificateur de puissance fonctionne en régime saturé, le gain bas niveau n'est pas une caractéristique nécessaire. On pourra alors utiliser l'amplificateur en classe B pour à la fois maximiser le rendement en puissance ajoutée et simplifier le management thermique car on ne dissipera pas de puissance à bas niveau.

2.1.Les classes A, AB, B et C

Ces classes de fonctionnement sont les plus couramment utilisées. Elles sont obtenues pour une tension d'excitation sinusoïdale. Le point de polarisation de grille est fixé de telle sorte à modifier le temps conduction du courant de drain. La différence existante entre les classes de fonctionnement A, AB, B, C se situe au niveau du temps de conduction du courant de sortie, passant successivement de la période complète (classe A) à une fraction de temps inférieure à la demi-période (classe C). Le choix du fonctionnement de l'amplificateur de puissance dans l'une ou l'autre des classes se fait à partir du positionnement du point de repos.

2.2. Définitions d'angle de conduction

L'angle de conduction, appelé également angle d'ouverture, représente l'angle pour lequel le courant Ids devient égale à zéro. Pour un fonctionnement de l'amplificateur en classe A, l'angle d'ouverture est égale à π . Le courant conduit sur une période complète.



Figure 55 : *Définition d'angle d'ouverture*

Pour un fonctionnement de l'amplificateur à classe B, l'angle d'ouverture est égal à $\pi/2$ et le courant conduit que sur une demi-période. Pour un angle d'ouverture inférieur à $\pi/2$, on dit que l'amplificateur fonctionne en classe C. Dans ce cas, le courant conduit sur moins d'une demi-période. Quant à la classe de fonctionnement AB, elle intervient pour un angle de conduction compris entre $\pi/2$ et π .

2.3.Évolution de la puissance de sortie, de la puissance d'alimentation et du rendement de drain en fonction de l'angle d'ouverture θ

Tous les expressions analytiques des puissances de sortie, d'alimentation et du rendement de drain sont données dans [83].

La plupart du temps, la comparaison de ces classes est donnée en modélisant le courant de drain par une équation linéaire qui s'écrit de la manière suivante :

$$I_{ds}(t) = G_m \cdot (V_{es}(t) - V_n) + G_d \cdot (V_{ds}(t) - V_{coude}) + I_{dss}$$
 ou $I_{ds}(t) = 0$ si $I_{ds}(t)$ négative

Dans ce cas, on constate que la puissance de sortie est identique lorsque l'amplificateur fonctionne en classe A ou en classe B mais avec un rendement meilleur pour ce dernier. Le Tableau 10 permet une comparaison des performances obtenues pour chaque classe de fonctionnement.

Classe	Angle d'ouverture θ	Tension de polarisation de grille	Puissance de sortie Ps	Puissance d'alimentation Pal	Rendement de drain	Rendement de drain max
А	180	$\frac{Vp}{2}$	PsA	Pal _A	ηd A	50%
В	90	Vp	PsA	$0.64 Pal_A$	1.56 $\eta d_{ m A}$	78.5%
AB	120	$\frac{2Vp}{3}$	1.08PsA	0.83Pal _A	1.35 $\eta d_{\rm A}$	67.5%

 Tableau 10 : Récapitulatif des performances des classes de fonctionnement dans le cas d'une modélisation du courant de drain par une équation linéaire.

Avec
$$\eta d_A = \frac{1}{2} \cdot \frac{Vbr - Vk}{Vbr + Vk}$$
, $Pal_A = \frac{1}{4} (Vbr + Vk) \cdot Idss$ et $PsA = \frac{1}{8} \cdot (Vbr - Vk) \cdot Idss$

Cependant la modélisation de ce courant par une fonction linéaire ne représente pas tout à fait la réalité. L'utilisation d'une fonction parabolique permet de mieux modéliser le courant de drain. Dans ce cas, le courant de drain s'exprime de la manière suivante :

$$I_{ds}(t) = I_{dss} \left(1 + \frac{V_{gs}(t)}{V_{p}} \right)^{2} . (1 + B.V_{ds}(t))$$

Le Tableau 11 permet une comparaison des performances obtenues de l'amplificateur lorsque le courant de drain est modélisé par une fonction parabolique.

Classe	Angle d'ouverture $ heta$	Tension de polarisation de grille	Puissance de sortie Ps	Puissance d'alimentation Pal	Rendement de drain	Rendement de drain max
А	180	$\frac{Vp}{2}$	PsA	Pal _A	$\eta d_{ m A}$	66%
В	90	Vp	0.85PsA	$0.66 Pal_A$	1.27 $\eta d_{ m A}$	85%

 Tableau 11 : Récapitulatif des performances des classes de fonctionnement dans le cas d'une modélisation du courant de drain par une équation parabolique.

Avec
$$\eta d_A = \frac{2}{3} \cdot \frac{Vbr - Vk}{Vbr + Vk}$$
, $Pal_A = \frac{3}{16} (Vbr + Vk) \cdot Idss$ et $Ps_A = \frac{1}{8} (Vbr - Vk) \cdot Idss$

Lorsque l'amplificateur fonctionne en classe A, le rendement maximale théorique sera de 66% contre 85% lorsque celui-ci fonctionne en classe B.

Dans le cadre de cette thèse, nous nous sommes attachés plus particulièrement à un fonctionnement de l'amplificateur en classe B qui est un mode couramment utilisé pour les radars développés par Thales Air Systèmes. C'est pourquoi, tous les résultats de puissance seront donnés pour un fonctionnement de l'amplificateur dans cette classe de fonctionnement.
3.Conception et réalisation d'une première version de circuit d'adaptation

3.1.Introduction

Les barrettes de puissance ne pouvant être mesurées sous pointe, le développement d'un pied de test est nécessaire. Une première version de circuit a été réalisée pour chaque topologie de barrette de puissance du masque HIPOS.

3.2. Masque HIPOS

Le masque HIPOS comprend différentes développement de barrettes de puissance. Le tableau suivant reprend les principales topologies présentes sur le masque.

Topologies	Développement total
8x250 / 8x400	2 mm / 3.2 mm
6x8x250 et 12x8x400	12 mm / 38.4 mm

Tableau 12 : Principales topologies présentes sur le masque HIPOS

Il est constitué de transistor unitaire de 2mm et 3.2mm de développement totale de grille qui sont les composants élémentaires des barrettes de puissance. Les barrettes de puissance ont un développement total de grille de 12 mm (6 transistors de 2 mm) et 38.4mm (12 transistors de 3.2mm). Ces barrettes seront utilisées pour réaliser des amplificateurs de classe 25W et 100W. La Figure 56 présente des photos des barrettes de puissances ainsi qu'une photographie du masque HIPOS.



Figure 56 : Topologies des barrettes de puissance disponibles sur le masque HIPOS.

3.3. Circuit de polarisation

Les amplificateurs de puissance utilisant la technologie HEMT GaN ont démontré des puissances de sortie supérieur à 200W avec un rendement en puissance ajouté supérieur à 50% pour une tension de polarisation de 50V. De ce fait, les courants moyens nécessaires pour pouvoir délivrer ces puissances sont importants. Une étude sur le circuit de polarisation a donc été effectuée afin de valider la faisabilité de couvrir une bande de fréquence de 800MHz tout en acceptant de forts courants (de l'ordre de 8A).

3.3.1. Principe et réalisation

Le Té de polarisation permet de polariser en continu l'amplificateur tout en étant isolé du signal hyperfréquence. Une première approche utilisant un stub radial a été envisagée mais devant l'encombrement de celui-ci à 3GHz, cette solution a été abandonnée au profit d'une capacité en court circuit.

Le Té de polarisation global est constitué d'une capacité permettant de créer un courtcircuit dans la bande de fréquence et d'une ligne quart d'onde qui permet de passer d'un court-circuit au circuit ouvert. Ces deux éléments représentent la partie du té de polarisation vu par le signal hyperfréquence. Il est aussi constitué d'un réseau résistance-capacité afin de permettre de diminuer le gain hors de la bande fréquence ainsi que d'autres capacités pour le découplage des basses fréquences.



Figure 57 : Architecture du circuit de polarisation.

Pour créer un court-circuit dans la bande 2.7-3.5 GHz, nous utilisons une capacité de 2.7 pF de la série ATC 600S. Pour passer du court-circuit au circuit ouvert, nous utilisons une ligne quart d'onde. Cette ligne doit être la plus fine possible pour avoir une valeur de

l'inductance équivalente très importante. Or, les limites de tenue en courant nous imposent une largeur de ligne minimale côté drain de 800 µm.

A cause de cette contrainte, nous n'arrivons pas à respecter la bande de fréquence souhaitée. Pour y remédier, deux approches ont été évaluées : la première consiste à placer le Té de polarisation sous une impédance beaucoup plus faible, la seconde à remplacer la ligne quart d'onde par un fil émaillé de diamètre 300 μ m et 15mm de longueur, afin d'avoir une inductance beaucoup plus importante (Lfil=10nH). La Figure 58 montre les résultats de ces simulations dans la bande de fréquence [2.7-3.5]GHz.



Figure 58 : Résultats de simulations pour le Té de polarisation avec une ligne quart d'onde de 800 μ m de large placé sous 50 Ω (à gauche en rouge) et sous 5 Ω (à gauche en bleu). A droite, le Té de polarisation avec la ligne quart d'onde remplacé par un fil émaillé sous 50 Ω (en rouge) et sous 5 Ω (en bleu).

Les résultats de simulations montrent que pour le Té de polarisation constitué d'une ligne quart d'onde de 800 μ m de large, il est impossible de couvrir la bande [2.7-3.5]GHz lorsque celui-ci est placé sous 50 Ω . Par contre, lorsque celui-ci est placé sous une impédance de 5 Ω , la modélisation du circuit ouvert devient possible. Cependant on remarque que le Té de polarisation constitué d'un fil émaillé à la place de la ligne quart d'onde est plus avantageux : il est d'une part plus large-bande que la solution précédente (il présente donc un meilleur circuit ouvert dans la bande), et d'autre part il peut supporter des courants importants (jusqu'à 8A).

3.3.2. Résultats de mesures

Trois topologies de circuits de polarisation ont été réalisées. La première utilisant une ligne quart d'onde de 200 μ m de largeur, la seconde utilisant une ligne quart d'onde de 800 μ m de large et la dernière utilisant le fil émaillé.

Les mesures de paramètres [S] ainsi que les photographies de ces trois topologies sont données Figure 59. Ils permettent de valider les simulations précédentes et montre bien l'avantage de la solution constituée du fil émaillé.



Figure 59 : Différentes topologies de circuit de polarisation. (a) solution utilisant un quart d'onde de 200µm, (b) solution utilisant un quart d'onde de 800µm de large et (c) solution utilisant un fil émaillé.

A la vue de ces résultats et pour les raisons évoquées ci-dessus, les tés de polarisations d'entrée et de sortie utiliserons la solution dite avec fil émaillé. Cependant, la solution utilisant une ligne quart d'onde de 200µm de large permet également de couvrir la bande souhaitée. Elle pourra être utilisée pour polariser la grille étant donnés les faibles courants des transistors HEMTs GaN sur cette électrode.

3.4. Architecture des 1^{er} versions de circuit d'adaptation

Cette première version de circuit d'adaptation est destinée à mesurer les impédances optimales au plus près de la barrette afin d'avoir le plus de précision lors des conceptions d'amplificateurs de puissance. Ils permettront également d'affiner la connaissance des performances des barrettes et les longueurs de fil de grille, de source et de drain nécessaires à la connexion de la barrette au boitier.

3.4.1. Adaptation d'un amplificateur

La figure ci-dessous représente la méthodologie de l'adaptation d'un amplificateur.



Figure 60 : Amplificateur avec ses réseaux d'adaptation en entrée/sortie.

Pour maximiser les performances des amplificateurs, il convient d'optimiser le transfert d'énergie de la source vers la zone active de l'amplificateur et de la zone active vers la charge. Ceci nécessite en général d'insérer des réseaux d'adaptation en entrée et en sortie de l'amplificateur. Nous avons adapté le transistor par des éléments distribués car à ces fréquences, leurs modélisations sont mieux connues. L'adaptation par des éléments localisés à ces fréquences nécessite de bien prendre en compte leurs effets parasites.

L'adaptation conjuguée simultanée consiste à transformer les coefficients de réflexion Γ'_g et Γ'_L respectivement en $\Gamma_g = \Gamma^*_{in}$ et $\Gamma_L = \Gamma^*_{out}$ ramenés dans les plans de l'amplificateur. Dans ce cas l'amplificateur est adapté afin de maximiser le gain. L'adaptation en puissance se fait un peu différemment de l'adaptation en gain. Elle consiste à transformer les coefficients de réflexion Γ'_g et Γ'_L respectivement en $\Gamma_g = \Gamma^*_{in}$ et $\Gamma_L =$ maximum de puissance ou PAE par exemple ramenés dans les plans de l'amplificateur. Dans ce cas, on maximise l'excursion courant/tension (cf. Figure 49), ce qui a pour conséquence d'augmenter la puissance de sortie mais aussi de diminuer le gain de l'amplificateur.

3.4.2. Adaptation avec ou sans préadaptation dans le boitier

Au début de cette thèse, nous nous étions fixé deux architectures de circuit d'adaptation. La première est constituée d'une préadaptation à l'intérieur du boitier réalisée à l'aide de capacité MIM. La deuxième ne comportait pas de préadaptation afin de simplifier la description des éléments dans le boitier.

Cependant, la solution n'utilisant pas de préadaptation présente une impédance à l'entrée trop faible dans les plans du boitier ($\Gamma e \sim 0.97$ @ 3.1GHz) et ne permet pas d'adapter les transistors convenablement lorsque l'on utilise des substrats ayant comme valeur de constantes diélectrique 10 dans la bande de fréquence recherchée. En effet, avec ce type de substrats (Alumine, Rogers ...), les impédances caractéristiques des lignes pouvant être réalisées sont limitées à environ 5 à 6 Ohms avec nos contraintes d'implantation. La Figure 61 montre des résultats de simulations et compare l'impédance d'entrée au niveau du boitier pour les deux solutions.



freq (2.700GHz to 3.500GHz)

Figure 61 : Comparaison de l'impédance d'entrée au niveau du boitier dans le cas avec (bleu) et sans (rouge) préadaptation dans le boitier

On remarque que la solution avec préadaptation en boitier permet de présenter des impédances plus importantes que la solution sans préadaptation ($\Gamma e \sim 0.82$ @ 3.1GHz). Dans ce cas, l'adaptation à l'aide de substrats ayant comme valeur de constante diélectrique 10 semble possible à l'extérieur du boitier dans la bande visée.

3.4.3. Synthèses des 1^{er} versions des circuits d'adaptations

Le but de ces versions n'est pas de concevoir un amplificateur 50Ω - 50Ω , mais de concevoir un amplificateur pré-adapté avec des modules de coefficient de réflexion inférieur à 0.7 pour pouvoir effectuer des mesures load-pull ultérieurement. Lors de la conception de ces amplificateurs, nous ne disposions pas encore de modèle non linéaire et de ce fait toutes les conceptions ont été effectuées à l'aide d'un modèle linéaire petit signal mais avec des tensions et courants d'alimentation de drain élevée (de l'ordre de 40V et 0.5A/mm) afin de se rapprocher le plus possible des conditions de polarisation en régime fort signal.

Les différents circuits d'adaptions sont constitués d'éléments localisés et distribués. L'entrée est constituée d'un réseau résistance-capacité parallèle ($100\Omega/2.7pF$) afin d'améliorer la stabilité en basses fréquences et d'une capacité de 7.5pF pour le découplage du signal continu. La sortie est constituée d'une capacité pour le découplage du signal continu de 7.5pF (cf. Figure 62).



Figure 62 : *Exemple de circuit d'adaptation, (a) circuit d'adaptation d'entrée et (b) circuit d'adaptation de sortie.*

Les circuits de polarisation sont placés aux plus proches du composant (impédance faible), ce qui va permettre de les rendre complètement transparents pour le fonctionnement hyperfréquence. Quant à l'adaptation à proprement dite, elle est réalisée par des transformateurs d'impédances. Tous les circuits sont réalisés sur du substrat Rogers ayant pour valeur de constante diélectrique 10.2.

Afin de valider la modélisation des éléments passifs localisés et distribués constituant les circuits d'adaptation d'entrée et de sortie, des comparaisons entre la mesure et la simulation ont été effectuées. Un exemple de résultat de cette comparaison est donné Figure 63 et montre une bonne corrélation entre la mesure et la simulation.



Figure 63 : Comparaison entre la mesure et la simulation du circuit PB_6B_C_IN, en bleu la simulation et en rouge la mesure.

Une bonne correspondance entre les mesures et la simulation est obtenue sur les circuits d'adaptation d'entrée et de sortie. Ceci permet de valider la modélisation des éléments distribués sur le substrat Rogers 6010.2 ainsi que la modélisation des éléments localisés utilisés.

3.5.Résultats de mesure de barrette 6x8x250

La Figure 64 montre une vue d'ensemble de l'amplificateur ainsi qu'une vue de l'intérieur du boîtier. Les dimensions de l'amplificateur sont de 6x7.5 cm². L'adaptation de l'amplificateur est réalisée en éléments distribués par deux transformateurs d'impédance en entrée et en sortie et utilise une préadaptation dans le boitier réalisée par des capacités MIM de 4.7pF. Chaque capacité est partagée par deux transistors.



Figure 64 : Vue d'ensemble du circuit d'adaptation pour les barrettes 6x8x250 et 6x8x400, (a) vue d'ensemble et (b) vue dans le boitier.

3.5.1. Mesure paramètre [S]

Les résultats de mesures des paramètres-[S] sont donnés pour une tension de polarisation de drain de 20V et un courant de drain de 50mA/mm. Une comparaison entre la mesure et la simulation a été effectuée (cf. Figure 65).

On constate que les coefficients de réflexion en entrée et en sortie sont inférieurs à 0.6, ce qui permettra d'avoir une bonne précision sur la mesure de l'optimum par l'intermédiaire des tuners en mesure fort signal. La comparaison entre la mesure et la simulation montre une assez bonne corrélation.



Figure 65 : Comparaison entre la mesure (courbe rouge) et la simulation (courbe bleu) pour des conditions de polarisation de 20V et 50mA/mm de l'amplificateur avec le composant 6x8x250µm.

Le gain S21 obtenu dans la bande [2.7-3.5] GHz est supérieur à 10dB avec un maximum de 15dB à 2.7 GHz. Le gain MAG étant quant à lui de l'ordre de 14 à 15dB, il sera possible en réadaptant l'entrée et la sortie du composant avec des tuners de regagner 1 voir 2 dB sur le gain S21 mesuré.

3.5.2. Mesure Load-Pull 6x8x250

La Figure 66 présente un exemple de performances obtenues sur un composant de 12mm de développement totale de grille ($6x8x250\mu$ m) de la plaque AEC1321 (composant n°2911) à la fréquence de 3GHz. Le transistor est polarisé pour différentes tension de drain et pour un fonctionnement de l'amplificateur en classe B. Les mesures sont réalisées en régime pulsé. La largeur de l'impulsion est de 10µs avec un rapport cyclique de 10%. Les résultats de mesures sont donnés dans les plans des connecteurs (APC7).

Dans ces conditions de polarisation, et pour une compression du gain de 3dB (par rapport au gain maximum), l'impédance de charge donnant le maximum de puissance est $Zload_{POUT}=45.3$ -j 0.3Ω , c'est-à-dire proche de 50 Ω .



Figure 66 : Évolution de la Puissance, de la Pae et du gain en fonction de Vds (de 35 à 50 V par pas de 5V) et de la puissance d'entrée. Composant 2911 de la plaque AEC1321.

Les performances à cette charge et pour une tension de polarisation de drain de 50V permettent d'obtenir une puissance de sortie égale à 55W, soit une densité de puissance de

4.6W/mm (courbe turquoise). Le rendement en puissance ajouté et le gain associé sont respectivement de 35% et 8.5dB. La puissance dissipée dans l'impulsion est de 88W (7.3W/mm). La température de jonction dans ce cas est de 175°C pour une température de socle de 25°C.

La tension de polarisation de drain donnant le meilleur compromis entre la puissance de sortie et le rendement en puissance ajoutée est obtenue à une tension drain de 40V. A cette tension, le rendement en puissance ajoutée passe de 35% à 43%. La puissance de sortie chute de 6 Watts, ce qui donne une puissance de sortie de 48W (4W/mm). Le gain reste invariant.

L'augmentation du rendement en puissance ajoutée ainsi que la diminution de la puissance de sortie permet de diminuer considérablement la puissance dissipée dans l'impulsion qui vaut 55W. La température de jonction dans ce cas est de 115°C pour une température de socle de 25°C. La synthèse de ces résultats est présentée dans le tableau ci-

Tension d'alimentation Vds (en V)	35	40	45	50
Puissance (en W)	40	48.5	52.5	55
Densité de puissance (en W/mm)	3.3	4	4.4	4.6
PAE (en %)	45	42.5	39.5	35
Gain associé (en dB)	9	8.9	9.25	9.5
Puissance dissipé (en W)	43	57	71	90.5
Coefficient de réflexion de sortie à 3GHz (en module / phase)	0.05 / -176°	0.05 / -176°	0.05 / -176°	0.05 / -176°
Impédance de sortie à 3GHz (en Ω)	45.3-j0.3	45.3-j0.3	45.3-j0.3	45.3-j0.3
Température de jonction pour un Ts de 25°C (en °C)	92	115	140	175

Tableau 13 : Synthèse des résultats obtenues pour le transistor 2911 (6x8x250µm) de la plaque AEC1321 pour différentes tension de polarisation, en régime impulsionnel (200µs/20%) à 3GHz.

Afin d'analyser le comportement de l'amplificateur en fonction de différentes épitaxies réalisées (plaque AEC1321 ou LO892) des mesures complémentaires ont été effectuées.

La Figure 67 présente les performances obtenues du composant de 12mm de développement totale de grille ($6x8x250\mu m$) de la plaque LO892 (composant n°2315) à la fréquence de 3GHz. Le transistor est polarisé pour une tension de drain de 40V et pour un

fonctionnement de l'amplificateur en classe B. Les mesures sont réalisées en régime pulsé. La largeur de l'impulsion est de 10µs avec un rapport cyclique de 10%. Les résultats de mesures sont donnés dans les plans des connecteurs (APC7).

Dans ces conditions de polarisation, et pour une compression du gain de 3dB (par rapport au gain maximum), l'impédance de charge donnant le maximum de puissance est $Zload_{POUT}=47.3+j16.2\Omega$ (courbe bleu). Les performances à cette charge permettent d'obtenir une puissance de sortie égale à 36W, soit une densité de puissance de 3W/mm. Le rendement en puissance ajouté et le gain associé sont respectivement de 35% et 8.5dB.



Figure 67 : Évolution de la Puissance et de la PAE en fonction des charges présentées en sortie et de la puissance d'entrée pour Vds égale à 40V (composant 6x8x250 µm).

L'impédance de charge donnant le maximum de rendement en puissance ajoutée est $Zload_{PAE}=35.7\Omega$ (courbe rose). Sur cette charge, on observe une légère augmentation du rendement en puissance ajouté qui est égal à 36%, par contre la puissance de sortie y est diminuée (Pout=31W).

L'impédance de charge $Zload_{Compromis}$ =45.3-j0.3 Ω (courbe rouge) permet d'obtenir un bon compromis entre la puissance de sortie du composant et le rendement en puissance ajoutée. Le niveau de puissance de sortie y est similaire à celui obtenu sur la charge $Zload_{POUT}$ et est égal à 35W (2.9W/mm). Le rendement en puissance ajoutée ainsi que le gain valent respectivement 36% et 8.5dB.

On peut noter que les impédances de charge optimales (en puissance ou en rendement) sont proches. De plus la charge résultant d'un compromis entre la puissance de sortie et du rendement en puissance ajoutée est identique pour les composants des plaques AEC1321 et LO892. Ceci montre qu'il est possible d'utiliser dans une même monture de test des barrettes de puissances utilisant des épitaxies réalisées par différents laboratoires mais dont les caractéristiques objectives sont communes.

Le Tableau 14 donne une synthèse des performances du transistor 2315 de la plaque LO892 pour différentes tension d'alimentation de drain lorsque l'amplificateur est chargé par l'impédance de charge résultant du compromis entre puissance et rendement.

La puissance maximale est obtenue pour une tension d'alimentation de 50V et est égale à 42.5W, soit une densité de puissance de 3.5W/mm. Le rendement en puissance ajoutée est quant à lui maximal lorsque le composant est polarisé à 35V.

Tension d'alimentation Vds (en V)	35	40	45	50
Puissance (en W)	31	36	40	42.5
Densité de puissance (en W/mm)	2.6	3	3.3	3.5
PAE (en %)	38	36	34	31
Gain associé (en dB)	8	8.6	9	9.3
Puissance dissipée (en W)	42.5	55	68	83.5
Coefficient de réflexion de sortie à 3GHz (en module / phase)	0.05 / -176°	0.05 / -176°	0.05 / - 176°	0.05 / -176°
Impédance de sortie à 3GHz (en Ω)	45.3-j0.3	45.3-j0.3	45.3- j0.3	45.3-j0.3
Température de jonction pour un Ts de 25°C (en °C)	90	112	133	160

Tableau 14 : Synthèse des résultats obtenues pour le transistor 2315 (6x8x250µm) de la plaque LO892 pour différentes tension de polarisation, en régime impulsionnel (200µs/20%) à 3GHz.

3.5.3. Comparaison entre le mesure et la simulation en régime fort signal

Des comparaisons entre la mesure et la simulation ont été effectuées afin de valider notre modélisation en régime fort signal.. Cette comparaison a été effectuée pour une tension de drain de 40V pour un fonctionnement en classe B chargé sous 50 Ω en entrée et en sortie de l'amplificateur. La comparaison de la puissance de sortie, du rendement en puissance ajoutée, du gain et du courant est présentée Figure 68. Elle met en évidence une bonne corrélation.





Figure 68 : Comparaison entre la mesure (en rouge) et la simulation (en bleu) en fort signal pour une tension de polarisation Vds de 40V en classe B du composant 2911 de la plaque AEC1321.

La Figure 69 quant à elle représente la comparaison de l'impédance optimum de sortie mesurée et simulée et ramenée dans les plans du boitier pour les fréquences de 2.7GHz et 3GHz du composant 2911 de la plaque AEC 1321. A 2.7GHz, l'impédance optimum ramenée dans les plans du boitier mesurée est de Γ =0.8/-173° contre Γ =0.785/-175° pour celle simulée. A 3GHz, l'impédance optimum ramenée dans les plans du boitier mesurée est de Γ =0.84/-173° contre Γ =0.814/-173° pour celle simulée. Les impédances mesurées et simulées sont donc assez proches.



Figure 69 : Comparaison de l'impédance de sortie ramenée dans les plans du boitier entre la mesure (en bleu) et la simulation (en rouge) en fort signal pour une tension de polarisation Vds de 40V en classe B du composant 2911 de la plaque AEC1321.

3.6. Résultats de mesure de barrette 12x8x400

La Figure 70 montre une vue d'ensemble de l'amplificateur mais aussi une vue à l'intérieur du boîtier. Les dimensions de l'amplificateur sont de 6x7.5cm². L'adaptation de l'amplificateur est constituée d'un transformateur d'impédance en entrée et de deux

transformateurs d'impédances en sortie réalisés en éléments distribués et d'une préadaptation dans le boitier utilisant des capacités MIM de 4.7pF. Chaque capacité est partagée par deux transistors.



Figure 70 : Vue d'ensemble du circuit d'adaptation pour les barrettes 6x8x250 et 6x8x400, (a) vue d'ensemble et (b) vue dans le boîtier.

3.6.1. Mesures paramètre [S]

Des résultats de mesures de paramètres-S ont été obtenus pour une tension de polarisation de drain de 20V et un courant de drain de 50mA/mm. Les mesures étant effectuées en mode CW, les tensions et courants sont volontairement limités afin de ne pas trop augmenter la puissance dissipée. Nous pouvons faire les mêmes conclusions que pour la barrette 6x8x250. C'est-à-dire la possibilité d'effectuer une mesure des optimums avec une bonne précision. Le gain MAG obtenu dans la bande [2.7-3.5] GHz est supérieur à 7dB.



Figure 71 : Comparaison entre la mesure (courbe rouge) et la simulation (courbe bleu) pour des conditions de polarisation de 20V et 50mA/mm de l'amplificateur avec le composant 12x8x400µm.

Le gain S21 est maximum à 3GHz et vaut 8dB. Le gain MAG étant quant à lui de l'ordre de 7dB à 3.5GHz, il sera possible en réadaptant le composant avec des tuners de regagner un peu de gain S21 surtout pour le haut de bande. Les niveaux de gain resteront cependant assez faibles (< à 10dB).

3.6.2. Mesure Load-Pull 12x8x400

La Figure 72 présente les performances obtenues d'un composant de 38mm de développement totale de grille (12x8x400µm) de la plaque AEC1321 (composant n°1404) à la fréquence de 3GHz pour différentes impédances de charge. Le transistor est polarisé pour une tension d'alimentation de drain de 40Vet pour un fonctionnement de l'amplificateur en classe B. Les mesures sont réalisées en régime pulsé. La largeur de l'impulsion est de 10µs avec un rapport cyclique de 10%. Les résultats de mesures sont donnés dans les plans des connecteurs (APC7).



Figure 72 : Évolution de la Puissance et de la PAE en fonction des charges présentées en sortie et de la puissance d'entrée pour Vds égale à 40V (composant 12x8x400).

Dans ces conditions de polarisation, et pour une compression du gain de 3dB (par rapport au gain maximum), l'impédance de charge donnant le maximum de puissance est $Zload_{POUT}=66+j66\Omega$ (courbe noir). Les performances à cette charge permettent d'obtenir une puissance de sortie égale à 53W, soit une densité de puissance de 1.4W/mm. Le rendement en puissance ajouté associé est de 45%.

L'impédance de charge donnant quant à elle le maximum de rendement en puissance ajoutée est $Zload_{PAE}=51$ -j6 Ω (courbe rouge). Sur cette charge, on observe une réduction de la puissance de sortie de l'ordre de 7 à 8W et une augmentation du rendement en puissance ajoutée de l'ordre de 4 à 5 points.

La Figure 73 présente les performances obtenues de ce composant sur l'impédance de charge Zload= $66+j66\Omega$ à la fréquence de 3GHz. Le transistor est polarisé pour différentes tension de drain et pour un fonctionnement de l'amplificateur en classe B. Les mesures sont réalisées en régime pulsé. La largeur de l'impulsion est de 10µs avec un rapport cyclique de 10%. Les résultats de mesures sont donnés dans les plans des connecteurs (APC7).



Figure 73 : Evolution de la Puissance, PAE et gain en fonction de Vds (de 40V à 50 V par pas de 5V) et de la puissance d'entrée. Composant 1404 de la plaque AEC1321.

Les performances obtenues à cette charge pour une tension de polarisation de drain de 50V permettent d'obtenir une puissance de sortie égale à 96W, soit une densité de puissance de 2.5W/mm (courbe rose). Le rendement en puissance ajouté et le gain associé sont respectivement de 26.5% et 5.5dB. La puissance dissipée dans l'impulsion est de 191W (5.4W/mm). La température de jonction dans ce cas est de 140°C pour une température de socle de 25°C.

Le faible niveau de gain et de PAE peut laisser présager de niveaux de pièges importants. On remarque aussi que le niveau de puissance n'augmente pas lorsque l'on passe d'une tension de polarisation de 45V à 50V. Ceci est certainement dû à l'augmentation du phénomène de Drain Lag. La tension de coude augmente avec l'augmentation de la tension drain appliquée au composant et donc l'excursion en tension n'augmente plus.

Tension d'alimentation Vds (en V)	40	45	50
Puissance (en W)	66(*)	93	96
Densité de puissance (en W/mm)	1.7(*)	2.45	2.5
PAE (en %)	28.6(*)	28	26.5
Gain associé (en dB)	6.8(*)	5.5	5.5
Puissance dissipée (en W)	134(*)	171	191
Coefficient de réflexion de sortie à 3GHz (en module / phase)	0.51 / 46°	0.51 / 46°	0.51 / 46°
Impédance de sortie à 3GHz (en Ω)	66+j66	66+j66	66+j66
Température de jonction pour un Ts de 25°C (en °C)	100	127	140

La synthèse de ces résultats est présentée dans le tableau ci-dessous

Tableau 15 : Synthèse des résultats obtenues pour le transistor 1404 ($12x8x400\mu m$) de la plaque AEC1321 pour différentes tension de polarisation, en régime impulsionnel ($10\mu s/10\%$) à 3GHz, (*) à 2dB de compression.

3.6.3. Analyse spectrale

Afin de vérifier la présence ou non d'oscillations en mode non linéaire, un relevé de spectres a été effectué. Le premier avec un niveau de puissance d'entrée de 35 dBm, qui correspond à une puissance de sortie d'environ 25W. Le deuxième a été effectué avec un niveau de puissance d'entrée de 44,6 dBm, qui correspond à une puissance de sortie d'environ 100W (environ 3dB de compression).



Figure 74 : Spectre de sortie de l'amplificateur obtenue pour des puissances d'entrée Pin de 35dBm et 45dBm.

Sur ces deux graphiques, l'harmonique 1 (2*f0) est rejeté à plus de 25dBc du fondamental (fo=3.0 GHz). Les autres harmoniques sont dans le bruit. Sur ces spectres, on observe aucune raie parasite indiquant la présence d'oscillation.

3.7. Récapitulatif des performances

Le Tableau 16 donne un récapitulatif des performances des composants de 12mm (6x8x250) et 38mm (12x8x400) de développement totale de grille.

Une puissance de sortie de l'ordre de 100W a été obtenue pour un composant de 38mm de développement totale de grille à une tension de polarisation de drain de 50V. Le rendement en puissance ajouté et le gain associé sont respectivement de 26.5% et 5.5dB. Les faibles valeurs de gain et de PAE laissent cependant présager d'un niveau de piège important. L'impédance de charge optimale à 3GHz est de $66+j66\Omega$.

Nº do lo	Nº da	dulp	Vda	Frag	Impédance		A 3 d	B de con	mpression	
n ue la	la puce	(mm)	(\mathbf{V})	(GH ₇)	de charge	Gp	Pae	Ps	Ps	Tj
plaque	ia puec	(IIIII)	(•)	(0112)	$(en \Omega)$	(dB)	(%)	(W)	(W/mm)	(°C)
AEC1321	1404	38.4	50	3.0	66+j66	5.5	26.5	96	2.5	140
AEC1321	0816	38.4	50	3.0	66+j66	5	23	93	2.5	128
AEC1321	2011	12	40	2.7	43.1+j22.9	8.65	42	45.3	3.75	110
ALC1521	2911	12	40	3.0	45.3-j0.3	8.9	42.5	48.5	4	115
LO892	2315	12	40	3.0	45.3-j0.3	8.6	36	36	3	112

Tableau 16 : Récapitulatif des performances des composants de 12mm et 38mm en régime implusionnel $10\mu s/10\%$ pour un fonctionnement de l'amplificateur en classe B.

Pour les composants de 12mm de développement totale de grille, une puissance de sorite de 48W a été atteinte. Le rendement en puissance ajoutée et le gain associé sont respectivement de 45% et 9dB. Son impédance de charge optimale à 3GHz est de 45.3-j0.3 Ω . La différence de performance entre les deux composants est due à de la dispersion liée à la maturité de la filière.

Les impédances de charge optimales en puissance ou en PAE sont proches quelque soit la plaque utilisée pour un développement donné.

3.8. Problèmes rencontrés

Les premières mesures ont permis de mettre en évidence des problèmes d'oscillations en basse fréquence apparaissant dès la polarisation des transistors.

En effet, pour des fréquences inférieures à 500 MHz, on remarque deux pics de gain supérieur à 20dB. Ces deux pics de gain vont entrainer une diminution du facteur de Rollet jusqu'à des valeurs inférieurs à 1 (cf.Figure 75), ce qui va engendrer une oscillation à ces fréquences.



Figure 75 : Évolution du gain maximal disponible MAG (gauche) et du S21 (droite) avant modification en fonction de la fréquence pour le composant 6x8x250 pour Vds=20V et Ids=50mA/mm. En bleu les mesures, et en rouge la simulation.

Afin de pallier à ce problème, des modifications ont été apportées aux circuits. Elles consistent à changer les capacités de liaison de 7.5pF par des capacités de 3pF, de remplacer la valeur de la résistance du circuit R-C parallèle par une 100Ω. Nous avons également ajouté un filtre L-C à l'intérieur du boîtier au niveau du drain (cf. Figure 76). L'ajout du filtre L-C dans le boîtier permet de diminuer fortement le MAG en basses fréquences.



Figure 76 : Architecture du filtre L-C ajouté pour diminuer le MAG en basses fréquences.

Les résultats de mesures après modifications sont données Figure 77. Toutes ces modifications ont permis de diminuer le gain MAG de 20 dB et le gain S21 de 40 dB pour des fréquences inférieures à 500 MHz. Elles ont permis de stabiliser les montages.



Figure 77 : Évolution du gain MAG (gauche) et du Gain S21 (droite) après modification en fonction de la fréquence pour le composant 6x8x250 pour Vds=20V et Ids=50mA/mm. En bleu les mesures, et en rouge la simulation.

Ces modifications seront utilisées dans les futures conceptions et notamment dans les conceptions du driver et de l'étage de puissance qui seront détaillées dans le chapitre suivant.

4. Conclusion

Dans ce chapitre, nous avons effectué une description succincte des principales classes de fonctionnement utilisées pour l'amplification de puissance. Les performances en puissance de chaque classe étudiée ont été données pour deux modélisations de courant de drain (linéaire ou parabolique).

Dans un second temps, nous avons présenté la conception d'une première version de circuit. La réalisation de ces circuits a permis de valider la modélisation des circuits passifs sur substrat Rogers 6010.2 et de déterminer les optimums pour chaque topologie de barrette. Ces montages nous ont également permis de définir les topologies de barrettes adaptées à la réalisation du HPA final qui sera présenté dans le chapitre suivant. Il a été aussi montré la faisabilité d'effectuer un circuit de polarisation acceptant de fort courant (>8A) dans la bande de fréquence de 2.7GHz à 3.5GHz.

Des oscillations bas niveau ont été constatées et supprimées. Aucune instabilité non linéaire n'a été observée.

Enfin, des puissances de sortie de la gamme de 50W à 100W ont été obtenues en fonction des différents développements de barrettes de puissance utilisés. Une dispersion importante est constatée sur la PAE, très certainement liée à la dispersion des phénomènes de pièges sur les plaques et à la maturité technologique de la filière en cours de développement au laboratoire. Les meilleures PAE obtenues sur les barrettes sont de l'ordre de 40 à 45% à 3 GHz.

Chapitre 4 : Conception d'un amplificateur de puissance en bande-S

1. Introduction

Dans le chapitre précédent, une première version de circuit a été réalisée afin de caractériser les barrettes de puissance en fort signal. Cette étude nous a aussi permis de déterminer les topologies de barrettes dédiées à la réalisation des amplificateurs des classes 25W et 100W. Ce dernier chapitre est consacré à leur conception, réalisation et caractérisation.

Nous analyserons dans un premier temps l'impact des adaptations d'entrée et de sortie sur la largeur de bande d'adaptation. Une attention particulière sera consacrée à l'architecture de l'adaptation d'entrée.

Dans un second temps, nous présenterons la conception des amplificateurs de classe 25W et 100W adaptés cette fois ci en entrée et en sortie à 50 Ω centrés sur une fréquence de 3.1GHz pour un fonctionnement visé sur une bande de fréquence de 800MHz. Des résultats de caractérisation de chacun des étages puis des deux amplificateurs cascadés seront présentés.

2. Étude des adaptations d'entrée et de sortie

La caractérisation des premières versions de circuit à mis en évidence la faible valeur de l'impédance d'entrée des barrettes ($\Gamma_E = 0.99$) ce qui rend très difficile l'adaptation des composants sur une large bande de fréquence. Différentes architectures de circuit de préadaptation ont donc été analysées afin de comparer leurs influences sur la bande de fréquence de fonctionnement de l'amplificateur.

2.1.Étude de l'adaptation de sortie

Afin d'étudier l'influence de l'adaptation de sortie sur la largeur de la bande de fonctionnement de l'amplificateur, des simulations consistant à charger la sortie du boitier par une charge fixe ont été effectuées. Cette charge, déterminée à partir de simulation de type 'load-pull'sous ADS, résulte d'un compromis entre la puissance de sortie et du rendement en puissance ajoutée de l'amplificateur dans une bande de 400MHz autour de la fréquence centrale de 3.1 GHz. L'entrée du circuit est chargée par son impédance optimale à chaque fréquence dans la bande d'étude (cf. Figure 78). Pour ces simulations, le boitier est constitué de la barrette de puissance et de ses fils de câblage.



Figure 78 : Schématisation du principe de la simulation

Les résultats de cette simulation sont donnés Figure 79. Elle montre l'évolution de la puissance de sortie, du rendement en puissance ajoutée et du gain en fonction de la fréquence. Les valeurs des ces grandeurs sont données à chaque fréquence pour une compression du gain de 3dB. On peut noter que la puissance de sortie ainsi que le rendement en puissance ajoutée restent stables pour une gamme de fréquence allant de 2.3 GHz jusque 3.9 GHz. Le gain quant à lui décroit linéairement.



Figure 79 : Évolution de la puissance de sortie, de la PAE et du gain en fonction de la fréquence lorsque la sortie est chargée par une charge fixe. Résultat donné à chaque fréquence pour une puissance de sortie comprimée de 3 dB.

Dans un second temps, nous avons évalué la faisabilité de réaliser un circuit d'adaptation Q_2 permettant la transformation de l'impédance complexe $Zs=7+j5\Omega$ vers 50Ω à l'aide d'éléments distribués (duroïd $\epsilon r=10$) sur une large bande de fréquence.

La Figure 80 montre le résultat de cette simulation.



Figure 80 : Évolution de la puissance de sortie, de la PAE et du gain en fonction de la fréquence lorsque la sortie est chargé par un quadripôle réel. Résultat donné à chaque fréquence pour une puissance de sortie comprimée de 3 dB.

Les mêmes constations peuvent être faites, c'est-à-dire que la puissance de sortie ainsi que le rendement de puissance ajoutée sont stables dans la gamme de fréquence étudiée. La réalisation d'un circuit d'adaptation effectuant la transformation de l'impédance fixe $Zs=7+j5\Omega$ à 50Ω sur une large bande de fréquence semble possible et n'affecte pas la largeur de bande de fonctionnement de l'amplificateur lorsque l'entrée est adaptée idéalement à son optimum pour chaque fréquence.

Ces résultats de simulation montrent que l'adaptation de la sortie ne semble pas limiter la plage de fonctionnement de l'amplificateur.

2.2.Étude de l'adaptation d'entrée

Plusieurs solutions de préadaptations d'entrées ont été évaluées en simulation. Elles utilisent soit des éléments localisés placés dans le boitier soit des éléments distribués à forte constante diélectrique. Ces solutions sont présentées ci-après.

2.2.1. Solutions avec préadaptations localisées

La Figure 81 montre l'architecture de l'amplificateur pour ces solutions. Les quadripôles Q1 et Q2 sont réalisés avec des éléments distribués (substrat en duroïd, ϵr =10). Le boîtier inclut, en plus de la barrette de puissance, des éléments localisés permettant d'effectuer une préadaptation. Deux différents types de préadaptation ont été évalués.



Figure 81 : Schéma simplifié de l'architecture de l'amplificateur.

Le 1^{er} type d'architecture envisagé utilise une solution de préadaptation à un pôle. La préadaptation est effectuée dans le boitier à l'aide d'un filtre utilisant des inductances et une capacité en parallèle. (L-C-L). Les modélisations des inductances s'effectuent à l'aide de fils d'or de câblage. Les capacités sont de type MIM (métal-isolant-métal). Pour des considérations d'implantation, une capacité est partagée par 2 transistors (cf. Figure 82 (a)).

Le 2^e type d'architecture utilise une solution de préadaptation à deux pôles. Dans ce cas, on utilise alors deux filtres L-C-L dans le boitier. La Figure 82 (b) illustre son architecture.



Figure 82 : Architecture des circuits dans le boitier dans le cas d'une préadaptation à un pôle (a) et deux pôles(b).

La Figure 83 présente les résultats de ces deux solutions. En conservant un coefficient de réflexion inférieur à -10dB, la solution à un pôle permet d'obtenir une bande relative de 26%, alors que la solution à deux pôles couvre une bande relative de 40%. En revanche, elle induit plus de pertes à haute fréquence (cf. Figure 84).



Figure 83: Résultats de simulations des deux solutions d'adaptation. En rouge, le 1^{er} cas (1 pôle) et en bleu, le 2^{ime} cas (2 pôles).

Comme on pouvait s'y attendre, la solution à deux pôles permet d'obtenir une largeur de bande plus importante que celle à 1 pôle mais sera plus complexe à mettre en œuvre (réglages, encombrement).

Une autre approche a été également évaluée. Elle consiste à utiliser des matériaux à forte constante diélectrique (supérieur à 20).



Figure 84 : Perte du circuit d'entrée. En rouge, le 1^{er} cas (1 pôle) et en bleu, le 2^{ème} cas (2 pôles).

2.2.2. Solution utilisant des matériaux à forte constante diélectrique.

L'impédance d'entrée d'un transistor unitaire étant faible ($\Gamma e = 0.87/160^\circ$), et la bande de fréquence de fonctionnement devant être la plus large possible, il est nécessaire d'avoir un premier rapport de transformation d'impédance faible.

Avec des matériaux comme le Duroïd RT 6010, de constante diélectrique 10, il est impossible de réaliser des impédances caractéristiques faibles avec des lignes de transmissions de l'ordre de quelque millimètre (4 à 5mm) de largeur. Cela sera possible en utilisant des matériaux ayant des valeurs de constantes diélectriques supérieures. Cette solution présente de plus l'avantage de miniaturiser les circuits et donc de diminuer l'encombrement du circuit

2.2.2.1 Matériaux à forte constante diélectrique

La société Kyocera propose différents substrats dont les caractéristiques sont résumées dans le Tableau 17. Quatre valeurs de constantes diélectriques sont au catalogue standard, de 21 à 142. L'épaisseur minimum réalisable des substrats est de 254 μ m avec une tolérance de \pm 2% au maximum.

Si l'on compare ces matériaux avec des substrats couramment utilisés comme le Duroïd RT 6010 (Rogers Corp.), on remarque que leur conductivité thermique est au minimum 4 fois plus grande, ce qui permettra de faire circuler dans les lignes microruban un courant plus important, à géométrie identique. On peut aussi remarquer que les matériaux SB350 et SV430 ont un facteur de qualité 10 fois supérieur au Duroïd. Néanmoins, les couts et les délais de réalisation sont beaucoup plus importants rendant les opérations de prototypages moins souples.

Substrat	SM210L	SB350	SV430	K140
Constante diélectrique	21±1	35~37	43~46	142±3
Facteur de qualité Q	5000 @ 6GHz	4500 @ 10GHz	4400 @ 10GHz	5000 @ 1GHz
tanδ (x 10 ⁻⁴)	2 @ 6GHz	2.2 @ 10GHz	2.2 @ 10GHz	2 @ 1GHz
Densité (g/cm ³)	3,7	4,8	4,8	3,95
Conductivité thermique (W/m.K)	7.5	2.9	2.9	5.3

Tableau 17 : Caractéristiques des matériaux à fortes constantes diélectriques.

2.2.2.2 Adaptation de l'impédance d'entrée

La Figure 85 montre l'architecture de l'amplificateur pour cette solution. Les quadripôles Q1 et Q2 sont réalisés avec des éléments distribués (substrat Kyocera, ɛr=21 et/ou 142). En vue d'obtenir une architecture homogène permettant une implémentation réaliste dans un boitier commercial, nous nous sommes imposés une seule épaisseur de substrat pour les matériaux à fort constante diélectrique pour cette évaluation.



Figure 85 : Architecture de l'amplificateur utilisant des matériaux à forte constante diélectrique

L'adaptation d'entrée peut être schématisée de la manière suivante (cf. Figure 86). Les substrats à forte constante diélectrique utilisés possèdent une épaisseur de 254 μ m, épaisseur permettant de réaliser le meilleur compromis entre les différentes lignes utilisées. La ligne d'impédance caractéristique de 1.4 Ω est réalisée à l'aide du substrat de constante diélectrique égal à 142. La ligne d'impédance caractéristique de 6Ω est réalisée quant à elle à l'aide d'un substrat de constante diélectrique égal à 21. Pour finir, l'impédance caractéristique de 24 Ω est réalisée avec un substrat Rogers de constante diélectrique 10 mais de 635µm d'épaisseur.



Figure 86 : Schématisation de l'adaptation de l'impédance d'entrée

La Figure 87 montre des résultats de simulation pour cette solution. Avec les contraintes imposées, et les valeurs des substrats commercialement disponibles, cette solution permet d'obtenir une bande relative de 26% soit du même ordre de grandeur que la solution à un pôle, mais a l'intérêt majeur de présenter un encombrement réduit.



Figure 87 : Résultats de simulation de la solution utilisant des substrats à forte constante diélectrique

2.3.Conclusion

Cette étude nous a permis de montrer que seule l'adaptation d'entrée est limitative pour obtenir une plage de fréquence la plus grande possible. Trois solutions ont été étudiées, deux utilisant une préadaptation à l'aide de capacité MIM, et la dernière utilisant des substrats à forte constante diélectrique. Les résultats obtenus montrent que la solution utilisant la préadaptation à deux pôles est la solution permettant de couvrir la bande de fréquence la plus large mais sera plus complexe à mettre en œuvre (taille des boitiers, implantation et réglages ...). La solution utilisant des substrats à forte constante diélectrique quant à elle permet de miniaturiser fortement l'amplificateur tout en ayant des performances similaires à la solution utilisant un pôle. Elle permettrait en outre d'obtenir un boitier quasiment adapté sous 50 Ω . L'inconvénient majeur de cette solution reste son coût. Le coût d'un boitier utilisant des substrats à forte constante diélectrique est estimé à 20 fois celui d'un boitier utilisant des capacités MIM pour des quantités nécessaires à la réalisation de prototypes. De plus, des validations préliminaires doivent être effectuées sur des motifs de tests car les modèles de lignes fournis par ADS ne sont plus valides dans cette gamme de valeur de constante diélectrique. Pour notre évaluation, nous avons utilisé le logiciel de simulation électromagnétique Designer d'Ansoft.

Pour la réalisation de nos démonstrateurs de classe 25W et 100W, nous avons retenu la solution à un pôle qui permet de couvrir une bande de fréquence visée (13% de bande). La modélisation des éléments dans le boitier, partie toujours critique, aura l'avantage d'être proche de celle effectuée dans le chapitre précédant pour les tests de type load-pull.

3.Conception d'amplificateurs de la classe 25W et 100W

Dans le chapitre précédent, des caractérisations de barrette de puissance ont été réalisées. Ces caractérisations nous ont également permises de définir les topologies retenues pour la réalisation des amplificateurs de puissance de la classe 25W et 100W.

L'amplificateur de classe 25W sera constitué d'une barrette de 12mm de développement totale de grille contre 38mm pour l'amplificateur de la classe des 100W. Ces deux amplificateurs utiliseront une préadaptation (un pôle) en boitier réalisée à l'aide de capacités MIM. Ils utiliseront également le circuit de polarisation constitué d'un fil émaillé qui a été décrit précédemment.

Le tableau ci-dessous regroupe les principales spécifications demandées par Thales Air System pour ses amplificateurs GaN. Les principales spécifications minimales visées sont une puissance de sortie de l'ordre de 100W avec un rendement en puissance ajoutée et un gain en puissance respectivement de 40% et 20dB dans une bande relative de 13%.

Produit	S-Ban	d HPA
Spécification	Min	Visée
Bande relative	13%	26 %
Gain en puissance (en dB)	20	20
PAE ^{1, 2} (en %)	40	40
Puissance continue (W)	45	55
Puissance de sortie ^{1, 2} (en W)	90 / 120	110 / 130
Tension d'alimentation (en V)	40	50
TOS d'entrée	1.5 :1	1.5 :1
Puissance d'entrée maximale (en dBm)	30	30

Tableau 18 : Tableau récapitulatif des performances visées pour l'amplificateur 2 étages, Note 1 :25°C, Note 2 : 3 dB compression.

3.1.Conception d'un amplificateur de puissance de classe 25W

3.1.1. Résultat de simulation

La Figure 88 montre une vue d'ensemble de l'intérieur du boitier. Il est constitué de trois capacités MIM de 10pF afin de réaliser la préadaptation et de quatre capacités MIM de 100pF réalisant le filtre L-C permettant de couper le gain basse-fréquence. Il comprend une barrette de puissance de 12mm de développement total de grille.





Figure 88 : Vue d'ensemble de l'intérieur du boitier

Les trois capacités MIM servant à la préadaptation sont collées (colle conductrice) sur un "TAB" auxiliaire (en violet) lui-même brasé sur un "TAB" principale (en rouge). Les quatre capacités MIM servant à réalisé le filtre L-C sont quant à elle collées sur le "TAB" principale.

Le "TAB" principal en molybdène (Coefficient Thermal Expansion : 5.10^{-6} K^{-1}) sert de transition entre les différents coefficients d'expansion thermique de la puce et du boitier. En effet, le SiC à un coefficient de dilatation de 4,5.10⁻⁶ K⁻¹ contre 16,5.10⁻⁶ K⁻¹ pour le cuivre du boitier.

Les résultats de simulation de puissance sont donnés Figure 89. Elle présente l'évolution de la puissance de sortie, du rendement en puissance ajoutée (PAE), du courant de drain et du gain en puissance en fonction de la puissance d'entrée Pin et de la fréquence. Ces courbes sont données à une tension de polarisation de drain de 40V pour un fonctionnement

de l'amplificateur en classe B.L'évolution du coefficient de réflexion d'entrée S_{11} en fonction de la fréquence est donnée pour une puissance d'entrée de 36dBm.

La puissance de sortie est supérieure à 38W dans la bande de fréquence [2.7-3.5]GHz. Le rendement en puissance ajoutée et le gain en puissance associé sont respectivement égaux à 40% et 11dB. Le coefficient de réflexion est inférieur à -10dB dans la bande.



Figure 89 : Résultats de simulation de puissance de l'amplificateur de classe 25W. Évolution de la puissance de sortie, de la PAE, du courant de drain et du gain en puissance en fonction de la puissance d'entrée et de la fréquence. La fréquence évoluant de 2.7GHz à 3.5GHz. La tension d'alimentation est de 40V pour un fonctionnement de l'amplificateur en classe B.

3.1.2. Étude de la stabilité

Afin de vérifier si l'amplificateur est stable, des simulations de stabilité en régime linéaire et non linéaire ont été effectuées. En effet, le facteur de Rollet ne reflète qu'une approche globale et linéaire de la stabilité. Cette analyse ne permet pas, par exemple, d'identifier une oscillation interne au circuit qui serait invisible depuis ses accès externes. Ce test de stabilité, s'il se révèle correct, ne garantit pas la stabilité absolue du circuit. En revanche cette analyse peut révéler une instabilité qu'il faudra traiter.

La méthode employée pour analyser la stabilité de l'amplificateur est la méthode d'analyse STAN. Cette méthode d'analyse de la stabilité a été mise au point par l'Université du Pays Basque en collaboration avec le CNES [84] [85]. Elle se réalise en deux étapes :

Première étape : Obtention de la réponse fréquentielle du circuit autour de son régime établi, c'est à dire en présence d'un signal fort niveau.

Deuxième étape : Extraction de l'information relative à la stabilité.

 Une perturbation petit signal de courant est introduite en parallèle sur un nœud « n » du circuit à analyser (Figure 181), puis on calcule l'impédance aux bornes du générateur de perturbation en balayant la fréquence de celui-ci.



Figure 90 : Mise en parallèle d'une perturbation

Ce calcul nous donne la réponse fréquentielle en boucle fermée linéarisée, associée à un nœud "n" du circuit :

$$H_{cl}^{n}(j\omega_{p}) = \frac{Vp(j\omega_{p})}{Ip(j\omega_{p})}$$

2) On obtient la fonction de transfert $H_{cl}^{n}(S)$ dans le domaine des fréquences complexes, associée à la réponse fréquentielle $H_{cl}^{n}(j\omega)$ du circuit obtenu précédemment par
identification à l'aide de l'application STAN développée sous le logiciel de traitement mathématique Scilab. On analyse alors les pôles et les zéros de cette fonction de transfert.

$$H_{cl}^{n}(j\omega) \Longrightarrow$$
 Techniques d'identification $\Longrightarrow H_{cl}^{n}(S) = \frac{\prod_{i=1}^{M} (S - Z_{i}^{n})}{\prod_{i=1}^{N} (S - P_{i})}$

Il existera une fréquence d'oscillation lorsqu'une paire de pôles complexes conjugués aura une partie réelle positive.

L'analyse à tout d'abord été effectuée en régime linéaire sans puissance RF. La fréquence de perturbation balaie une gamme de fréquence allant du continu à plusieurs fois la fréquence fondamentale. Cette analyse est faite pour différents nœuds (entrées et sorties des transistors) de l'amplificateur et pour différents points de polarisation. La stabilité linéaire doit être étudiée autour des différents points de polarisations susceptibles d'être appliqués à l'amplificateur.

Une fois l'analyse linéaire terminée, l'amplificateur peut être analysé en régime de fonctionnement non linéaire. Pour cela, La puissance RF est injectée sur l'entrée sur l'amplificateur (cf. Figure 91). Dans cette étude, la puissance d'entrée, la fréquence RF de fonctionnement de l'amplificateur ainsi que la fréquence de perturbation sont balayées. Cette analyse est de nouveau effectuée pour différents nœuds (entrées et sorties de chaque transistor) et différentes polarisations ($-3V < V_{gs0} < -5V$ et $30V < V_{ds0} < 50V$) de l'amplificateur.



Figure 91 : Implantation sous ADS de l'analyse de stabilité non-linéaire.

Un exemple d'interprétation des résultats est présenté en Figure 92. Aucune instabilité n'a été détectée en petit ou fort signal quelque soit la polarisation, le nœud et la fréquence de perturbation.



Figure 92 : Analyse des pôles de l'amplificateur

3.1.3. Résultats de mesures de puissance et paramètres [S]

La Figure 93 montre une vue d'ensemble de l'amplificateur et de son boitier.



Figure 93. Vue d'ensemble de l'amplificateur et de son boitier.

Des comparaisons mesures / simulations en paramètres S_{ij} sont données pour une tension de polarisation de drain de 20V et un courant de drain de 50mA/mm en Figure 94. Les mesures étant effectuées en mode CW, les tensions et courants sont volontairement limités afin de ne pas trop augmenter la puissance dissipée. Sur la figure ci-dessous, on observe une différence entre la mesure et la simulation du gain S_{21} pour des fréquences aux alentours de 3.5GHz. Des retro-simulations à bas niveau ont été menées afin de tenter de comprendre l'origine de ce décalage. La Figure 95 donne des comparaisons des paramètres S_{ij} bas niveau pour une perméabilité magnétique relative des ailettes (leads) du boitier (μ r) égale à 2.3. Elle montre une bonne corrélation. Une tentative d'explication de ce phénomène sera donnée ultérieurement.



Figure 94 : Comparaison entre la mesure (courbe rouge) et la simulation (courbe bleu) pour des conditions de polarisation de 20V et 50mA/mm de l'amplificateur de la classe 25W.



Figure 95 : Comparaison entre la mesure (courbe rouge) et la simulation (courbe bleu) pour des conditions de polarisation de 20V et 50mA/mm de l'amplificateur de la classe 25W lorsque l'on applique un $\mu r=2.3$ dans les ailettes du boitier.

A la suite de ces mesures, des caractérisations expérimentales en puissance ont été effectuées à une tension de polarisation de drain de 30V pour un fonctionnement de l'amplificateur en classe B. Ces mesures sont réalisées en régime pulsé. La largeur de l'impulsion est de 10µs avec un rapport cyclique de 10%. Les résultats des mesures sont donnés dans les plans des connecteurs.

La Figure 96 présente des résultats de mesure de type source-pull dans la bande [2.9-3.3] GHz montrant la désadaptation de l'amplificateur sur l'entrée. Des coefficients de réflexion de 0.7, 0.63 et 0.71 ont été constatés respectivement aux fréquences de 2.9 GHz, 3.1 GHz et 3.3 GHz.



Figure 96 : *Résultats de mesure source pull de l'amplificateur de classe 25W, à 2.9 GHz (à gauche), 3.1 GHz (au milieu) et 3.3 GHz (à droite). (plaque AEC1391).*

Les performances en puissance sous 50 Ω en entrée et en sortie à ces trois fréquences sont données dans le tableau ci-après. Aux fréquences de 2.9 GHz et 3.1 GHz, la puissance de sortie obtenue est de l'ordre de 20W avec un rendement en puissance ajoutée de l'ordre de 50%. Le gain maximal est plus faible qu'attendu à 11.5 dB. Ceci est du à une mauvaise adaptation dans les plans du boitier. La température de jonction simulée dans ces conditions est de l'ordre de 55°C.

Fréquence (en GHz)	2.9	3.1	3.3
Puissance de sortie (en W)	21	23	14
PAE (en %)	48.5	49.5	43
Gain maximale (en dB)	11.5	12.2	9.7
Coefficient de réflexion (en dB)	-3	-4	-3
Impédance d'entrée optimale (en Ohm)	160-j138	30+j60	9+j14
Température de jonction (en °C)	55	57	48

Tableau 19 : Récapitulatif des performances de l'amplificateur de classe 25W à une tension depolarisation de drain de 30V pour un fonctionnement en classe B. (plaque AEC1391).

À la fréquence de 3.3 GHz, les performances sont en retrait par rapport aux fréquences de 2.9 GHz et 3.1 GHz. La puissance de sortie est de 14W pour un rendement en puissance ajoutée de 43%. Le gain maximal et le coefficient de réflexion sont respectivement de 9.7dB et -3dB. La température de jonction simulée dans ces conditions est de 48°C.

Afin d'améliorer l'adaptation d'entrée, des modifications ont été apportées. Dans un premier temps, les fils reliant les capacités MIM à l'entrée des transistors ont été modifiés pour se rapprocher de la longueur désirée. Suite à ces modifications d'autres mesures ont été effectuées afin de déterminer les nouvelles impédances optimales à l'entrée de l'amplificateur. Dans un second temps, des modifications du circuit d'adaptation ont été effectuées. À l'aide des impédances mesures dans les plans du connecteur, nous avons déterminé les impédances dans les plans du boitier. La détermination de ces impédances est obtenue par simulation du fait de la bonne modélisation des circuits d'adaptations. Les impédances dans les plans du boitier vont nous permettre de modifier le circuit d'adaptation pour réadapter l'amplificateur. Ces modifications consistent à diminuer la longueur de la large ligne d'adaptations de moitié et de rajouté en élément d'adaptation avant la capacité de liaison (cf. Figure 97).



Figure 97 : À gauche le circuit d'adaptation avant les modifications et à droite après. La zone grisée représente la partie qui a été enlevée et la zone jaune l'élément qui a été ajoutée.

L'adaptation d'entrée a été améliorée puisque cette fois, les coefficients de réflexions obtenues sont de 0.47, 0.16 et 0.23 respectivement à 2.9, 3.1 et 3.3 GHz (cf. Figure 98).

Fort de ces modifications le gain maximal a été amélioré de plus de 4dB. Cette amélioration est due à une meilleure adaptation de la barrette dans les plans du boitier. Le Tableau 20 donne un récapitulatif des performances en puissance obtenues.



Figure 98 : Résultats de mesure source pull de l'amplificateur de classe 25W, à 2.9GHz (à gauche), 3.1GHz (au milieu) et 3.3GHz (à droite) après modifications de l'entrée. (plaque AEC1391).

À la fréquence de 2.9 GHz, la puissance de sortie passe de 21W à 28W, soit 7W de mieux. Le rendement en puissance ajoutée a cependant diminué de 1.5 points. Du fait de l'augmentation de la puissance de sortie et de la diminution du rendement en puissance ajoutée, la puissance dissipée augmente ce qui entraine une augmentation de la température de jonction qui passe ainsi de 55°C à 71°C.

Fréquence (en GHz)	2.9	3.1	3.3
Puissance de sortie (en W)	28 (+7)	23.5 (+0.5)	19 (+5)
PAE (en %)	47 (-1.5)	46.5 (-3)	44 (+1)
Gain maximale (en dB)	15.2 (+3.7 dB)	16.3 (+4.1dB)	15.1 (+5.4dB)
Coefficient de réflexion (en dB)	-7 (-4 dB)	-16 (-12 dB)	-12 (-9 dB)
Impédance d'entrée optimale (en Ohm)	23-j25	48-j15.7	75+j15
Température de jonction (en °C)	71	65	61

Tableau 20 : Récapitulatif des performances de l'amplificateur de classe 25W à une tension de polarisation de drain de 30V pour un fonctionnement en classe B après modifications de l'entrée. (plaque AEC1391).

À la fréquence de 3.1 GHz, la puissance de sortie n'a presque pas évoluée. Le rendement en puissance ajoutée perd 3 points. Pour les mêmes raisons que précédemment, la température de jonction augmente et passe de 57°C à 65°C.

À la fréquence de 3.3GHz, la puissance de sortie augmente de 5W et passe à 19W. Le rendement en puissance ajoutée augmente de 1 point à 44%.

Afin de vérifier l'adaptation de sortie, des caractérisations de type loadpull ont été réalisées et sont présentées Figure 99. Ces courbes positionnent dans l'abaque de Smith les lieux des maximums de puissance et de PAE aux trois fréquences étudiées.



Figure 99 : Caractérisation de type load pull de l'amplificateur de classe 25W pour une tension de drain de 30V avec le signal RF pulsé à 10µs/10%.

Aux fréquences de 2.9 GHz et 3.1 GHz, la charge 50Ω représente un bon compromis entre la puissance de sortie et le rendement en puissance ajoutée. À la fréquence de 3.3 GHz, la charge 50Ω représente l'optimum de rendement en puissance ajoutée. En modifiant un peu le circuit d'adaptation, il serait possible d'augmenter la puissance de sortie de 0.7dB à cette fréquence mais en perdant 2 points de rendement en puissance ajoutée. Il faudrait toutefois s'assurer de ne pas dégrader les performances aux autres fréquences.

Des mesures avec des composants issus d'une autre plaque (AEC1473) ont été également effectuées. La Figure 100 montre les résultats de puissance obtenus pour cette plaque dans les mêmes conditions de polarisation que précédemment. Elle montre l'évolution de la puissance de sortie, du rendement en puissance ajoutée, du gain associé et du coefficient de réflexion d'entrée en fonction de la fréquence et de la puissance délivrée par le générateur. La fréquence évolue de 2.7 GHz à 3.2 GHz et la puissance d'entrée de 24dBm à 34dBm par pas de 2dB.

Pour une puissance d'entrée de 34 dBm (courbe avec carré), la puissance de sortie est supérieure à 45dBm (30W) dans toute la bande de fréquence. Le rendement en puissance ajoutée et le gain associé sont respectivement supérieurs à 55% et 12dB. Le coefficient de

réflexion est inférieur à -10dB de 2.9 GHz jusque 3.2 GHz et son maximum est de -7dB à 2.7 GHz.



Figure 100. Résultats de mesure de l'amplificateur (plaque AEC1473) pour une tension de drain de 30V, avec le signal RF pulsé à 10µs/10% pour différentes puissances d'entrée (de 24 à 34 dBm par pas de 2).

La plaque AEC1473 a donné les meilleurs résultats ce qui semble pouvoir être corrélé à la quantité de pièges présents. En effet, si l'on compare les niveaux de pièges des différentes plaques, la plaque AEC1473 est celle où il y en a le moins. L'excursion courant/tension pour un point de fonctionnement donné y sera donc plus importante et permettra d'obtenir des niveaux de puissance supérieurs.

La réalisation d'un amplificateur de puissance de la classe 25W a été menée avec succès. Les niveaux de puissance et de rendement obtenus sont fortement liés aux pièges présents dans le semi-conducteur mais les niveaux de puissance obtenus en sortie devraient être suffisants pour d'attaquer l'amplificateur 100W.

3.2.Conception d'un amplificateur de puissance de classe 100 W

3.2.1. Résultats de simulation et de mesures bas niveau

La Figure 101 montre une vue d'ensemble de l'amplificateur et de son boitier. Le boitier est constitué de trois capacités MIM de 10pF afin de réaliser la préadaptation et de quatre capacités MIM de 100 pF afin de réaliser le filtre L-C permettant de couper le gain de

l'amplificateur en basse fréquence. La conception a été effectuée avec un modèle non linéaire de transistor élémentaire 8x400 µm. Une barrette de 12 transistors est utilisée pour constituer un développement total de grille de 38mm. Les figures suivantes présentent une vue de la puce dans son boitier ainsi qu'une photo de l'étage réalisé.



Figure 101 : Vue d'ensemble de l'amplificateur et de son boitier.

La figure suivante résume les principales performances simulées de l'étage de puissance. En simulation, une puissance de 100W dans une largeur de bande de 13% semble atteignable. Par contre, une bande élargie (26%) parait difficilement réalisable puisque la puissance diminue en haut de bande (3.4 GHz) tandis que la PAE diminue elle en bas de bande (2.7 GHz). La PAE simulée est supérieure à 39% dans la bande [2.9-3.3] GHz.



Figure 102 : Résultats de simulation puissance de l'amplificateur de classe 100W. Évolution de la puissance de sortie, de la PAE et du gain en puissance en fonction de la puissance d'entrée et de la fréquence. La fréquence évoluant de 2.7GHz à 3.5GHz. La tension d'alimentation est de 40V pour un fonctionnement de l'amplificateur en classe B.

Comme pour l'amplificateur de classe 25W, les premières mesures effectuées ont montré un décalage de la bande vers les basses fréquences. Les figures suivantes montrent ce décalage et l'impact de la perméabilité magnétique relative µr des ailettes du boitier sur celuici.



Figure 103 : Comparaison entre la mesure et la simulation des paramètres Sij pour une tension de polarisation de drain de 20V et 50mA/mm de densité de courant. En haut, lorsque la perméabilité relative du "lead "du boitier est égale à 1 et en bas, lorsque la perméabilité relative est égale à 2.5.

Ce paramètre permet de mieux retro-simuler les performances bas niveau des maquettes et de retrouver le décalage en fréquence constaté lors des caractérisations. Ceci montre qu'une bonne connaissance de tous les éléments constituants le boitier sont nécessaires pour une bonne prédiction des performances des barrettes En effet, cela a engendré une erreur sur la prédiction de la valeur de la capacité d'adaptation MIM interne au boitier. Des modifications ont alors été apportées pour diminuer la valeur de la capacité MIM (10pF initialement) à 5.6pF et augmenter le gain en haut de bande (cf. Figure 104).



Figure 104 : Comparaison entre la mesure et la simulation des paramètres Sij pour une tension de polarisation de drain de 20V et 50mA/mm de densité de courant avec une capacité MIM de préadaptation de 5.6pF.

Cette modification a permis d'augmenter le gain S_{21} en haut de bande de façon considérable (+10dB à la fréquence de 3.3 GHz). Par contre on remarque qu'au delà, le gain S21 diminue fortement. Il sera donc difficile d'étendre la bande vers les hautes fréquences.

Pour valider que la chute des performances en haut de bande est bien imputable à la capacité d'adaptation MIM et non à la barrette de transistors, des mesures en mode sourcepull - load-pull ont été effectuées au sein du laboratoire III-V lab sur une barrette de 25 mm de développement totale de grille (8x8x400µm) de la plaque AEC1486 (composant n°2816) utilisant une capacité de 5.6pF dans le boitier. Les résultats sont donnés ci-après ont pour une tension de polarisation de drain Vds de 30V en classe AB.



Figure 105 : Évolution de la puissance, du rendement en puissance ajoutée et du gain en puissance en fonction de la fréquence et de la puissance d'entrée Pin pour un composant de 25mm de développement totale de grille. La tension de polarisation de drain est de 30V. Le Signal RF pulsé 10µs/10%.La capacité de préadaptation est égale à 5.6pF.

Dans la bande 2.7-3.3 GHz, pour une puissance d'entrée de 8W, une puissance de sortie comprise entre 105W et 80W est obtenue avec un rendement de 55% à 40 % respectivement à 2.7 GHz et 3.3 GHz. Ces résultats permettent de valider l'utilisation possible avec de bonnes performances des barrettes jusqu'à 3.3 GHz. Ils permettent également de confirmer une valeur trop élevée de la capacité MIM d'adaptation prévue initialement (gain de 15dB à 3.3 GHz pour pin = 0.1W).

3.2.2. Résultats de mesures fort niveau

Des mesures ont été effectuées à Thales Air System à Ymare sur des barrettes de 38mm de développement totales de grille de la plaque AEC 1486 utilisant des capacités MIM de 10pF. Elles ont été effectuées dans la bande [2.7-2.9] GHz car l'apparition d'oscillations basse fréquence a ont été observée pour des fréquences supérieures. Le transistor est polarisé

pour une tension d'alimentation de drain de 30Vet pour un fonctionnement de l'amplificateur en classe B. Les mesures sont réalisées en régime RF pulsé. La largeur de l'impulsion est de 10µs avec un rapport cyclique de 10%. Les résultats de mesures sont donnés dans les plans des connecteurs.

Le Tableau 21 donne un récapitulatif des performances. À la fréquence de 2.7 GHz, la puissance de sortie est de 85W avec un rendement en puissance ajoutée de 38%. Le gain en puissance est égal à 10dB. La température de jonction simulée dans ces conditions est de 89°C. Le coefficient de réflexion d'entrée est de -10dB.

Fréquence (en GHz)	2.7	2.8	2.9
Puissance de sortie (en W)	85	82	79
PAE (en %)	38	37	36
Gain en puissance (en dB)	10.6	10.4	10.1
Coefficient de réflexion (en dB)	-10	-10.6	-12
Température de jonction (en °C)	89	90	89

Tableau 21 : Récapitulatif des performances de l'amplificateur de classe 100W à 30V de polarisation de drain pour un fonctionnement en classe B chargé en entrée et en sortie sous 50Ω .

Les oscillations observées nous ont empêchés de caractériser l'amplificateur à des fréquences supérieures. Ces oscillations pourraient être imputables à la plaque utilisée dont les résistances servant à stabiliser les barrettes ont rencontrés des problèmes technologiques. Des résultats de mesures en puissance à 3.1 GHz de la plaque AEC1391 n'ont pas montré ces problèmes, pour des puissances et rendements similaires.

Des mesures de puissance des amplificateurs de classe 25W et 100W ont été ensuite cascadés. Un récapitulatif des performances est présenté dans le Tableau 22.

Le driver (étage 25W) est polarisé à une tension de drain de 20V et tandis que pour l'étage de puissance est polarisé à 40V. Les deux étages fonctionnent en classe B. Les mesures sont réalisées en régime RF pulsé. La largeur de l'impulsion est de 10 μ s avec un rapport cyclique de 10%. Les résultats de mesures sont donnés dans les plans des connecteurs. L'entrée du driver et la sortie de l'étage de puissance sont chargés par une impédance de 50 Ω .

Dans ces conditions de mesure, la puissance de sortie est supérieure à 95W dans la bande [2.7-2.9] GHz avec un maximum à 118W à la fréquence de 2.9GHz. Le rendement en puissance ajoutée et le gain en puissance sont respectivement supérieur à 35% et 22dB. La température de jonction simulée pour le driver est inférieure à 45°C et contre 125°C pour l'étage de puissance pour une température de socle de 25°C.

Fréquence (en GHz)	2.7	2.8	2.9
Puissance de sortie (en W)	101	96	118
PAE (en %)	35	36	40
Gain en puissance (en dB)	22	21.8	22.7
Coefficient de réflexion (en dB)	-7	-8	-9
Température de jonction (en °C) Driver / Étage de puissance	32 / 125	36 / 117	44 / 123

Tableau 22 : Récapitulatif des performances des d'amplificateurs de classe 25W et 100W cascadés et chargés sous 50 Ω . Le driver est polarisé à une tension de drain de 20V et l'amplificateur de puissance à 40V pour un fonctionnement en classe B, signal RF pulsé 10 μ s/10%.

Des mesures de type source-pull et load-pull des deux étages cascadés ont été effectuées (cf. Tableau 23). À la fréquence de 2.7 GHz, la puissance de sortie passe de 101W à 133W. Le rendement en puissance ajoutée augmente de 11points pour atteindre 46%. Le gain en puissance est égal à 23.3dB. La température maximale de jonction simulée dans ces conditions est de 34°C pour le driver et 108°C pour l'étage de puissance.

Fréquence (en GHz)	2.7	2.8	2.9
Puissance de sortie (en W)	133	126	132
PAE (en %)	46	42	40
Gain en puissance (en dB)	23.3	23.1	23.6
Coefficient de réflexion (en dB)	opt	opt	opt
Température de jonction (en °C) Driver / Étage de puissance	34 / 108	40 / 106	46 / 122

Tableau 23 : Récapitulatif des performances des d'amplificateurs de classe 25W et 100W cascadés et chargés sous leur optimum en entré et sortie. Le driver est polarisé à une tension de drain de 20V et l'amplificateur de puissance à 40V pour un fonctionnement en classe B, signal RF pulsé 10µs/10%.

À la fréquence de 2.9 GHz, la puissance de sortie est de 132W soit 14W de mieux que précédemment. Le rendement en puissance ajoutée est de 40% et le gain en puissance de

23.6dB. La température de jonction maximale simulée dans ces conditions est de 46°C pour le driver et 122°C pour l'étage de puissance.

En réadaptant l'entrée du driver et la sortie du l'étage de puissance, les barrettes de puissance GaN développées au laboratoire permettent d'obtenir une puissance de sortie de l'ordre de 132W avec un rendement en puissance ajoutée supérieur à 40% pour une polarisation de drain de l'étage de puissance à 40V.

3.3. Modélisation du boitier

La Figure 106 montre une vue d'ensemble de l'un des boitiers utilisés pour la réalisation des amplificateurs. IL est constitué de deux ailettes en alliage "Alloy 42" (42% de nickel et 58% de Fer), d'une céramique en alumine (Al_2O_3) et d'une embase en cuivre tungstène (CuW).



Figure 106 : Exemple de boitier utilisé pour la réalisation des amplificateurs.

Nous avons vu dans ce chapitre que pour obtenir une bonne concordance entre la mesure et la simulation, l'application d'une perméabilité magnétique relative dans les ailettes du boitier était indispensable ce qui ne semblait pas aberrant, le matériau utilisé étant un alliage ferromagnétique.

Afin de déterminer l'évolution de cette perméabilité en fonction de la fréquence, des mesures au sein du laboratoire de R. Lebourgeois à TRT ont été effectuées et sont présentées Figure 107.



Figure 107 : Évolution de la perméabilité relative de lead frame du boitier en fonction de la fréquence.

Des valeurs de perméabilité relative pour 1MHZ, 10MHz, 100MHz et 1GHz sont respectivement de 50, 4, 1 et 0.35.

Cependant, la perméabilité relative dans le logiciel ADS n'est pas une caractéristique du métal (lead frame) mais du substrat. Dans notre cas, le substrat étant de l'alumine, il est impossible d'avoir une perméabilité relative différente de 1.

L'utilisation d'une perméabilité relative dans le logiciel ADS semble donc plus relever du paramètre 'de fit' permettant d'obtenir une bonne comparaison entre la mesure et la simulation que d'un paramètre physique non modélisé. Ceci a été conforté par l'utilisation de simulations électromagnétiques permettant d'attribuer au métal des ailettes des propriétés magnétiques. Les caractérisations des boitiers devront être approfondies afin d'en affiner la modélisation.

4. Conclusions

Dans ce chapitre, nous avons étudié l'influence de l'adaptation d'entrée et de sortie sur la largeur de bande. Cette étude nous a permis de montrer que seule l'adaptation d'entrée est limitative pour obtenir une plage de fréquence la plus grande possible. Trois solutions ont été étudiées, deux utilisant une préadaptation à l'aide de capacité MIM, et la dernière utilisant des substrats à forte constante diélectrique. Les résultats obtenus montrent que la solution utilisant la préadaptation à deux pôles permettrait d'augmenter la largeur de la bande de fréquence au détriment d'une complexification des éléments intégrés dans le boitier. La solution utilisant des substrats à forte constante diélectrique quant à elle permet de miniaturiser fortement l'amplificateur tout en ayant des performances similaires à la solution mise en ouvre à un pôle.

Dans un second temps, la démonstration d'amplificateurs de classe 25W et 100W fonctionnant en classe B, en impulsions, a été effectuée.

Des puissances de sortie de 45dBm (30W) ont été mesurées pour l'amplificateur de classe 25W sur 500MHz de bande de fréquence ([2.7-3.2]GHz) pour une tension de polarisation de drain de 30V. Le rendement en puissance ajoutée et le gain associé sont respectivement supérieurs à 55% et 12dB. Le coefficient de réflexion en entrée est inférieur à -10dB à partir de 2.9GHz jusque 3.2GHz et son maximum est de -7dB à 2.7GHz.

Des puissances de sortie de 49dBm (80W) ont été mesurées pour l'amplificateur de classe 100W sur 200MHz de bande de fréquence ([2.7-2.9]GHz) pour une tension de polarisation de drain de 30V. Le rendement en puissance ajoutée et le gain associé sont respectivement supérieurs à 35% et 10dB. Cependant, des problèmes d'instabilités ont été constatés pour des fréquences basses (autour de 80 MHz) sur ces amplificateurs en présence de puissance pour des fréquences supérieures à 3 GHz. Un point dur a concerné le nombre de barrettes de grand développements disponibles ce qui a réduit les essais possibles. Des analyses complémentaires permettraient de mieux appréhender ces problèmes de stabilité :

mesures de composants provenant d'autres plaques, raffinement des modèles non linéaires pour améliorer la précision des analyses de stabilité...

Ces deux amplificateurs ont été cascadés. Lorsqu'ils sont chargés sous 50Ω , la puissance de sortie est supérieure à 95W dans la bande [2.7-2.9] GHz avec un maximum à 118W à la fréquence de 2.9 GHz. Le rendement en puissance ajoutée et le gain en puissance sont respectivement supérieurs à 35% et 22dB. La température de jonction simulée pour le driver est inférieure à 45°C et 125°C pour l'étage de puissance pour une température de socle de 25°C.

Des puissances de sortie de l'ordre de 130W et un rendement en puissance ajoutée supérieurs à 40% ont été obtenues lorsque l'on présente les impédances optimales en entrée et en sortie de la cascade.

Ces résultats en termes de puissance, de rendement et de température confortent la possibilité de réaliser des amplificateurs en bande-S pour des applications radars en technologie GaN. Les développements industriels menés actuellement par UMS conduiront la filière à la maturité d'une filière qualifiée et permettront d'améliorer ces premiers résultats.

Conclusion générale

L'utilisation de matériaux grand gap, et tout particulièrement l'emploi du nitrure de gallium est une solution pour la génération de puissance aux fréquences microondes. Les HEMTs réalisés à partir du matériau GaN présentent actuellement les meilleures performances mondiales pour la génération de puissance hyperfréquence. Une synthèse des principales caractéristiques des technologies de semi-conducteur a permis de mettre en avant les atouts indéniables des transistors GaN pour la génération de forte puissance.

Dans un second temps, les principaux effets limitatifs pour générer de fortes puissances ont été présentés ainsi que leurs impacts sur les performances électriques. Ces caractérisations nous ont permis notamment de mettre en évidence l'évolution de la tension de claquage grille-drain en fonction de paramètres physiques. Nous avons aussi montré que les états de pièges jouent un rôle important sur le comportement électrique du composant, notamment sur le courant de sortie et les performances en puissance.

La technologie HEMT GaN permettant de générer de forte puissance, il est primordial de connaître son comportement en fonction de la température. Pour cela, des mesures de type Raman ont été effectuées sur nos composants afin d'affiner la connaissance des paramètres physiques nécessaires à la description des composants dans les simulateurs thermiques et notamment la détermination de la résistance thermique à l'interface des couches de GaN et de SiC.

En vue de caractériser différentes topologies de composant et barrettes de puissance, la conception d'une première version de circuit a été effectuée et réalisée. La réalisation de ces circuits a permis de valider la modélisation des circuits passifs sur substrat Rogers 6010.2 et de déterminer les impédances optimales pour chaque topologie de barrette. Ces montages nous ont également permis de définir les topologies de barrettes adaptées à la conception d'un amplificateur de puissance deux étages.

Nous avons également étudié l'influence de l'adaptation d'entrée et de sortie sur la largeur de bande d'adaptation. Cette étude nous a permis de montrer que seule l'adaptation d'entrée est limitative pour obtenir une adaptation sur une bande relative visée de 26%. Trois solutions ont été étudiées, deux utilisant une préadaptation à l'aide de capacité MIM, et la dernière utilisant des substrats à forte constante diélectrique. Les résultats obtenus montrent que la solution utilisant la préadaptation à deux pôles permettrait d'augmenter la largeur de la

bande de fréquence au détriment d'une complexification des éléments intégrés dans le boitier. La solution utilisant des substrats à forte constante diélectrique quant à elle permet de miniaturiser fortement l'amplificateur tout en ayant des performances similaires à la solution mise en ouvre à un pôle.

La conception puis la réalisation d'amplificateurs de classe 25W et 100W fonctionnant en classe B, en impulsions, a été effectuée.

Des puissances de sortie de 45dBm (30W) ont été mesurées pour l'amplificateur de classe 25W sur 500MHz de bande de fréquence ([2.7-3.2] GHz). Le rendement en puissance ajoutée et le gain associé sont respectivement supérieurs à 55% et 12dB.

Des puissances de sortie de 49dBm (80W) ont été mesurées pour l'amplificateur de classe 100W sur 200MHz de bande de fréquence ([2.7-2.9] GHz) pour une tension de polarisation de drain de 30V. Le rendement en puissance ajoutée et le gain associé sont respectivement supérieurs à 35% et 10dB. Cependant, des problèmes d'instabilités ont été constatés pour des fréquences basses (autour de 80 MHz) sur ces amplificateurs en présence de puissance pour des fréquences supérieures à 3 GHz. Un point dur a concerné le nombre de barrettes de grand développements disponibles ce qui a réduit les essais possibles. Des analyses complémentaires permettraient de mieux appréhender ces problèmes de stabilité : mesures de composants provenant d'autres plaques, raffinement des modèles non linéaires pour améliorer la précision des analyses de stabilité...

Ces deux amplificateurs ont été cascadés. Des puissances de sortie de l'ordre de 130W et un rendement en puissance ajoutée supérieurs à 40% ont été obtenues lorsque l'on présente les impédances optimales en entrée et en sortie de la cascade.

Ces résultats en termes de puissance, de rendement et de température confortent la possibilité de réaliser des amplificateurs en bande-S pour des applications radars en technologie GaN. Les développements industriels menés actuellement par UMS conduiront la filière à la maturité d'une filière qualifiée et permettront d'améliorer ces premiers résultats utilisant une technologie européenne.

Bibliographie

[1] **O. Ambacher**,

"Growth and applications of group III-nitrides". Journal of Physics D (Applied Physics), 1998, Vol 31, pp 2653-2710

[2] S.M. Sze, "Physics of Semiconductor Devices" JOHN WILEY & SONS, ISBN: O-471-O9837-X, 1981.

[3] H. Mathieu,

"Physique des semi-conducteurs et des composants électroniques" Bordas, 2001

[4]**D. Pavlidis**

"HBT's vs. PHEMT vs. MESFET: what's Best and Why" GaAs Mantech, 1999

[5] A.Tachafine

"Contribution à l'étude des transistors bipolaires à hétérojonction pour la réalisation d'amplificateurs monolithiques de forte puissance en bande X" Thèse de doctorat de l'university de Lille I; soutenue le 10 mars 1994

[6] T. Mimura, S. Hiymizu, T. Fujii, K. Nanbu,

"A new field-effect transistor with selectively doped GaAs-AlxGa1-xAs Heterojunctions" Japanese Journal of Applied Physics, Mai 1980, Vol 19, No 5 pp 225-227

[7] D. Delagebeaudeuf, P. Delescluse, P. Etienne, M. Laviron, J. Chaplart, N.T. Linh,

"Two-dimensional electron gas m.e.s.f.e.t. structure" Electronics Letters, August 1980, Vol 16, No.17 pp 667-668

P.H. LADBROOKE [8]

"GaAs MESFETs and High Mobility Transistors (HEMT)" Gallium Arsenide for Devices and Integrated Circuits, Proceedings of the 1986 UWIST GaAs School

[9] N. Vellas

"Etudes Expérimentales de Transistors HFET de la Filière Nitrure de Gallium pour des Application de Puissance Hyperfréquences"

Thèse de doctorat de l'université de Lille, FRANCE, 2003

[10] F.H. Shoucair and P.K. Ojala

"High-Temperature Electrical characteristics of GaAs MESFETs 25-400°C" IEEE Trans. Electron Devices, 1992, Vol 39, No7 pp 1551

[11] J.F. Wager and A.J. Mccamant

"GaAS MESFETs interface considerations" IEEE Trans. Electron Devices, May 1987, Vol 34, No 5 pp 1001-1007

[12] C.A. Leichti

"Microwave field effect transistors - 1976" IEEE Transactions on Microwave Theory and Techniques, 1976, Vol 24 pp 279-300

[13] http://www.nxp.com/acrobat_download/literature/9397/75016059.pdf

[14] http://www.nxp.com/acrobat_download/literature/9397/75016522.pdf

[15] www.freescale.com

[16] www.infineon.com

[17] S. Piotrowicz, E. Chartier, J.C. Jacquet, D. Floriot, J.M. Coupat, C. Framery, P. Eudeline and P. Auxemery
"High Power and High Efficiency 30 W Compact S-Band HBT Power Chips with Gold or Diamond Heat Spreaders"

IEEE MTT-S Digest, 2004, pp 1527-1530

[18] M. Nagahara, K. Inoue, S. Sano, H. Takahashi, and S. Takase "A 28V 250W GaAs Power FET with High Gain of 15.5dB for W-CDMA Base Stations" IEEE MTT-S Digest, 2004, pp 1359-1362

[19] B.M. Green, E. Lan, P. Li, O. Hartin, C.A. Gaw, M.C deBaca, E.M. Johnson, L.S.
Klingbeil, P. Fisher, J. Kim, D. Maurer, B. Knappenberger, M. Miller, C.E. Weitzel
"A High Power Density 26 V GaAs pHEMT Technology"
IEEE MTT-S Digest, 2004, pp 817-820

[20] H. George Henry, Member, IEEE, G. Augustine, Member, IEEE, G.C. DeSalvo,Senior Member, IEEE, R.C. Brooks, R. Barron, Member, IEEE, J.D. Oliver, Jr.,Senior Member, IEEE, A.W. Morse, Member, IEEE, B.W. Veasel, Member, IEEE,P.M. Esker, Member, IEEE, and R.C. Clarke, Senior Member, IEEE

"S-Band Operation of SiC Power MESFET With 20 W (4.4 W/mm) Output Power and 60% PAE" $\,$

IEEE Transactions on Electron Devices, Juin 2004, Vol 51, No 6, pp 839-845

[21] Y.F. Wu, M. Moore, A. Saxler, T. Wisleder and P. Parikh"40-W/mm Double Field-plated GaN HEMTs"Device Research Conference, 2006, pp 151-152

[22] A. Maekawa, M. Nagahara, T. Yamamoto, S. Sano,

"A 100W high-efficiency GaN HEMT amplifier for S-Band wireless system" Microwave Conference, 4-6 Oct. 2005, Vol 3

[23] K. Joshin, T. Kikkawa, H. Hayashi, T. Maniwa, S. Yokokawa, M.Yokoyama, N. Adachi, and M. Takikawa

"A 174W high-efficiency GaN HEMT power amplifier for W-CDMA base satation applications"

IEEE IEDM Tech. Digest, 2003, pp 983-985

[24] M. Kanamura, T. Kikkawa, T. Iwai, K. Imanishi, T. Kubo and K. Joshin

"An over 100 W n-GaN/n-AlGaN/GaN MIS-HEMT power amplifier for wireless base station applications"

IEDM Technical Digest, 5 Dec. 2005, pp 572-575

[25] T. Kikkawa, T. Maniwa, H. Hayashi, M. Kanamura, S. Yokokawa, M. Nishi, N. Adachi, M. Yokoyama, Y. Tateno, K. Joshin,

"An over 200-W output power GaN HEMT push-pull amplifier with high reliability" IEEE MTT-S International, 6-11 June 2004, Vol 3 pp 1347-1350

[26] A. Maekawa, T. Yamamoto, E. Mitani, S. Sano

"A 500W Push-Pull AlGaN/GaN HEMT Amplifier for L-Band High Power Application" IEEE MTT-S International, 11-16 June 2006, pp 722-725

[27] Y. Okamoto, Y. Ando, K. Hataya, T. Nakayama, H. Miyamoto, T. Inoue, M. Senda, K. Hirata, M. Kosaki, N. Shibata, M. Kuzuhara

"A 149W recessed-gate AlGaN/GaN FP-FET" IEEE MTT-S International, 6-11 June 2004, Vol 3 pp 1351-1354

[28] Y. Okamoto, Y. Ando, K. Hataya, T. Nakayama, H. Miyamoto, T. Inoue, M. Senda, K. Hirata, M. Kosaki, N. Shibata, M. Kuzuhara

"Improved power performance for a recessed-gate AlGaN-GaN heterojunction FET with a field-modulating plate"

IEEE MTT-S International, 2004, Vol 52, No 11 pp 2536-2540

[29] Y. Ando, Y. Okamoto, K. Hataya, T. Nakayama, H. Miyamoto, T. Inoue, M. Kuzuhara

"12 W/mm recessed-gate AlGaN/GaN heterojunction field-plate FET" Electron Devices Meeting, 8-10 Dec. 2003, pp 23.1.1-23.1.4

[30] A. Wakejima, T. Nakayama, K. Ota, Y. Okamoto, Y. Ando, N. Kuroda, M. Tanomura, K. Matsunaga, H. Miyamoto

"Pulsed 0.75 kW output single-ended GaN-FET amplifier for L/S band applications" Electronics Letters, 2006, Vol 42, No 23 pp 1349-1350

[31] A. Wakejima, K. Matsunaga, Y. Okamoto, Y. Ando, T. Nakayama, H. Miyamoto "370 W output power GaN-FET amplifier for W-CDMA cellular base stations" Electronics Letters, 8 Dec. 2005, Vol 41 pp 1371-1372

[32] W. Nagy, S. Singhal, R. Borges, J.W. Johnson, J.D. Brown, R. Therrien, A. Chaudhari, A.W. Hanson, J. Riddle, S. Booth, P. Rajagopal, E.L. Piner, K.J. Linthicum "150 W GaN-on-Si RF Power Transistor" IEEE MTT-S International, 12-17 June 2005 [33] R. Therrien, S. Singhal, J.W. Johnson, W. Nagy, R. Borges, A. Chaudhari, A.W. Hanson, A. Edwards, J. Marquart, P. Rajagopal, C. Park, I.C. Kizilyalli, K.J. Linthicum "A 36mm GaN-on-Si HFET producing 368W at 60V with 70% drain efficiency" Electron Devices Meeting, 5-7 Dec. 2005, pp 568-571

[34] R. Vetury, Y. Wei, D.S. Green, S.R. Gibb, T.W. Mercier, K. Leverich, P.M. Garber, M.J. Poulton, J.B. Shealy

"High power, high efficiency, AlGaN/GaN HEMT technology for wireless base station applications"

IEEE MTT-S International, 12-17 June 2005

[35] K. Krishnamurthy, J. Martin, B. Landberg, R. Vetury, M.J. Poulton"Wideband 400 W Pulsed Power GaN HEMT Amplifiers"Microwave Symposium Digest, 2008, pp 303-306

[36] W.L. Pribble, J.W. Palmour, S.T. Sheppard, R.P. Smith, S.T. Allen, T.J. Smith, Z. Ring, J.J Sumakeris, A.W. Saxler, J.W. Milligan

"Applications of SiC MESFETs and GaN HEMTs in power amplifier design" IEEE MTT-S International, 2002, Vol 3 pp 1819-1822

[37] **Y.F. Wu, S.M. Wood, R.P. Smith, S. Sheppard, S.T. Allen, P. Parikh and J. Milligan** "An Internally-matched GaN HEMT Amplifier with 550-watt Peak Power at 3.5 GHz" Electron Devices Meeting, 2006, pp 1-3

[38] **H. Otsuka, K. Yamanaka, H. Noto, Y. Tsuyama, S. Chaki, A. Inoue, M. Miyazaki** "Over 57% efficiency C-band GaN HEMT high power amplifier with internal harmonic manipulation circuits" IEEE MTT-S International, 11-15 June 2008, pp 311-314

[39] B.M. Green, H. Henry, J. Selbee, F. Clayton, K. Moore, M. CdeBaca, J. Abdou, C.L. Liu, O. Hartin, D. Hill, M. Miller, C.E. Weitzel,

"Characterization and thermal analysis of a 48 V GaN HFET device technology for wireless infrastructure applications"

IEEE MTT-S International, 15-20 June 2008, pp 651-654

[40] http://www.eudyna.com/e/products_e/newproducts_e/gan_hemt.html

[41]**Y. Pei, C. Poblenz, A.L. Corrion, R. Chu, L. Shen, J.S. Speck and U.K. Mishra** "X- and Ka-band power performance of AlGaN/GaN HEMTs grown by ammonia-MBE" Electronics Letters, 598-598, Vol 44, No 9 pp 2008

[42] M.Y. Kao, C. Lee, R. Hajji, P. Saunier and H.Q. Tserng

"AlGaN/GaN HEMTs with PAE of 53%0 at 35 GHz for HPA and Multi-Function MMIC Applications"

Microwave Symposium, 2007, pp 627-629

[43] J.S. Moon, P. Hashimoto, D. Wong, M. Hu, M. Antcliffe, C. McGuire, M. Micovic, P. Willadsen, and D. Chow

"10 W/mm and High PAE Field-plated AlGaN/GaN HEMTs at Ka-band with n+GaN Source Contact Ledge"

Device Research Conference, 2007, pp 33-34

[44] **B. Lambert**

"Etude de l'influence du mécanisme de l'ionisation par impact sur les performances et la fiabilité des transistors à effet de champ sur substrat III-V " Thèse de doctorat de l'unviversité de Bordeaux, FRANCE, 2001

[45] S.R. Bahl JDA

"A new drain-current injection technique for the measurement of off-state breakdown voltage in FET's" IEEE Transactions on Electron Devices, Aug. 1998, Vol 40, No 8 pp 1558-1560

[46] S.H. Wemple, W.C. Niehaus, H.M. Cox, J.V. DiLorenzo, W.O. Schlosser,

"Control of gate-Drain avalanche in GaAs MESFET's" IEEE Transactions on Electron Devices, Jun. 1980, Vol 27, No 6 pp 1013-1018

[47] R. Vetury, Y.-F. Wu, P.T. Fini, G. Parish, S. Keller, S. P DenBaars, U. K. Mishra,

"Direct Measurement of Gate Depletion in High Breakdown (405V) AIGaN/GaN Heterostructure Field Effect Transistors" IEDM, 6-9 dec. 1998, pp 55-58.

[48] U.K. Mishra, T.E. Shen Likun Kazior, Wu Yi-Feng

"GaN-Based RF Power Devices and Amplifiers" Proceedings of the IEEE, Feb. 2008, Vol 96, No 2 pp 287-305

[49]**Z. OUARCH**

"Caractérisation et modélisation des effets de pièges et thermiques des transistors à effet de champ sur AsGa : Application à la simulation de ma dynamique lente des circuits non linéaires micro-ondes"

Thèse de doctorat de l'université de Limoges, mars 1995

[50] K. Horio and Y. Fuseya

"Two-dimensional simulations of drain current transients in GaAs MESFET's with semiinsulating substrates compensated by deep levels"

IEEE Transactions on Electron Devices, Dec. 2007, Vol. 91, No. 26

[51] G. Simin, A. Koudymov, A. Tarakji, X. Hu, J. Yang, M. A. Khan, M. Shur, and R. Gaska

"Induced strain mechanism and current collapse in AlGaN/GaN heterostructure field-effect transistor"

Appl. Phys. Lett., Oct. 2001, Vol. 79 pp 2651-2653

[52] R. Vetury, N. Q. Zhang, S. Kellerand, and U. K. Mishra

"The impact of surface states on the DC and RF characteristics of AlGaN/GaN HFETs" IEEE Trans. on Elctron Devices, Mar. 2001, Vol 48 pp 560-566

[53] C. CHARBONNIAUD, S. DE MEYER, R. QUERE, and J.P. TEYSSIER

"Electrothermal and trapping effects characterization" GAAS 2003, 6-7 Oct. 2003

[54] A. Chini, D. Buttari, R. Coffie, L. Shen, S. Heikman, A. Chakraborty, S. Keller, and U. K. Mishra

"Power and Linearity Characteristics of Field-Plated Recessed-Gate AlGaNGaN HEMTs" IEEE Electron Device Lett., May 2004, Vol. 25, No. 5 pp 229

[55] **Y. Ando, Y. Okamoto, H. Hiyamoto, T. Nakayama, T. Inoue, and M. Kuzuhara** "10-W/mm AlGaN/GaN HFET With a Field Modulating Plate" IEEE Electron Device Lett., 2003, Vol 24 pp 289

[56] W. Lu, V. Kumar, R. Schwindt, E. Piner, and I. Adesida

"A comparative study of surface passivation on AlGaNGaN HEMTs" Solid-State Electronics, 2002, Vol 46 pp 1441-1444

[57] **A. Chini**

"Fabrication, Characterization and Reliability of AlGaN/GaN HEMTs for power microwave applications" Ph.D. dissertation, University of Padova, Italy, 2003

[58] C. P. Lee, S. J. Lee, and B. M. Welch

"Carrier Injection and Backgating Effect in GaAs MESFETs" IEEE Electron Device Letters, 1982, Vol EDL 3, No 4 pp 97-98

[59] S. T. Bradley, A. P. Young, L. J. Brillson, M. J. Murphy, and W. J. Schaff

"Role of barrier and buffer layer defect states in AlGaN/GaN HEMT structures" Journal of Electronic Material, Mars 2001, Vol 30, No 3 pp 123-128

[60] P. B. Klein, S. C. Binari, J. J. A. Freitas, and A. E. Wickenden

"Photoionization spectroscopy of traps in GaN metal-semiconductor field-effect transistors" Journal of Apllied Physics, Sep. 2000, Vol. 88, No. 5 pp 2843-2852

[61] S.C. BINARI, P.B. KLEIN, AND T.E. KAZIOR

"Trapping Effects in GaN and SiC Microwave FETs" Invited Paper, Proceedings of The IEEE, June 2002, Vol 90, No 6

[62] S. DE MEYER, C. CHARBONNIAUD, R. QUERE AND AL.

"Mechanism of power density degradation due to trapping effects in AlGaN/GaN HEMTs" IEEE MTTs Digest, 2003, pp 455-458

[63] L. Zhang, L. F. Lester, A. G. Baca, R. J. Shul, P. C. Chang, C. G. Willison, U. K. Mishra, S. P. Denbaars, and J. C. Zolper,

"Epitaxially-Grown GaN Junction Field Effect Transistors" IEEE Trans. on Electron Devices, 2000, Vol. 47, No. 3 pp 507-511

[64] T. Palacios, A. Chakraborty, S. Heikman, S. Keller, S. DenBaars, and U. K. Mishra

"AlGaN/GaN High Electron Mobility Transistors with InGaN back-Barriers" IEEE Electron Device Letters, Jan 2006, Vol. 27, No. 1, pp 13-15

[65] J. Xie, J. Leach, X. Ni, M. Wu, R. Shimada, Ozgur, and H. Morkoç

"Electron Mobility in GaN Channel Heterostructure field Effect Transistor Structures with different Barriers".

Applied. Physics Letters, Dec. 2007, Vol. 91, No. 26

[66] **O. Jardel**,

"Contribution à la modélisation des transistors pour l'amplification de puissance aux fréquences Microondes. Développement d'un nouveau modèle électrothermique de HEMT AlGaN/GaN incluant les effets de pièges"

Thèse de doctorat, Université de Limoges, Avril 2008

[67] S. Krukowski, M. Leszczynski, S. Porowski

"Thermal properties of the group III nitrides" INSPEC n°23, 1998, pp 21-28

[68] **S. M. Sze** "Semiconductor Devices - Physics and Technology" Wiley, 1985

[69] M.S. Liu, L.A. Bursill, S. Prawer, K.W. Nugent, Y.Z. Tong, G.Y. Zhang

"Temperature dependence of Raman scattering in single crystal GaN films" Appl. Phys. Lett, May 1999, 74, No 21 pp 3125-3127

[70] **A. Sarua, H. Ji, K.P. Hilton, D.J. Wallis, M.J. Uren, T. Martin, M. Kuball** "Thermal Boundary Resistance Between GaN and Substrate in AlGaN/GaN Electronic

Devices" IEEE TRANSACTIONS ON ELECTRON DEVICES, Decembre 2007, VOL. 54, No. 12 pp

3152-3158

[71] **J. P. TEYSSIER**

"Caractérisation en impulsions des transistors micro-onde : Application à la modélisation nonlinéaire pour la CAO des circuits" Thèse de Doctorat, université de Limoges, Janvier 1994

[72] J. P. TEYSSIER, PH. BOUYSSE, Z. OUARCH, T. PEYRETAILLADE, R. QUERE,

"40 GHz/150 ns Versatile Pulsed Measurement System for Microwave Transistor Isothermal Characterization"

IEEE MTT, Décembre 1998

[73] J. P. TEYSSIER, J. P. VIAUD, R. QUERE

"A new Nonlinear I(V) model FET devices including Breakdown Effects". IEEE Microwave and Guided Wave Letters, Avril 1994, Vol. 4, No. 4 pp 104-106

[74] J. P. TEYSSIER, R. QUERE, J. OBREGON

"Accurate Non-linear Characterization of Microwave Semi-Conductor Devices Using Pulse Measurement Technique" IEEE MTT Workshop, 1991, pp 208-212

[75] Z. OUARCH, M. PEREZ, J. P. TEYSSIER, PH. BOUYSSE

"Band de caractérisation sous pointes de composants actifs en régime impulsionnel dans la bande 1-40GHz". JNM, Mai 1997, pp 510-511

[76]**D. SIRIEX**

"Modélisation non-linéaire des MESFETs sur carbure de silicium pour l'amplification de puissance micro-ondes"

Thèse de Doctorat, Université de Limoges, Janvier 2000

[77] C. SABOUREAU

"Analyses électromagnétiques et méthodologies de conception associées, dédiées à l'optimisation de composants et modules millimétriques" Thèse de Doctorat, Université de Limoges, Septembre 2004

[78] Audrey PHILIPPON - MARTIN

"Étude d"une nouvelle filière de composants sur technologie nitrure de gallium. Conception et réalisation d'amplificateurs distribués de puissance large bande à cellules cascodes en montage flip-chip et technologie MMIC"

Thèse de doctorat, Université de Limoges, Décembre 2007

[79] T. Gasseling,

"Caractérisation non-linéaire avancée de Transistors de Puissance pour la Validation de leur Modèle CAO"

Thèse de doctorat, Université de Limoges, 2003

[80] C. Arnaud,

"Etude et Conception d'un Système de Caractérisation Fonctionnelle d'amplificateurs de Puissance en mode CW pulsé" Thèse de destarat, Université de Limogee, 2001

Thèse de doctorat, Université de Limoges, 2001

[81] C. Arnaud, D. Barataud, J.-M. Nebus, J.-P. Teyssier, J.-P. Villotte, and D. Floriot

"An Active Pulsed RF and Pulsed dc Load-pull System for the Characterization of Power Transistors Used in Coherent Radar and Communication Systems"

in Microwave Symposium Digest, 2000 IEEE MTT-S International, 11-16 June 2000, Vol. 3 pp 1463-1466

[82] Y. Tajima and P. D. Miller

"Design of Broad-Band Power GaAs FET Amplifiers" IEEE Trans. on Microwave Theory and Techniques, 1984, Vol. 32, No. 3

[83] C.Duvanaud,

"Les classes de fonctionnement à haut rendement pour l'amplification de puissance microonde, en vue d'applications spatiales et de radiocommunications mobiles" Thèse de doctorat de l'université de limoges, soutenue le 16 février 1993

[84] A. Anakabe, J.M. Collantes, J. Portilla, S. Mons, A. Mallet

"Detecting and Avoiding Odd-Mode Parametric Oscillations in Microwave Power Amplifiers"

RF and Microwave Computer-Aided Engineering (Wiley), Spetember 2005, Vol 15, No 5 pp 469-478

[85] A. Anakabe, J.M. Collantes, J. Portilla, J. Jugo, A. Mallet, L. Lapierre, J. P. Fraysse "Analysis and Elimination of Parametric Oscillations in Monolithic Power Amplifiers" IEEE International Microwave Theory and Techniques Symposium, June 2002, Vol 1-3 pp 2181-2184

Publications

[1] G. Le Coustre, O. Jardel, S. Piotrowicz, E. Chartier, J.C Jacquet, E. Morvan, M.Stanislaviak, P. Eudeline, C. Gaquière, S. Delage

"Étude de différentes solutions d'adaptation pour la conception d'un amplificateur de classe 100W à base de HEMT AlGaN/GaN"

16èmes Journées Nationales Microondes, Grenoble, Mai 2009

[2] S. Piotrowicz, E. Morvan, R. Aubry, S. Bansropun, T. Bouvet, E. Chartier, T. Dean, O. Drisse, C. Dua, D.Floriot, M.A. diForte-Poisson, Y. Gourdel, A.J. Hydes, J.C.Jacquet, O. Jardel, D. Lancereau, J.O. Mc Lean, G. Lecoustre, A. Martin, Z. Ouarch, T.Reveyrand, M. Richard, N. Sarazin, D. Thenot and S.L. Delage

"State of the Art 58W, 38% PAE X-Band AlGaN/GaN HEMTs microstrip MMIC Amplifiers" IEEE Compound Semiconductor IC Symposium CSICS 2008, 12-15 October, Montrey, CA, USA, 2008

[3] S. Piotrowicz, B. Mallet-Guy, E. Chartier, J.C. Jacquet, O. Jardel, D. Lancereau, G. Le Coustre, E. Morvan, R. Aubry, C. Dua, M. Oualli, M. Richard, N. Sarazin, M.A. diForte-Poisson, J. Delaire, Y. Mancuso, S.L.Delage.

"Broadband AlGaN/GaN High Power Amplifiers, Robust LNAs, and Power Switches in L-Band"

Proceedings of the 39th EUMC, sept-oct 2009, Roma, Italy

[4] G. Le Coustre, J.C. Jacquet, O. Lancry, R. Aubry, E. Pichonnat, C. Gaquière, S.Piotrowicz and S.L. Delage

"Influence of thermal boundary resistance between GaN/SiC on operating temperatures of AlGaN/GaN HEMTs"

Sousmis a publication a Microwave Optical and Technology Letters.

Résumé

Contribution au développement d'une Filière de Transistor de Forte Puissance à base de Technologie HEMT GaN pour Applications Telecoms et Radar

Résumé : L'utilisation de matériaux grand gap, et tout particulièrement l'emploi du nitrure de gallium est une solution pour la génération de puissance aux fréquences microondes. Les HEMTs réalisés à partir du matériau GaN présentent actuellement les meilleures performances mondiales pour la génération de puissance hyperfréquence. Cependant, les concepteurs ont besoin de connaître leurs limitations électriques : Plus précisément, ils ont besoin de connaître leurs caractéristiques électriques dans leurs zones de fonctionnement et d'en avoir des modèles mathématiques intégrables dans des outils de CAO. Dans une première partie, des caractérisations électriques ont été effectuées afin de déterminer l'impact des limitations physiques sur la génération de puissance : tension de claquage, pièges de drain et de grille, résistance thermique d'interface dans l'épitaxie ... Dans la deuxième partie de cette thèse, la conception et la réalisation de premières maquettes ont été effectuées en bande S (3 GHz). Ces maquettes permettent une première caractérisation des composants de puissance de plusieurs millimètres de développement de grille réalisés au laboratoire. Ces caractérisations, pour des considérations de connexions mais également thermiques ne sont pas réalisables sous pointes. Ces mesures permettent également la détermination des impédances optimales en puissance et en rendement au plus près des composants afin de les connaitre avec précision. Ces impédances seront utilisées lors de la conception des amplificateurs de puissance présentée dans la dernière partie. Dans un premier temps, une analyse de l'impact des adaptations d'entrée et de sortie sur la largeur de bande d'adaptation a été réalisée. Une attention particulière a été consacrée à l'architecture de l'adaptation d'entrée. Dans un second temps, une présentation de la conception et de caractérisation d'amplificateurs de puissance de classes 25W et 100W en bande S est présentée. Des mesures de ces amplificateurs ont montré des puissances de sortie supérieures à 120W avec un rendement en puissance ajoutée et un gain en puissance associé respectivement de 40% et 22dB. Ces résultats en termes de puissance, de rendement et de température confortent la possibilité de réaliser des amplificateurs en bande-S pour des applications radars en technologie GaN.

Mots clés : HEMT, GaN, Amplificateur de forte puissance, Bande-S, Tension de claquage, Raman
Contribution to the development of a new high power transistor process based on the GaN HEMT technology for telecom and Radar applications

Abstract: The use of materials large gap, and particularly the use of gallium nitride is a solution for the generation of power at the frequencies microwaves. HEMTs realized starting from the GaN material currently present the best world performances for the generation of power ultra high frequency. However, the originators need to know their electric limitations: More precisely, they need to know their electric characteristics in their zones of operation and to have of them integrable mathematical models in tools of CAD. In a first part, electric characterizations were carried out in order to determine the impact of the physical limitations on the generation of power: tension of breakdown, traps of drain and grid, thermal resistance of interface in the epitaxy... In the second part of this thesis, the design and the realization of first models were carried out bandages S (3 GHz) of it. These models allow a first characterization of the components of power of several millimetres of development of grid realized the laboratory. These characterizations, for also thermal considerations of connections but are not realizable under points. These measurements also allow the determination of the optimal impedances in power and output closest them component in order to to know them with precision. These impedances will be used when designing amplifier of power presented in the last part. Initially, an analysis of the impact of the adaptations of entry and exit over the bandwidth of adaptation was carried out. A detailed attention was devoted to the architecture of the adaptation of entry. In the second time, a presentation of the design and characterization of amplifiers of power of classes 25W and 100W in band S is presented. Measurements of these amplifiers showed powers of exit higher than 120W with an output in added power and a power gain respectively associated with 40% and 22dB. These results in terms of power, output and temperature consolidate the possibility of producing amplifiers bandage some for radars applications in GaN technology.

Keywords: HEMT, GaN, High Power Amplifier, S-Band, Breakdown Voltage, Raman