

N° d'ordre : 4266

**UNIVERSITÉ DES SCIENCES ET TECHNOLOGIES DE LILLE**

**THÈSE**

pour obtenir le grade de

**DOCTEUR DE L'UNIVERSITÉ  
DES SCIENCES ET TECHNOLOGIES DE LILLE**

**Spécialité : « microondes et microtechnologies »**

Par

**Andrey SHCHEPETOV**

Le 13 novembre 2008

Titre :

**Étude et fabrication de dispositifs nanométriques pour  
applications THz**

---

Directeur de thèse : A. CAPPY

Co-directeur de thèse : S. BOLLAERT

---

**JURY**

Mr. D. THÉRON

Président

Mr. F. ANIEL

Rapporteur

Mr. Y. JIN

Rapporteur

Mr. W. KNAP

Examineur

Mr. H. MAHER

Examineur



## Remerciements

Avant de commencer, voudrais-je remercier tous les gens de l'IEMN, et non seulement, tous ceux grâce à qui ceci est devenu possible.

En tout premier, un grand merci à M. Alain Cappy, mon directeur de thèse et directeur de l'IEMN, de m'avoir fait confiance, accueilli dans son laboratoire, et guidé tout au long de ma thèse.

Merci à tous les membres du jury : les rapporteurs M. F. Aniel, M. Y. Jin, et les examinateurs M. W. Knap et M. H. Maher, qui ont eu le temps et les forces d'étudier mon manuscrit et de m'accorder leur attention, ainsi que M. le président du jury D. Théron d'avoir géré ma soutenance.

Un grand merci à Gilles Dambrine, notre chef de groupe ANODE, qui malgré ses activités très chargées, avait toujours du temps pour nous donner de bonnes idées et répondre à nos questions.

Un merci très spécial à mon chef et encadrant direct – Sylvain Bollaert. Maintenant, que tout est terminé, je peux dire honnêtement que pour moi, il représente l'exemple d'un encadrant.

Merci à Yannick Roelens, mon encadrant non officiel, qui a eu des idées originales et qui est toujours prêt à nous aider.

Je remercie également Nico Wichmann avec qui je crois j'ai passé le plus de temps en discussions sur la techno, la physique, les gougoules, les maisons (briques, joints...)...

Merci beaucoup à tout le personnel de l'IEMN, les ingénieurs de la salle blanche et de la salle de caractérisation, les permanents, les doctorants, les postdocs : Christophe (grâce à qui je suis devenu un pro du MEB :), Mark, Michel et Yves (pour toutes les magnifiques lithos que j'ai eues, et de m'avoir permis d'utiliser cette machine magnifique – EBPG 5000+), André, Annie et Christiane (pour leur accueil chaleureux de mes demandes de dépôt de métallisations, d'oxydes et pour les problèmes du fameux bâti 5), Pascal (pour son aide à toutes mes lithos optiques et élécs), Xavier, Christophe et Jean Louis (pour les magnifiques épitaxies sur lesquelles je fabriquais mes dispositifs), Bertrand (les microscopes, les profilos...), également à VD (grâce à qui j'ai eu de nombreuses "vacances" à Montpellier).

Bien sûr Sylvie pour toutes les mesures en carac et de m'avoir formé à poser les pointes hyper, mais aussi pour un très bon pâté et les magnifiques quiches saumon et lardons et pour son aide à ma soutenance.

Et à tous les autres que je ne cite pas mais à qui je pense.

Sans eux, rien ne serait possible...

And last but not least – un très très grand spassibo à toute ma chère équipe (actuelle et ex), et plus concrètement à Estelle, Lolo, Coco W-ff, OO, Tao (ありがとう!), Nan (感謝!), Bea (Gracias!), Cyril, Hélo, Nono, JMB, Isa et tous les autres. Grâce à eux, j'étais toujours en bonne forme et je me sentais utile (une question.. du MEB.. de l'AFM.. un PC cassé..). Bref, tous ceux qui savent rire, faire rire, qui aident, et à cause de qui ma présence à l'IEMN n'était que la fête. Et grâce à qui (Lolo, OO et Coco) ce manuscrit fut vérifié et terminé.

Ну и в заключение, спасибо конечно же моему брату (за поставки пива и полезные жизненные наравоучения), моей сестре (за всегда тёплый и радостный приём у себя в гостях) и папе с мамой (за заботу и то, что благодаря им я такой какой я есть).

p.s. à vrai dire, je ne pensais jamais qu'un jour je pourrais devenir docteur...



# **SOMMAIRE**



<b>INTRODUCTION GÉNÉRALE.....</b>	<b>11</b>
<b>I. PRÉSENTATION GÉNÉRALE.....</b>	<b>15</b>
I.1. Motivation - pourquoi travailler dans le THz ?.....	17
I.2. État de l'art des dispositifs existants.....	18
I.2.A. MOSFET, HBT, HEMT et circuits intégrés.....	19
I.2.A.a. MOSFET.....	19
I.2.A.b. HBT.....	20
I.2.A.c. HEMT.....	20
I.2.B. Sources et détecteurs THz.....	22
I.2.B.a. Sources.....	22
I.2.B.b. Détecteurs.....	24
I.2.C. Conclusion sur le choix des composants sous étude.....	26
I.3. Présentation générale du HEMT.....	27
I.3.A. Principe de fonctionnement.....	27
I.3.B. Structure des bandes.....	28
I.3.C. Paramètres électriques du HEMT.....	29
I.3.C.a. Gains et fréquences de coupure.....	30
I.3.C.b. Schéma électrique équivalent.....	30
I.3.C.c. Optimisation théorique du HEMT.....	32
I.3.D. Différentes filières.....	33
I.3.E. Limitations des performances fréquentielles du HEMT.....	35
I.4. Objectifs du travail.....	38
I.4.A. Solutions alternatives.....	38
I.4.B. Transistor à onde plasma.....	38
I.4.C. Transistor double grille.....	41
I.4.C.a. Transistor avec une grille arrière (Back-Gate Transistor - BG-HEMT).....	41
I.4.C.b. Transistor à deux grilles (Double Gate Transistor - DG-HEMT).....	42
<b>II. TECHNOLOGIE DES COMPOSANTS THZ.....</b>	<b>45</b>
II.1. Introduction.....	47
II.2. Procédé de fabrication d'un HEMT standard.....	48
II.2.A. Structure et topologie du HEMT.....	48
II.2.B. Motifs de test.....	49
II.2.C. Étapes de fabrication.....	49
II.2.C.a. Marques d'alignement et contacts ohmiques.....	50
II.2.C.b. Mesa.....	51
II.2.C.c. Passivation et définition pied de grille.....	51
II.2.C.d. Plots d'épaissement.....	52
II.2.C.e. Lithographie et gravure de pied de grille.....	52
II.2.C.f. Gravure du fossé de grille et métallisation.....	53
II.2.D. Étapes « critiques ».....	53
II.3. Fabrication de transistors à onde plasma.....	54
II.3.A. Hétérostructure.....	54
II.3.B. Première structure – capacité intégrée.....	55
II.3.C. Améliorations des capacités MIM.....	57
II.3.D. Deuxième structure – étude paramétrique.....	59
II.3.D.a. Structure des composants.....	59

II.3.D.b. Recess digital.....	60
II.3.E. Conclusion.....	62
II.4. Fabrication de transistors à grille arrière (BG-HEMT).....	63
II.4.A. Hétérostructure.....	63
II.4.B. Procédé de fabrication – premier essai.....	64
II.4.B.a. Report sur un substrat hôte.....	66
II.4.B.b. Gravure de substrat et de couches d'arrêt.....	66
II.4.B.c. Réalisation de la grille arrière.....	66
II.4.C. Problèmes et améliorations de ce procédé.....	67
II.4.C.a. Gravure de la couche d'InP sur la face arrière.....	68
II.4.C.b. Dépôt de Nitrure de Silicium Si <sub>3</sub> N <sub>4</sub> .....	69
II.4.C.c. Report sur Silicium.....	70
II.4.C.d. Fissuration des zone actives.....	70
II.4.D. Conclusion.....	71
II.5. Fabrication de transistors double-grille (DG-HEMT).....	72
II.5.A. Présentation du transistor double-grille.....	72
II.5.B. Hétérostructure.....	72
II.5.C. Procédé de fabrication du DG-HEMT.....	73
II.5.C.a. Choix de l'oxyde.....	75
II.5.C.b. Grilles en double T.....	75
II.5.C.c. Lithographie électronique – 50 kV ou 100 kV?.....	76
II.5.D. Report sur un substrat hôte.....	77
II.5.E. Étapes réalisées sur la face arrière.....	78
II.5.E.a. Gravure de substrat et réalisation de la deuxième grille.....	78
II.5.E.b. Alignement des grilles.....	79
II.5.F. Problèmes observés.....	81
II.5.G. Conclusion.....	81
II.6. Fabrication de transistors multicanaux.....	82
II.6.A. Présentation des dispositifs.....	82
II.6.B. Étapes technologiques.....	83
II.7. Conclusion.....	84
<b>III. ÉTUDE ET CARACTÉRISATION DE TRANSISTORS À ONDES PLASMA.....</b>	<b>85</b>
III.1. Introduction.....	87
III.2. Théorie des transistors à onde plasma.....	88
III.2.A. Relation de dispersion des ondes plasma.....	88
III.2.B. Fréquence de l'onde plasma.....	89
III.2.B.a. Conditions de bords.....	89
III.2.C. Matériaux utilisés.....	90
III.3. Systèmes de mesures THz.....	93
III.3.A. Détection synchrone (« lock-in »).....	93
III.3.B. Détection.....	94
III.3.B.a. Sources d'émission.....	94
III.3.B.b. Types de mesures de détection.....	95
III.3.C. Émission.....	96
III.4. Transistors basés sur le modèle de Dyakonov et Shur.....	98
III.4.A. Introduction.....	98
III.4.B. Caractérisation des dispositifs à capacité MIM.....	98

III.4.B.a. Mesures standards.....	99
III.4.B.b. Mesures d'émission THz.....	103
III.4.B.c. Mesures de détection THz.....	105
III.4.B.d. Simulations Monte Carlo.....	107
III.4.C. Conclusion.....	110
III.5. Deuxième structure réalisée – modèle de Ryzhii.....	111
III.5.A. Présentation du nouveau modèle.....	111
III.5.B. Description des dispositifs pour étude paramétrique.....	112
III.5.B.a. Géométries et dimensions.....	112
III.5.B.b. Particularités de fabrication.....	113
III.5.C. Caractérisations DC et microondes (0-50 GHz).....	113
III.5.D. Caractérisation THz.....	114
III.5.D.a. Émission.....	114
III.5.D.b. Détection.....	115
III.6. Description des transistors multicanaux.....	118
III.6.A. Caractérisation DC.....	118
III.6.B. Caractérisation THz.....	118
III.6.B.a. Mesures de détection.....	119
III.6.B.b. Mesures d'émission.....	120
III.6.C. Conclusion sur les structures multicanaux.....	122
III.7. Conclusion et perspectives des transistors à ondes plasma.....	123
<b>IV. ÉTUDE ET CARACTÉRISATION DE TRANSISTORS DOUBLE-GRILLE.....</b>	<b>125</b>
IV.1. Introduction.....	127
IV.2. Systèmes et techniques de caractérisation.....	128
IV.2.A. Appareils utilisés pour les mesures .....	128
IV.2.B. Troisième pointe utilisée.....	128
IV.2.C. Calibration du système de mesure hyperfréquence.....	129
IV.2.D. Extraction des lignes coplanaires d'accès.....	129
IV.3. Transistor à grille arrière (BG-HEMT).....	130
IV.3.A. Introduction.....	130
IV.3.B. Première série.....	131
IV.3.B.a. Mesures statiques.....	131
IV.3.B.b. Mesures hyperfréquences.....	133
IV.3.C. Deuxième série – suppression de la couche d'InP.....	137
IV.3.D. Comparaison avec les simulations Monte Carlo.....	137
IV.3.D.a. Transistor avec et sans couche tampon.....	138
IV.3.D.b. Transistor avec une grille arrière – paramètres physiques.....	139
IV.3.D.c. Caractéristiques statiques et hyperfréquences.....	140
IV.3.E. Conclusion.....	143
IV.4. Transistor double-grille (DG-HEMT).....	145
IV.4.A. Historique.....	145
IV.4.B. Introduction.....	145
IV.4.C. Caractérisation électrique.....	147
IV.4.C.a. Mesures en régime statique.....	147
IV.4.C.b. Mesures hyperfréquences.....	149
IV.4.D. Deuxième série de DG-HEMTs.....	153
IV.4.E. Simulation Monte Carlo.....	153

IV.4.F. Conclusion sur les transistors double-grille.....	157
<b>V. CONCLUSION ET PERSPECTIVES GÉNÉRALES.....</b>	<b>159</b>
<b>VI. ANNEXES.....</b>	<b>165</b>
VI.1. Annexe 1 - Masques des plaques réalisées.....	167
VI.1.A. Masque général de la plaque N° 11136 (TTOP2 et TTOP3).....	167
VI.1.B. Masque général de la plaque N° 11253 (TTOP4 et TTOP5).....	169
VI.1.C. Masque général de la plaque N° 16166 (DG-HEMT1).....	171
VI.1.D. Masque général des plaques N° 17030 et 17031 (DG-HEMT2 et SG-HEMT).....	172
VI.2. Annexe 2 – Procédés de fabrication.....	173
VI.2.A. Liste des produits utilisés lors des étapes technologiques.....	173
VI.2.B. Les étapes communes utilisées dans les procédés.....	174
VI.2.C. Procédé amélioré de fabrication des transistors à ondes plasma à capacité MIM intégrée (double couche de nitrure de silicium), N° Op. 11136, épitaxie N° S040603.....	177
VI.2.D. Procédé amélioré de fabrication des transistors à ondes plasma pour une étude paramétrique, N° Op. 11253, épitaxie N° S040605.....	178
VI.2.E. Procédé de fabrication des transistors à grille arrière (BG-HEMT), N° Op. 16166, épitaxie N° G060205.....	179
VI.2.F. Procédé de fabrication des transistors double-grille (DG-HEMT), N° Op. 17030, épitaxie N° G061207.....	180
VI.2.G. Détails des manipulations pour la réalisation du recess digital.....	182
VI.3. Annexe 3 - Liste des publications et des conférences scientifiques.....	183
<b>VII. BIBLIOGRAPHIE.....</b>	<b>187</b>
<b>RÉSUMÉ.....</b>	<b>194</b>

# **INTRODUCTION GÉNÉRALE**



## Introduction générale

Depuis quelques années, le développement de dispositifs intégrables fonctionnant aux fréquences TéraHertz (longueurs d'onde sub-millimétriques) focalise l'activité de groupes de recherche académique et industrielle. Cet engouement est à relier à la nécessité de réaliser des dispositifs bas coûts, intégrables et donc adaptés aux besoins des industriels. On parle de gap « THz », pour définir l'absence de dispositif couvrant cette gamme de fréquence et présentant ces caractéristiques. Cette gamme de fréquences intéresse la communauté scientifique en microélectronique (avec par exemple le développement des circuits intégrés à 300 GHz [HEMT 1 THz]) ainsi qu'en optoélectronique (Laser Quantiques à Cascade à quelques THz [QCL JPL]). Le grand intérêt des radiations THz est à relier aux nombreuses applications possibles dans les domaines : médical, militaire, spatial, pour les télécommunications, pour la sécurité, en qualité industrielle, etc...

Nous avons essayé d'adresser cette gamme de fréquence en utilisant de nouvelles structures ou de nouveaux concepts basés sur des topologies de type HEMT (High Electron Mobility Transistor). L'idée de baser nos dispositifs sur des HEMTs, est motivée par la maturité de ces technologies, c'est en fait donc un excellent candidat pour un développement industriel à bas coût. Notre but était de concevoir, réaliser et caractériser ces dispositifs pour les applications THz. Deux voies ont été abordées : une première voie qui repose sur une structure de HEMT double-grille. L'objectif est de surpasser les limites fondamentales des transistors à effet de champ, pour la réduction des effets de canal court [Kizilyalli, Short Channel Effect]. Une seconde voie qui s'appuie sur un mécanisme physique différent : les ondes plasma dans le gaz bidimensionnel d'un HEMT. La première voie consiste en une amélioration de la structure à effet de champ standard, les fréquences visées sont de quelques centaines de GHz à 1 THz. La seconde utilise un concept en rupture avec un fonctionnement conventionnel de la structure à effet de champ, et les fréquences envisagées devraient permettre de couvrir le gap THz (quelques centaines de GHz à quelques THz).

Dans ce manuscrit nous avons présenté le récapitulatif des travaux effectués au sein de laboratoire central de l'IEMN durant les 3 années d'une thèse intitulée "Étude et fabrication de dispositifs nanométriques pour applications THz".

La structure de ce manuscrit est divisée en quatre chapitres.

Dans le premier chapitre, nous allons expliquer quelles sont nos motivations pour les dispositifs, que nous avons choisis d'étudier. Nous présenterons l'état de l'art des dispositifs THz existants. Nous verrons qu'actuellement, il existe un "gap THz" c'est-à-dire une gamme de fréquences entre quelques centaines de GHz et quelques THz, qui est toujours peu accessible aux dispositifs électroniques aussi bien qu'aux dispositifs optiques. Nous essayerons de trouver des solutions pour atteindre ce gap THz. Nous allons présenter brièvement deux structures que nous avons choisies pour ce travail - les transistors à ondes plasma et les transistors à deux grilles, ainsi que leurs performances et améliorations attendues.

Dans le deuxième chapitre, nous allons présenter les études technologiques que nous avons menées afin de réaliser les structures désirées. Les deux structures sont basées sur un HEMT AlInAs/GaInAs standard, ainsi les étapes de réalisation de ce transistor seront rapidement présentées et expliquées. Nos composants sont basés sur l'hétérostructure AlInAs/GaInAs de part les excellentes mobilités électroniques avec le matériau GaInAs ainsi qu'une technologie bien maîtrisée. Ensuite nous verrons quelles sont les nouveautés apportées au procédé technologique. Nous allons montrer quelles étaient les difficultés rencontrées durant la fabrication et quelles sont les solutions proposées.

Le troisième chapitre présentera le transistor à ondes plasma - son principe de fonctionnement ainsi que l'état de l'art des dispositifs utilisant ce mécanisme physique. Le transistor à onde plasma est un nouveau concept proposé par Dyakonov et Shur en 1993, qui permet de réaliser un détecteur et un émetteur de radiation THz. Il est basé sur un HEMT AlInAs/GaInAs sur substrat d'InP. Ce dispositif aurait plusieurs avantages comme le bas coût, la facilité de fabrication avec la possibilité d'intégration, la fréquence ajustable etc. Les modifications du modèle théorique ainsi que des simulations électro-physiques de type Monte Carlo seront montrées et expliquées.

Enfin dans le dernier chapitre nous verrons le principe et les résultats obtenus avec les transistors à deux grilles: le transistor à grille arrière et le transistor double-grille. Ces composants sont basés sur un HEMT standard et utilisent une technique de report de la plaque sur un substrat hôte avec la réalisation de certaines étapes sur la

## Introduction générale

face arrière. L'intérêt de ces composants est l'augmentation des performances fréquentielles et statiques grâce à la diminution des effets de canal court et à l'amélioration de la commande des charges. Pour le transistor à grille arrière, les nouvelles fonctionnalités pourraient être obtenues. Les performances électriques mesurées seront comparées avec les résultats des simulations Monte Carlo.

Dans la conclusion nous allons résumer des résultats que nous avons obtenus et présenterons les perspectives possibles pour ce type de composants.

Les annexes seront consacrés à la présentation des détails technologiques: des masques et des procédés de fabrication des dispositifs.

\*

# **I. PRÉSENTATION GÉNÉRALE**

\*



## I.1. Motivation - pourquoi travailler dans le THz ?

Le progrès technologique dans le domaine de la fabrication de dispositifs semiconducteurs a un certain nombre d'axes de recherche principaux: miniaturisation, montée en fréquence, montée en puissance, diminution de la consommation et du bruit, recherche de technologies de fabrication plus simples et moins chères... Le problème auquel nous nous sommes intéressés dans le cadre de ce travail est la possibilité d'augmenter la fréquence de fonctionnement des transistors de la filière III-V et de créer des émetteurs et des détecteurs de la radiation aux THz. Les fréquences de fonctionnement actuelles des composants actifs atteignent environ 500 GHz. Plus spécifiquement, certains composants ont des fréquences de coupure de l'ordre du THz. Pour les composants optiques le domaine d'opération commence à des fréquences autour de plusieurs THz.

La possibilité d'augmenter les fréquences de coupure à un double intérêt; le premier étant d'augmenter la vitesse de fonctionnement des systèmes, par exemple pour la communication ou pour les systèmes de calcul; le deuxième est le développement d'émetteurs et de détecteurs de radiation dans la gamme 100-10 000 GHz. Cette gamme de fréquences est de plus en plus intéressante car on y trouve beaucoup d'applications émergentes: imagerie médicale non destructive, imagerie industrielle pour le contrôle de qualité, les applications militaires et de sécurité (systèmes de détection de gaz nocifs et de matériaux explosifs), les radars, les applications spatiales, les télécommunications...

Il existe déjà des **systèmes d'imagerie et de spectroscopie THz** commercialisés comme les systèmes de Teraview [TeraView] qui sont prévus pour l'utilisation dans différents domaines: pharmaceutique, médical, sécurité et caractérisation des matériaux.

Quelques exemples d'applications de ces systèmes sont présentés sur la figure I.1.2.

Les systèmes fabriqués par ThruVision [ThruVision] sont basés sur l'imagerie passive de la radiation émise par les humains et les objets. Ils sont principalement utilisés dans les aéroports, pour la sécurité dans des sociétés...



Fig. I.1.1: Système d'imagerie médicale de TeraView




Fig. I.1.2: Exemples d'application de l'imagerie THz [TeraView]. A gauche: images THz (a) et optiques (b et c) d'une semelle avec une lame de couteau céramique et un matériau explosif (Semtex) cachés. A droite une photo optique (d) et THz (f) d'une dent avec une carie.

QuinetiQ [QinetiQ] développe le même type de systèmes. Les produits de ces deux compagnies sont déjà utilisés dans les aéroports d'Angleterre.



Fig. I.1.3: Système d'imagerie passive de ThruVision

## I. Présentation générale

La NASA utilise les systèmes d'imagerie de Picometrix à base des rayons T<sup>1</sup> pour examiner l'extérieur des Space Shuttles<sup>2</sup> afin de déterminer la présence des défauts de recouvrement et la qualité de collage des plaques d'isolation.

Les potentialités d'**observation de l'Univers** dans la gamme des fréquences THz attirent beaucoup d'attention de différents laboratoires dans le monde entier. Les projets de spectroscopie THz existent pour différentes applications: l'ESA<sup>3</sup> a participé au développement de «Herschel Space Observatory», pour fabriquer un système d'imagerie en photométrie et spectroscopie dans l'espace; un autre projet ALMA<sup>4</sup> constitué d'un réseau d'antennes destiné à étudier la physique de l'Univers froid a été mis en place au Chili; APEX<sup>5</sup> complète le projet ALMA par des antennes plus compactes qui peuvent être placées dans des endroits plus limités.

Récemment, un **système de télécommunication** sans fils avec des débits de 10 Go/s à 120 GHz à une distance supérieure à 1 km dans des conditions difficiles (humidité) (ce qui est le record de vitesse de communication sans fils en ce moment) a été présenté [THz Telecom]. Cet exemple montre la possibilité d'utilisation des fréquences THz pour la communication malgré plusieurs difficultés apparentes.




Fig. I.1.4: Système de communication THz. A gauche: antenne et générateur de signal sub-THz. A droite: essais dans les conditions réelles

En revanche ces **dispositifs ne sont pas sans inconvénients** - ils restent très volumineux, coûteux, consomment beaucoup et sont parfois peu efficaces. C'est la raison pour laquelle la zone des fréquences entre quelques centaines de GHz jusqu'à quelques THz est toujours appelée "**Gap THz**" car il n'y a actuellement pas de dispositifs en état solide avec des qualités nécessaires: compact, faible consommation, faible coût, simple à fabriquer et à intégrer avec des circuits usuels etc. En ce moment il n'existe pas de solution innovante pour résoudre ce problème.

- 1 Rayons T – un autre terme pour définir la radiation dans la gamme de fréquences THz
- 2 Space Shuttle – une navette spatiale utilisée par NASA
- 3 ESA - European Space Agency
- 4 ALMA - Atacama Large Millimeter/submillimeter Array
- 5 APEX - Atacama Pathfinder EXperiment

## **I.2. État de l'art des dispositifs existants**

Dans l'industrie il existe quelques sources et détecteurs THz qui sont utilisés dans les systèmes d'imagerie et de spectroscopie et qui ont été présentés. Mais l'utilisation de ces dispositifs reste difficile. La possibilité de réaliser des dispositifs à l'état solide aurait beaucoup de potentialité grâce à la possibilité d'intégration et à la facilité de fabrication et d'utilisation.

Pour atteindre le gap THz avec les dispositifs à l'état solide, deux approches existent actuellement. L'une d'entre elles concerne des dispositifs électroniques actifs (comme les transistors) et passifs (les diodes Schottky et GUNN etc); l'autre concerne des dispositifs optiques (comme les diodes lasers, QCL<sup>6</sup> etc). Dans la première approche on essaie d'augmenter la fréquence de fonctionnement des composants électroniques. Pour la deuxième, le but est au contraire de diminuer la fréquence d'opération des éléments optiques. Pour les deux cas il est très souhaitable d'avoir la possibilité d'opérer à température ambiante.

Dans la suite de ce chapitre nous allons décrire les composants électroniques susceptibles d'atteindre le THz et nous allons distinguer:

- les composants électroniques actifs de type transistor et
- les émetteurs / détecteurs de radiation THz basés sur les éléments passifs.

En ce qui concerne les **composants actifs** à l'état solide, il existe un certain nombre de dispositifs qui ont été beaucoup étudiés et sont largement utilisés actuellement: les transistors à effet de champ sur substrat de silicium (MOSFET<sup>7</sup>), les transistors à effet de champ de la filière III-V (HEMTs<sup>8</sup> sur substrats GaAs et InP) et les transistors bipolaires à hétérojonction (HBT<sup>9</sup>) sur les substrat Si (HBT SiGe) et InP (HBT III-V).

Pour **les émetteurs et les détecteurs** de radiation à la fréquence autour du THz à l'état solide, on utilise les diodes Schottky<sup>10</sup>, IMPATT et GUNN, les diodes à résonance tunnel (RTD) pour la gamme de fréquences ~100 GHz; et les lasers à cascades quantiques (QCL), lasers photomélégés, photodiodes, bolomètres etc. pour les fréquences plus hautes - autour de 1 THz.

En plus des sources à l'état solide, les **sources à tube** à vide: lasers à gaz, carcinotrons etc sont souvent utilisées.

### **I.2.A. MOSFET, HBT, HEMT et circuits intégrés**

#### **I.2.A.a. MOSFET**

La filière la plus connue est le **Metal Oxide Semiconductor Field Effect Transistor** (MOSFET), elle existe depuis environ 45 ans. Les avantages des MOSFET sont nombreux: la maîtrise et le bas coût de fabrication, les hautes performances en fréquence, la haute fiabilité et un très bon rendement.

Les fréquences maximales atteignent aujourd'hui environ 500 GHz avec N-MOSFET et 350 GHz avec P-MOSFET [CMOS 485 GHz]. Ceci est possible grâce à la diminution des dimensions de dispositifs, en particulier la longueur

6 QCL - Quantum Cascade Laser

7 MOSFET - Metal Oxide Semiconductor Field Effect Transistor

8 HEMT - High Electron Mobility Transistor

9 HBT - Heterojunction Bipolar Transistor

10 En effet les diodes Schottky peuvent être utilisées comme les sources et le détecteurs de la radiation THz. En émission, les fréquences de base sont de l'ordre de 100 GHz, en détection il est possible d'aller jusqu'à quelques THz.

## I. Présentation générale

de grille qui est actuellement de 35 nm environ (ce qui correspond au nœud technologique de 45 nm) [45 nm node] sur les dispositifs commercialisés et de 25 nm environ pour les dispositifs en recherche (nœud technologique de 32 nm) [32 nm IMEC], et de la distance entre la grille et le canal (l'épaisseur de l'oxyde de grille) qui est de 0.8 - 1.0 à 2 nm. Un avantage primordial des MOSFETs vient de l'utilisation de substrats de Silicium d'où leur faible coût de fabrication: la taille des substrats actuels est de 300 mm et l'ITRS<sup>11</sup> prévoit vers 2015 l'utilisation de substrats de 450 mm, ce qui va abaisser davantage le prix. En revanche, le problème principal des composants à base de Silicium est sa basse mobilité électronique qui est autour de 1 400 cm<sup>2</sup>/Vs. Cela ne permet pas d'atteindre des fréquences aussi importantes (à des dimensions égales) que sur les matériaux III-V où les mobilités actuelles sont de l'ordre de 10 000 - 40 000 cm<sup>2</sup>/Vs.

Récemment un circuit intégré numérique avec une fréquence d'horloge supérieure à 50 GHz a été montré [CMOS 50 GHz clock]. Pour les applications analogiques, un émetteur/récepteur à 60 GHz pour WPAN<sup>12</sup> a été présenté [CMOS 60 GHz Radio]; un oscillateur local à 80 GHz a été fabriqué et pourrait être utilisé pour les applications d'imagerie. Des LNAs<sup>13</sup> en cascade à deux étages avec un gain de 4.8 dB à 94 GHz et à trois étages avec un gain de 9 dB à 80 GHz ont également été montrés.

En ce moment un circuit amplificateur à base de CMOS fabriqué par ST Microelectronics est en cours de caractérisation à l'IEMN. D'après les simulations il aura un gain de 3.5 dB à 180 GHz.

### **I.2.A.b. HBT**

Le **transistor bipolaire à hétérojonction (HBT** - Heterojunction Bipolar Transistor) est un composant à base de matériaux III-V sur substrat d'InP ou de SiGe sur substrat de Si. Il a déjà prouvé ces capacités pour atteindre des fréquences très élevées, de l'ordre de 765 GHz [PHBT 765 GHz]. L'inconvénient des transistors bipolaires à hétérojonction est la complexité de l'ingénierie des bandes liée au choix des matériaux utilisés et la complexité de la fabrication (verticale).

Les circuits à base de HBT InP ont montré leurs potentialités avec les amplificateurs à un étage de fréquence 184 GHz avec un gain de 4.3 dB et jusqu'à 255 GHz avec 3.5 dB de gain [HBT InP 184-255 GHz ampli]. Un VCO<sup>14</sup> avec la fréquence fondamentale de 311 GHz a aussi été fabriqué [HBT InP 311 GHz VCO].

Pour les transistors bipolaires sur Silicium, les LNA et PA<sup>15</sup> avec des fréquences supérieures à 60 GHz existent, avec des gains jusqu'à 14 dB à 65 GHz pour un LNA et jusqu'à 17 dB à 77 GHz pour un PA.

### **I.2.A.c. HEMT**

Finalement le **transistor à haute mobilité d'électrons (HEMT** - High Electron Mobility Transistor) est un transistor à effet de champ à hétérojonction. C'est le composant parmi les plus étudiés et industrialisés en ce moment car il possède plusieurs avantages comme la facilité de fabrication, de très bonnes performances, l'ultra-faible consommation et le faible niveau de bruit. Récemment, il a été reporté des fréquences de coupures de HEMTs III-V autour de 600 GHz [HEMT 610 GHz Ft] pour le  $F_t$  et de 1 THz [HEMT 1 THz] pour le  $F_{max}$ <sup>16</sup>, ce qui représente les records du monde dans ce domaine.

Les HEMTs sont très largement utilisés pour réaliser des circuits intégrés comme les amplificateurs, les mélangeurs et autres, pour les fréquences supérieures à 100 GHz. En 2006 EADS Astrium et Ommic ont présenté un amplificateur à base de HEMTs InP à quatre étages avec un gain de 14 dB dans la bande 140-160 GHz [220 GHz LNA Ommic]. Seulement un an plus tard NGST<sup>17</sup> a réalisé des amplificateurs à 40 dB de gain dans la bande W

11 ITRS - International Technology Roadmap for Semiconductors

12 WPAN - Wireless Personal Area Network

13 LNA - Low Noise Amplifier

14 VCO - Voltage Controlled Oscillator

15 PA - Power Amplifier

16 Les fréquences  $F_t$  et  $F_{max}$  correspondent aux fréquences de coupure de gain en courant et en puissance respectivement, elles seront présentées dans partie I.3.C.a.

17 NGST - Northrop Grumman Space Technology

## I. Présentation générale

(75-110GHz) et 15 dB de gain dans la bande 160-190 GHz [190 GHz LNA NGST]. Avec deux MMIC<sup>18</sup> en cascade il a été possible d'avoir un LNA à 30 dB de gain dans la bande G (140-220 GHz) et un LNA à huit étages à permis d'avoir 35 dB d'amplification autour de 184 GHz. De plus le niveau de bruit dans ces circuits est assez faible pour des circuits actifs et est de l'ordre de 4-6 dB.

Le dernier résultat vient de IEDM<sup>19</sup> 2007 où a été présenté un amplificateur à 3 étages avec le gain de 21 dB à 285 GHz, 18 dB à 300 GHz et 15 dB à 340 GHz [HEMT 1 THz].

Ces résultats montrent l'intérêt et l'avancement technologique pour les applications à très hautes fréquences. Ces circuits sont principalement utilisés dans le domaine spatial, pour les radars automobiles anti-collision, les communications sans-fils domestiques etc.

De ces résultats, on peut voir la supériorité en performances électriques des composants de la filière III-V par rapport au Si. En revanche l'inconvénient de HEMTs et de HBTs sur la filière III-V est l'utilisation de substrats InP et GaAs. La taille maximale des substrat de GaAs est de 200 mm (8") et des substrat de InP, sur lesquels les meilleurs résultats en terme de fréquence de coupure sont obtenus, sont actuellement de 100 mm (4") de diamètre. De ce fait le coût de fabrication de ces composants est plus élevé que pour les MOSFETs. De plus les substrats InP sont plus chers et plus délicats à utiliser.

Des projets comme COSMOS<sup>20</sup> pourraient partiellement résoudre ce problème [COSMOS]. L'idée est d'intégrer sur le même substrat de Silicium des composants MOSFET Si et à base de matériaux III-V. Cela doit permettre d'avoir un degré d'intégration plus important et de réaliser des circuits à signal mixte plus complexes.

Il existe aussi des technologies mixtes comme le projet DualLogic où sur un substrat de Silicium les deux MOSFETs sont réalisés: un transistor de type *N* à base de matériaux III-V et un transistor de type *P* à base de Germanium [DualLogic]. L'idée est de réaliser une filière CMOS haute performance (le Germanium présente la plus forte mobilité de trous)

Il y a encore un autre aspect jouant sur le choix de la filière à utiliser. Jusqu'à présent les composants à base de matériaux III-V ont montré leur supériorité en terme de performances surtout grâce à leur mobilité environ 10-20 fois plus importante que celle du Silicium et environ 10 fois plus que celle de SiGe. En revanche le paramètre important qui joue sur les performances c'est **la densité d'états** des électrons dans le matériau. En effet ce paramètre dans le Silicium est environ 100 fois plus important que par exemple dans le matériau InGaAs qui est souvent utilisé pour le canal d'un HEMT. Cela se traduit par « l'étalement » ou par « l'épaississement » géométrique du gaz d'électrons dans le canal. Cet effet peut être vu comme l'augmentation de la distance effective entre la grille et le gaz d'électrons ce qui évidemment dégrade les performances du transistor.

Jusqu'à présent l'influence de ce paramètre sur les composants réels n'est pas très étudiée mais doit être prise en compte pour les futurs projets.

Les nouvelles solutions pour les composants conventionnels à base de HEMT peuvent se trouver dans l'utilisation des matériaux à base d'antimoine, car sa mobilité est plus élevée; ou dans les composants de type MOS III-V, c'est-à-dire un HEMT dont le contact Schottky est remplacé par un contact MOS.

Nous verrons les causes physiques de la limitation des fréquences obtenues avec ces dispositifs par la suite dans la partie I.3.E.

Les fréquences de fonctionnement maximales obtenues avec les transistors sont présentées sur les figures I.2.1 et I.2.2. La première présente le couple des fréquences  $F_t$  et  $F_{max}$  (la description de ces deux paramètres sera donnée dans la partie I.3.C.a. ), le but est d'augmenter les deux en même temps. La deuxième figure montre

18 MMIC - Microwave Monolithic Integrated Circuit

19 IEDM - International Electronic Devices Meeting

20 COSMOS - COmpound Semiconductor Materials On Silicon

## I. Présentation générale

l'évolution des performances avec le temps.




Fig. I.2.1: Fréquences de coupures des transistors  $F_t$  et  $F_{max}$




Fig. I.2.2: Évolution avec le temps des fréquences maximales des transistors

### I.2.B. Sources et détecteurs THz

Un résumé général sur les émetteurs et détecteurs THz a été fait récemment par P.H. Siegel [THz Technology: An Overview]. Nous allons décrire brièvement les sources et les détecteurs qui sont actuellement les plus utilisés.

#### I.2.B.a. Sources

Les principales **sources électroniques** à l'état solide de radiation dans la gamme de fréquences THz sont les diodes Schottky, GUNN, diodes à avalanche (Impatt), diodes à résonance tunnel (RTD). Les fréquences atteintes avec ces composants sont de l'ordre de quelques centaines de GHz. Pour les diodes GUNN et Schottky par exemple, la fréquence d'opération de base est autour de 100 GHz, ensuite le signal est multiplié plusieurs fois. Avant la multiplication, le signal est souvent amplifié par un amplificateur MMIC à base de HEMT. Le refroidissement de ce système permet d'augmenter légèrement la puissance de sortie. Les derniers travaux de JPL de CIT<sup>21</sup> [JPL THz Schottky Multiplier] montrent la possibilité d'avoir un oscillateur local à des fréquences allant jusqu'à 2.7 THz avec des puissances de l'ordre de 800  $\mu$ W à 1 THz et 30  $\mu$ W à 1.9 THz à une température de 120 K (voir figure I.2.3). La figure I.2.4 présente l'état de l'art de différentes sources multipliées réalisées à JPL qui représentent actuellement des records de performance.




Fig. I.2.3: Exemples des éléments d'une source multipliée. A gauche: diode à contact Whisker. A droite: tripleur à 1200 GHz.

21 JPL – Jet Propulsion Laboratory, CIT – California Institute of Technology

## I. Présentation générale




Fig. I.2.4: État de l'art des sources multipliées obtenues à JPL (2005)

L'inconvénient de cette méthode est la perte de puissance émise pendant la multiplication, la complexité de fabrication (montage à 3 dimensions), le nombre élevé d'harmoniques à fréquences adjacentes, la largeur de la ligne spectrale d'émission.

Du côté des **sources optiques** en état solide on utilise des lasers à cascades quantiques (QCL<sup>22</sup>) à base de matériaux III-V, les lasers p-Ge et autres. Les lasers ont le grand avantage d'avoir une ligne spectrale très étroite comparée à toutes les autres sources. Les derniers lasers QCL descendent en fréquences jusqu'à 1.6 THz et montent en températures jusqu'à 170 K<sup>23</sup> en régime pulsé [QCL JPL]. Malheureusement ils ne fonctionnent qu'à basse température donc leurs applications sont assez limitées. Le procédé de fabrication des QCLs demande des épitaxies très sophistiquées (une hétérostructure d'un QCL est constituée d'une répétition d'une série de couches, ce qui représente généralement plus de 1000 couches à réaliser) et les procédés de fabrication assez complexes.

Un résultat récent présente une diode laser QCL avec deux raies d'émission dans les bandes infrarouges. Dans la cavité de cette diode, un effet non linéaire se passe et les deux raies du laser se mélangent en produisant un signal à 5 THz environ. L'avantage de cette solution vient de l'utilisation de la diode à la fréquence de base en infrarouge, ce qui donne la possibilité de fonctionnement à la température ambiante. La puissance émise reste pour le moment faible, mais c'est le premier dispositif en état solide avec de telles propriétés [QCL 5 THz 300 K].

En plus des lasers solides, des **lasers à gaz** (plus souvent au CO<sub>2</sub> ou à l'Ar<sup>+</sup>) existent aussi. Ils peuvent fonctionner en mode continu ou pulsé et peuvent être utilisés pour la génération de la radiation infrarouge ou THz ou pour **le pompage optique** des autres lasers. Parmi les lasers à pompage optique il existe des lasers Nd:YVO<sub>4</sub> où le pompage se fait avec une lampe à décharge, un laser à gaz ou maintenant avec une diode laser. Ces lasers eux-même peuvent être utilisés pour le pompage d'autre type de lasers comme Ti:Sapphire. Ce laser est plus souvent opérant en mode d'impulsions ultra-courtes de l'ordre de quelques femtosecondes. Les lasers Ti:sapphire sont souvent utilisés pour **exciter des ondes THz dans les matériaux semi-conducteur** comme le LT-GaAs<sup>24</sup> (une antenne réalisée sur le matériau GaAs fait à basse température de croissance) ou autre sur lequel un champ électrique est appliqué. Les impulsions ultra-rapides provoquent une radiation électromagnétique [LT-GaAs]. La fréquence de la raie du laser est autour de 300 THz, la fréquence de l'impulsion générée sera comprise dans la gamme 100-3 000 GHz. Cette technique est largement utilisée pour les mesures temporelles avec un échantillonnage rapide dans une certaine bandes de fréquences comme par exemple dans les systèmes de Teraview. Le désavantage de cette technique est la complexité de montage, la nécessité d'utilisation de lasers d'où vient son coût assez important, sa grande consommation etc.

Les lasers peuvent être aussi utilisés pour faire du **photo-mélange** - deux lasers à des fréquences proches,

22 QCL – Quantum Cascade Laser

23 En effet la fréquence minimale du laser est fixée par la température du milieu ambiant car l'énergie d'un photon émis doit être supérieure à l'énergie thermique

24 LT-GaAs - Low Temperature GaAs

## I. Présentation générale

espacés de quelques centaines de GHz, sont mélangés dans un mélangeur (un matériaux non-linéaire) avec une fréquence de sortie égale à la différence des fréquences des lasers [THz photomixing]. Pour le photo-mélange les diodes lasers sont souvent utilisées. Les fréquences d'émission peuvent être ajustées par la température des diodes<sup>25</sup>. Bien que ce système permette d'avoir une ligne assez étroite et avec une gamme de fréquences très variable, encore une fois le montage est assez complexe et une très haute stabilité des lasers est obligatoire afin d'éviter la dérivée de la fréquence du signal généré qui peut être assez importante. C'est du fait que les lasers utilisés ont généralement une longueur d'onde de 1.55  $\mu\text{m}$  ce qui est équivalent à une fréquence de  $\sim 200$  THz, donc même avec la précision fréquentielle des lasers de 0.1 % la dérivée du signal de sortie sera de 200 GHz i.e. 10-100 %.

Parmi les sources moins compactes on utilise également des sources basées sur le **faisceau d'électron** c'est-à-dire des synchrotrons [THz Synchrotron], des lasers à électrons libres [THz FEL], des carcinotrons [THz BWO]... Le mouvement oscillant des électrons dans ces dispositifs provoque une émission à des fréquences THz. Actuellement, ce sont les sources les plus puissantes dans toute la gamme des fréquences THz. En revanche malgré la haute puissance d'émission, la possibilité d'ajuster la fréquence d'émission et la ligne spectrale étroite, ces dispositifs ne peuvent être utilisés partout à cause de la consommation assez importante, l'encombrement, le coût et d'autres facteurs

La **puissance émise** est un des paramètres principaux pour estimer les performances de l'émetteur. Généralement la puissance émise *décroit* avec l'*augmentation* de la fréquence pour les sources électroniques et elle *décroit* avec la *diminution* de la fréquence pour les sources optiques. L'état de l'art des sources utilisées actuellement est représenté sur les figures I.2.5 et I.2.6.




Fig. I.2.5: Puissance maximale émise (d'après J. Hesler, University of Virginia, 2005)




Fig. I.2.6: L'état de l'art des émetteurs THz (d'après B. Miles, University of Leeds, 2007)

### I.2.B.b. Détecteurs

Parmi les détecteurs de la radiation THz, ce qui est le plus utilisé et ce qui semble le plus intéressant sont les bolomètres à électrons chauds (HEB<sup>26</sup>), les diodes Schottky et IMPATT, les détecteurs pyroélectriques. Pour les dispositifs optiques, les photodiodes sont souvent utilisées.

Les **bolomètres** permettent d'avoir une assez bonne sensibilité dans une large gamme de fréquences, ils sont faciles à fabriquer et peuvent être assemblés dans des matrices. Initialement fonctionnant uniquement à très basse température, maintenant il existe même des caméras à résolution de 640x480 pixels à 30 images par seconde, qui travaillent à la température ambiante. Par contre il n'est pas possible d'avoir la détection sélective du signal. La fréquence d'échantillonnage est assez limitée.

<sup>25</sup> Le laser peut être chauffé avec un élément chauffant, ou refroidi avec une platine à effet Peltier.

<sup>26</sup> HEB – Hot Electron Bolometer

## I. Présentation générale

Un détecteur similaire est le **pyromètre**. Son principe est légèrement différent de celui du bolomètre, alors que ces propriétés d'utilisation sont similaires. Comme le bolomètre, il mesure "la température" de l'échantillon à distance mais par principe de Stefan-Boltzmann. De ce fait, il n'est pas possible non plus d'avoir la sélectivité de détection en fréquence, c'est un détecteur large bande. De plus, la fréquence de détection est limitée par la température de mesure car l'énergie des photons captés doit être supérieure à l'énergie thermique.

En ce qui concerne les **diodes Schottky et IMPATT**, la détection THz avec la réceptivité décroissante pour les fréquences jusqu'à plusieurs THz a été montrée. Le grand avantage de ces composants est la possibilité de leur intégration dans les procédés de fabrication des MMIC. De plus la température d'opération peut aller jusqu'à la température ambiante. Par contre la détection résonante n'est toujours pas possible avec ces composants.

Les **paramètres principaux** des détecteurs sont la réponse exprimée en V/W ou en A/W et la puissance équivalente de bruit (NEP<sup>27</sup>) exprimée en W/Hz<sup>1/2</sup>.

Pour les télécommunications ou l'imagerie à très hautes fréquences le niveau de signal détecté est très faible et bruité. La **NEP** montre le bruit apporté au signal par le détecteur et donc la capacité du composant à capter les signaux faibles. Le cas idéal est d'avoir la NEP égale au bruit thermique. La figure I.2.7 présente le bruit de différents détecteurs exprimé en température équivalente en fonction de la fréquence [Detector noise]. La ligne droite représente le niveau de bruit thermique multiplié par dix.




Fig. I.2.7: Température de bruit des détecteurs actuels

La **réponse** représente l'efficacité de la détection et la nécessité de pré-amplification et d'amplification du signal détecté. Plus la réponse est élevée, plus il est facile de traiter le signal détecté.

Ces caractéristiques pour différents types de détecteurs sont données dans le tableau 1.

Tableau 1: État de l'art des détecteurs THz

Dispositif	Réponse, V/W (A/W)	NEP, W/Hz <sup>1/2</sup>
Bolomètres (Si, Ge, InSb)	$10^3 - 2 \cdot 10^4$	$10^{-11} - 10^{-16} / (10^{-19})^{28}$
Pyromètre	$10^2 - 10^4$	$10^{-10}$
Cellule de Golay	$10^2 - 10^5$	$10^{-10}$
Détecteur à puits quantique	$10^8$	-
Photodiode	$10^2 - 10^3$ (0.08 - 0.14)	$10^{-8} .. 10^{-9}$
Antenne photoconductive <sup>29</sup>	-	$10^{-16}$
Diode Schottky	$10^2 - 5 \cdot 10^3$	$10^{-10} - 5 \cdot 10^{-12}$

27 NEP - Noise Equivalent Power

28 La NEP de  $10^{-19}$  peut être obtenue avec les bolomètres à électrons froids à température de 0.1 K

29 L'antenne photoconductive est utilisée en couple avec un échantillonnage électro-optique

### **I.2.C. Conclusion sur le choix des composants sous étude.**

Dans cette partie nous avons vu que dans la gamme de fréquences entre 100 GHz et 10 THz il n'existe pas encore de sources, détecteurs et composants actifs avec les propriétés souhaitées: facilité de fabrication et d'intégration, faible dimensions, faible consommation, universalité d'application.

Les *sources existantes* ne répondent pas aux besoins de l'industrie car elles sont:

- soit compliquées à fabriquer et ont une faible puissance (diodes Schottky ou GUNN multipliées);
- soit encombrantes et consomment beaucoup (lasers à gaz, carcinotrons);
- soit compliquées à réaliser, à mettre en place ou à utiliser (QCL, photomélange);
- il n'existe pas d'émetteur de THz intégrable dans un procédé de fabrication de MOSFET ou de HEMT.

Les *détecteurs actuels* n'ont pas non plus toutes les qualités requises:

- détection résonante et ajustable en fréquence;
- avec une bonne réponse et un faible niveau de bruit;
- facile à fabriquer et intégrable avec les MOSFET ou les HEMTs.

Nous allons étudier les solutions basées sur le HEMT III-V car à l'origine ce composant possède certaines propriétés demandées: très compacts avec la technologie de fabrication connue, industrialisée et à bas coût, facilement intégrable dans les procédés existant, fonctionnant à température ambiante.

Nous allons essayer de trouver deux structures qui vont permettre de réaliser d'un côté les émetteurs et les détecteurs de radiation THz, et d'un autre côté les composants actifs pour la réalisation des circuits intégrés afin d'amplifier, moduler et mélanger les signaux THz.

### I.3. Présentation générale du HEMT

Dans cette partie nous allons présenter le principe du HEMT, la structure des bandes de valence et de conduction, les paramètres électriques principaux, les différentes filières existantes ainsi que les limitations d'augmentation des performances fréquentielles.

#### I.3.A. Principe de fonctionnement

Le HEMT est un transistor à effet de champ à hétérojonction (figure I.3.1). Nous allons parler des HEMTs de type N uniquement (c'est-à-dire les porteurs ce sont des électrons contrairement aux trous dans un HEMT de type P).

Dans un transistor à effet de champ (FET) les électrons passent sous la force du champ électrique horizontal  $E_{sd}$  dans le canal entre les contacts ohmiques c'est-à-dire de la source vers le drain, et traversent la zone sous la grille où un champ électrique vertical  $E_g$  est appliqué. Ce champ attire ou repousse les électrons, ainsi un potentiel appliqué sur la grille va permettre de moduler du courant de drain.




Fig. I.3.1: Structure d'un HEMT

On peut distinguer les FETs "normally ON" dans lesquels le courant de drain est non nul à la tension de grille nulle, et "normally OFF" dans lesquels il n'y a pas de courant qui peut passer si la tension de grille est nulle.

Par exemple pour des applications numériques il peut être nécessaire d'avoir les transistors "normally ON" et "normally OFF" sur le même substrat.

Pour avoir une quantité d'électrons suffisante dans le canal, il est nécessaire de doper la structure. Si on dope directement le canal, les atomes dopants vont entraîner une dégradation de la mobilité des électrons à cause des interactions sur impuretés et coulombiennes. Afin d'éviter cette dégradation, il a été proposé de séparer le canal conducteur et la couche dopée par un espaceur.

La structure de couche d'un HEMT est basée sur des hétérojonctions. Une hétérojonction est constituée d'un matériau à grand gap<sup>30</sup>, qui sera dopé et d'un matériau à petit gap non dopé. Il y a ainsi une formation d'un puits de potentiel, vers lequel les électrons de la couche dopée à grand gap vont transférer. Ceci conduit à la formation d'un gaz bidimensionnel d'électrons (2DEG<sup>31</sup>), proche de l'interface. On peut jouer sur l'épaisseur de l'espaceur (séparation canal – couche donneuse) afin de trouver l'optimum mobilité/concentration. Un espaceur épais va limiter le transfert d'électrons vers le canal (densité des électrons plus faible) mais améliorer la mobilité électronique du gaz (moins d'interactions coulombiennes). Enfin, si l'on ajoute une couche tampon grand gap de

30 Gap – Bande interdite

31 2DEG – Two Dimensional Electron Gas

## I. Présentation générale

l'autre côté du canal, on obtient un meilleur confinement des électrons.

Finalement pour améliorer la qualité des contacts ohmiques et diminuer la résistance, on ajoute une couche à petit gap fortement dopée, cette couche est appelée « couche de contact » ou « cap layer ». Le métal du contact est déposé sur cette couche.

### I.3.B. Structure des bandes

Comme on l'avait dit précédemment, l'hétérostructure consiste d'un empilement des couches à grand gap et à petit gap. La structure des bandes de conduction et de valence ainsi que le profil de concentration des électrons d'un HEMT standard est présentée sur la figure I.3.2 pour la zone de contact ohmique et sur la figure I.3.3 pour la zone sous la grille. Ces résultats sont obtenus avec le logiciel Schrödinger-Poisson<sup>32</sup>, grâce auquel on peut simuler les bandes de la structure, la fonction d'onde et d'autres paramètres. On peut voir que pour la région sous la grille, dans les conditions optimales 99 % des électrons se trouvent dans le puits de potentiel du canal et le pic de concentration se trouve à 25 Å de l'interface canal – espaceur. Dans la zone de contact ohmique les électrons sont présents dans toutes les couches à petit gap – le cap layer, le plan de dopage et le canal.




Fig. I.3.2: La structure des bandes (en rouge) et la densité totale des électrons (en bleu), zone de contact ohmique

32 Ce logiciel est développé à l'IEMN par O. Schuler et D. Théron. La version utilisée est 8.0.

## I. Présentation générale




Fig. I.3.3: La structure des bandes (en rouge) et la densité totale des électrons (en bleu), zone sous la grille

L'ingénierie des bandes consiste à choisir les matériaux en fonction de leurs paramètres physiques (maille cristalline, possibilité de dopage) et électriques (gap, affinité électronique) afin d'avoir le meilleur compromis. Il est évident que pour mieux confiner les électrons dans le canal, il est nécessaire d'augmenter la discontinuité de bande de conduction  $\Delta E_c$  pour les électrons entre le canal et l'espaceur. Généralement une forte discontinuité de bande de conduction permet d'obtenir de fortes densités électroniques du 2DEG, favorisant ainsi la présence de fort courant de drain. Par ailleurs, un matériau à petit gap pour le canal est aussi intéressant. En effet, des mobilités électroniques importantes (ou des masses effectives faibles) sont obtenues avec des matériaux à faible gap (en particulier à gap direct). Toutefois un faible gap favorise l'apparition de l'ionisation par impact. L'ionisation par impact et plus particulièrement l'apparition de trous va entraîner une augmentation du courant de fuite de grille, une dégradation de bruit en  $1/f$ <sup>33</sup> et la déformation de la caractéristique électrique  $I_d(V_{ds})$  du transistor (effet kink). De plus, cette ionisation par impact peut conduire à un effet avalanche pouvant provoquer le claquage du transistor. Afin de confiner les trous dans le canal de manière à empêcher leur accumulation dans la couche tampon ou de remontée vers la grille (courant de fuite de grille), il est nécessaire d'utiliser une hétérojonction de type I<sup>34</sup> (choix de la discontinuité de bande de valence  $\Delta E_v$ ).

Afin de favoriser une hauteur de barrière du contact Schottky, le métal de grille est déposé sur un matériau à grand gap.

### I.3.C. Paramètres électriques du HEMT

Le transistor peut être caractérisé en régime statique ou haute-fréquences.

En régime statique, les caractéristiques principales sont: le courant de saturation de drain, la transconductance, la qualité de contact Schottky...

Pour les paramètres hautes fréquences on utilise les gains et les fréquences de coupure.

<sup>33</sup> Le bruit  $1/f$  ou « le bruit rose » est un bruit dont l'amplitude décroît de 3dB par octave

<sup>34</sup> Une hétérojonction de type I présente une barrière de potentiel pour les électrons et pour les trous en même temps

### I.3.C.a. Gains et fréquences de coupure

Afin de déterminer les propriétés du transistor en fonctionnement hyperfréquences, un certain nombre de caractéristiques a été introduit telle que: les gains – en courant  $H_{21}$ , en puissance  $MAG$  ou  $MSG$ , le gain de Maison  $U$ ; les fréquences de coupure correspondantes: en courant  $F_t$  et en puissance  $F_{max}$ .

Pour trouver ces paramètres, les paramètres de réflexion – transmission  $S_{ij}$  du transistor sont mesurés. A partir de ces paramètres on peut écrire les relations pour différents gains.

Le **gain en courant** définit le facteur d'amplification de courant d'entrée quand la sortie du transistor est court-circuitée. Il s'écrit:

$$|H_{21}|^2 = \left| \frac{-2 S_{21}}{(1 - S_{11})(1 + S_{22}) + S_{12} S_{21}} \right|^2 \quad (1)$$

La fréquence à laquelle le gain en courant devient égal à 1 -  $F_t$  - est la **fréquence de coupure de gain en courant** ou la fréquence maximale de transitions.

Le **gain maximal disponible en puissance**  $MAG^{35}$  sur le composant doit être mesuré quand le transistor est adapté en entrée et en sortie. Cette mesure n'est possible que quand le composant est inconditionnellement stable c'est-à-dire le paramètre  $k$  appelé le facteur de stabilité est supérieur à 1:

$$MAG = \left| \frac{S_{21}}{S_{12}} \right| (k - \sqrt{k^2 - 1}) \quad (2)$$

Dans le cas où  $k < 1$  on définit le **gain maximal stable**  $MSG^{36}$ :

$$MSG = \left| \frac{S_{21}}{S_{12}} \right| \quad (3)$$

Le facteur de stabilité  $k$  est défini par:

$$k = \frac{1 - |S_{22}|^2 - |S_{21}|^2 + |S_{11} S_{22} - S_{12} S_{21}|^2}{2 |S_{12}| |S_{21}|} \quad (4)$$

Afin d'éviter d'avoir deux expressions de gains, à la place des gains en puissance  $MAG$  et  $MSG$  on utilise souvent le **gain unilatéral de Maison**. Ce gain est mesuré quand l'entrée et la sortie du composant sont adaptées et quand une contre-réaction est ajoutée au transistor. Cette contre-réaction doit être sans perte et permet d'avoir  $S_{12}' = 0$ <sup>37</sup>. Ceci rend le transistor inconditionnellement stable. Dans ce cas le gain de Maison s'écrit:

$$U = \frac{1}{2} \left| \frac{S_{21}}{S_{12}} - 1 \right|^2 \left( k \left| \frac{S_{21}}{S_{12}} \right| - \Re \left( \frac{S_{21}}{S_{12}} \right) \right)^{-1} \quad (5)$$

La fréquence limite au-delà de laquelle le gain en puissance devient inférieur à 1 c'est-à-dire que le transistor devient un élément passif, est la **fréquence de coupure de gain en puissance**  $F_{max}$  ou la puissance maximale d'oscillation.

### I.3.C.b. Schéma électrique équivalent.

L'étude et l'optimisation des HEMTs nécessitent d'avoir des modèles - physique, électrique et thermique.

<sup>35</sup> MAG – Maximum Available Gain

<sup>36</sup> MSG – Maximum Stable Gain


<sup>37</sup> Les paramètres  $S_{ij}'$  correspondent à l'octopôle d'adaptation

## I. Présentation générale

Pour modéliser le comportement électrique de HEMT il existe plusieurs modèles dits schémas équivalents.


Le schéma utilisé généralement à l'IEMN est un schéma « petit signal » (voir [Dambrine, Thèse]) qui est valable pour des tensions dynamiques faibles où le transistor reste dans le régime linéaire.

Le schéma équivalent d'un FET est le suivant:



*Fig. I.3.4: Schéma équivalent petit signal du HEMT*

Sur la figure I.3.5 on peut voir la correspondance entre les éléments du schéma électrique et les éléments physiques [Parenty, Thèse]. On distingue les éléments intrinsèques et les éléments extrinsèques.



*Fig. I.3.5: Schéma électro-géométrique du HEMT*

Parmi les éléments intrinsèques on trouve un générateur de courant ( $Y_m V_c$ ) correspondant à la transconductance  $G_m$ , une conductance de sortie  $G_d$ , des capacités grille-source  $C_{gs}$  et grille-drain  $C_{gd}$ , des résistances de canal  $R_i$  et grille-drain  $R_{gd}$ .

Les éléments extrinsèques représentent des accès de transistor et incluent des capacités  $C_{pg}$  et  $C_{pd}$ , des résistances  $R_s$ ,  $R_g$ ,  $R_d$  et des inductances  $L_{ps}$ ,  $L_{pg}$ ,  $L_{pd}$  des plots d'accès de source, de grille et de drain.

Les valeurs des éléments intrinsèques dépendent de la polarisation du transistor tandis que les extrinsèques sont indépendants. Dans ces conditions le schéma est valable si on travaille autour d'un point de polarisation avec une faible tension dynamique.

Le HEMT idéal est constitué uniquement de la capacité  $C_{gs}$  et de la transconductance  $G_m$ . Tous les autres

## I. Présentation générale

éléments peuvent être considérés comme des éléments parasites.

La dépendance analytique des valeurs de ces éléments électriques, des paramètres physiques et géométriques est donnée dans le Tableau 2. Le paramètre  $N_{gate}$  représente le nombre de doigts de grille.

Tableau 2: L'influence analytique des paramètres de transistor sur des éléments du schéma équivalent

	$G_m$	$G_d$	$C_{gs}$	$C_{gd}$	$C_{pg}$	$C_{pd}$	$R_i$	$R_{gd}$	$R_s$	$R_g$	$R_d$	$L_{ps}$	$L_{pg}$	$L_{pd}$
$W$	$W$	$W$	$W$	$W$	-	$W$	$1/W$	$1/W$	$1/W$	$W$	$1/W$	-	-	-
$L_g$	$1/L_g$	$1/L_g$	$L_g$	$L_g$	-	-	$L_g$	-	-	$1/L_g$	-	-	-	-
$\mu$	$\mu$	$\mu$	-	-	-	-	$1/\mu$	$1/\mu$	$1/\mu$	-	$1/\mu$	-	-	-
$n$	$n$	$n$	$n$	$n$	-	-	$1/n$	$1/n$	$1/n$	-	$1/n$	-	-	-
$N_{gate}$	$N$	$\frac{1}{N}$	$N$	$N$	-	-	$1/N$	-	-	$1/N^2$	-	-	-	-

La méthode d'extraction des éléments du schéma équivalent petit signal utilisée à l'IEMN a été développée par G. Dambrine ([Dambrine, Thèse]). Cette méthode comprend les mesures des paramètres  $S_{ij}$  à différentes polarisations électriques, la transformation entre paramètres  $S$ ,  $Z$  (impédance) et  $Y$  (admittance) et le calcul des valeurs des éléments du schéma.

### I.3.C.c. Optimisation théorique du HEMT

Afin d'optimiser le comportement du transistor, il est nécessaire de voir l'influence des éléments du schéma équivalent sur les paramètres du transistor – la commande des charges, le courant de drain, les gains et les fréquences de coupure.

La commande des charges est définie par la transconductance  $G_m$  et peut être exprimée en fonction des paramètres du transistor:

$$G_m = \mu \cdot C_g \cdot \frac{V_{di}}{L_g^2} \quad (6)$$

où  $\mu$  – la mobilité électronique,  $C_g$  – la capacité de grille,  $V_{di}$  – la chute de tension dans le canal sur la région sous la grille,  $L_g$  – la longueur de grille.

Le courant de drain peut être exprimé comme:

$$I_d = q n_{3D} v d_c W \quad (7)$$

où  $d_c$  est l'épaisseur du canal,  $W$  – sa largeur,  $n_{3D}$  – la concentration d'électrons tridimensionnelle. Dans le cas de gaz 2D le courant s'écrit:

$$I_{d2D} = q n_{2D} v W \quad (8)$$

avec  $n_{2D}$  la concentration bidimensionnelle.

Le principal paramètre en hyperfréquence est la fréquence de **coupure intrinsèque**  $F_c$ :

$$F_c = \frac{G_m}{2\pi \cdot C_{gs}} \quad (9)$$

Cette fréquence correspond à un HEMT idéal qui ne contient pas d'éléments parasites.

Pour évaluer un dispositif réel on utilise deux fréquences de coupure: **fréquence de coupure de gain en courant**  $F_t$  et en puissance  $F_{max}$ . L'expression simplifiée de  $F_t$  est la suivante:

38 La dépendance de  $G_d$  est différente en fonction de la position des doigts de grille. En position horizontale,  $G_d$  est proportionnel à  $N_{gate}$ . Pour les doigts verticaux, le  $G_d$  est inversement proportionnel à  $N_{gate}$

## I. Présentation générale

$$F_t = \frac{F_c}{1 + (R_s + R_d) \cdot G_d + \frac{C_{gd}}{C_{gs}} \cdot (1 + G_m \cdot (R_s + R_d)) + \frac{C_{pg}}{C_{gs}} \cdot (1 + G_m \cdot R_s)} \quad (10)$$

ou sous une autre forme:

$$F_t = \frac{G_m}{2\pi \cdot (C_{gs} + (R_s + R_d) \cdot G_d C_{gs} + C_{gd} \cdot (1 + G_m \cdot (R_s + R_d)) + C_{pg} \cdot (1 + G_m \cdot R_s))} \quad (11)$$

La fréquence de coupure en puissance  $F_{max}$  peut être écrite sous la forme:

$$F_{max} = \frac{G_m}{4\pi \cdot C_{gs} \cdot \sqrt{G_d \cdot R_t}} = \frac{F_c}{\sqrt{G_d \cdot R_t}} \quad (12)$$

ou sous une forme simplifiée (sans  $R_t$ ):

$$F_{max} \approx \frac{F_c}{2 \cdot \sqrt{(R_g + R_s + R_d) \cdot G_d + 2\pi \cdot F_c \cdot R_g \cdot C_{gd}}} \quad (13)$$

où  $R_t$  est un terme assez complexe proportionnel à des résistances d'accès ( $R_s$ ,  $R_d$ ,  $R_g$ ) et à des rapports  $C_{gs}/C_{gd}$ ,  $G_m/G_d$  (voir [Parenty, Thèse]).

On peut voir que pour augmenter les fréquences de fonctionnement il est nécessaire d'augmenter tout d'abord la transconductance  $G_m$ , diminuer la conductance de sortie  $G_d$ , augmenter le rapport  $C_{gs}/C_{gd}$ , diminuer les résistances d'accès.

Dans une approche simplifiée, pour augmenter la fréquence de coupure en courant  $F_t$  il est nécessaire premièrement d'augmenter le rapport  $C_{gs}/C_{gd}$ , diminuer les résistances d'accès  $R_s$  et  $R_d$  et plus généralement il faut réduire la longueur de grille.

La fréquence de coupure en puissance dépend principalement des éléments extrinsèques  $R_g$ ,  $R_s$ ,  $R_d$ , du rapport  $C_{gs}/C_{gd}$  et de la conductance de sortie  $G_d$ .

L'étude complète de l'influence des éléments du schéma équivalent sur les performances du HEMT a été faite par T. Parenty ([Parenty, Thèse]).

### **I.3.D. Différentes filières**

Il existe plusieurs filières des HEMTs III-V.

Les structures de type **AlGaAs/GaAs** – ce sont des structures qui ont été étudiées et utilisées parmi les premières pour les HEMTs. Le substrat utilisé est GaAs, rarement Si. Le canal conducteur est constitué de GaAs dont la mobilité électronique avoisine 8500 cm<sup>2</sup>/Vs, ce qui est intéressant pour les performances fréquentielles. Toutefois, la discontinuité de la bande de conduction est limitée à ~0.3 eV pour une structure à 30 % d'aluminium, ce qui ne permet pas d'obtenir de fortes densités électroniques.

Les structures de type **AlGaAs/InGaAs**: l'utilisation du matériaux InGaAs comme canal conducteur a aussi été envisagé de part une mobilité plus importante. De plus, le  $\Delta E_c$  atteint 0.5 eV. Toutefois, le paramètre de maille du InGaAs étant différent du substrat de GaAs, il est pseudomorphique (contraint). Cette contrainte limite l'épaisseur et la concentration en Indium (maximum environ 25 %).

Afin de pouvoir utiliser du GaInAs à plus haut taux d'indium, et de profiter de la plus forte mobilité électronique, une filière **AlInAs/GaInAs** sur substrat d'InP a été développée. Des taux d'indium d'environ 50 % pour le GaInAs et l'AlInAs conduisent à l'accord de maille sur substrat d'InP. La mobilité plus forte s'accompagne d'un  $\Delta E_c$  de

## I. Présentation générale

~0.5 eV. On parle de structure adaptée en maille sur InP (LM-HEMT<sup>39</sup>). Enfin pour bénéficier d'une mobilité encore plus importante, le taux d'indium dans le canal peut être porté à 80 %. Dans ce cas, le GaInAs est pseudomorphique, ce qui donne la filière pseudomorphique sur InP. Les filières sur InP donnent actuellement les performances fréquentielles et de faible bruit, supérieures à tous les transistors à effet de champ. Une variante à cette filière est la métamorphique sur GaAs. L'idée est de réaliser l'hétérojonction AlInAs/GaInAs sur substrat de GaAs, qui présente des diamètres plus grands (8" maximum au lieu de 4"). L'objectif principal est de réduire les coûts. Les performances obtenues avec ces composants sont proches de celles obtenus avec les filières InP.

Les filières antimoine **AlSb/InAs**: l'idée est d'utiliser l'InAs qui présente une mobilité encore supérieure (environ 30 000 cm<sup>2</sup>/Vs). Cette filière de HEMT n'est pas développée industriellement. Les performances électriques restent en deçà des filières InP. Cette filière a été développée dans le cadre de projet aux USA de la DARPA<sup>40</sup>. Le substrat est de type GaAs. A l'IEMN, des HEMTs AlSb/InAs ont aussi été fabriqués sur substrat d'InP. Toutefois, l'hétérojonction utilisée étant de type II (pas de barrière de trous), les performances hyperfréquences sont moins bonnes que sur les filières AlInAs/InGaAs. Une variante de type I est en cours d'étude (AlInSb/GaInSb).

Enfin, on peut citer de nombreux travaux sur les filières Nitrure (**AlGaIn/GaN**) pour des applications haute puissance à moyenne fréquence.

La figure I.3.6 présente le gap et les paramètres de maille des différents matériaux III-V ainsi que le type de l'hétérojonction possible (I ou II). A droite – la maille des substrats utilisés (GaSb, InP et GaAs) est indiquée.




Fig. I.3.6: Gap et paramètre de maille pour différents matériaux III-V

Nous allons nous baser sur les structures de type InGaAs/InAlAs sur substrat InP (hétérostructures adaptée en maille et pseudomorphique) afin de profiter des qualités des matériaux comme la haute mobilité électronique et la haute concentration des électrons; ainsi que du fait que le procédé de fabrication est très mature et permet de

39 LM-HEMT - Lattice Matched HEMT

40 DARPA - Defense Advanced Research Projects Agency

trouver assez facilement les solutions pour la réalisation de nouvelles structures.

### I.3.E. Limitations des performances fréquentielles du HEMT

Dans cette partie nous allons présenter les facteurs qui limitent les performances des HEMTs, en particulier la difficulté de poursuivre la règle de « scaling » (ou loi d'échelle). Nous ne détaillerons pas l'ensemble des phénomènes parasites qui limite les performances du HEMT.

La **miniaturisation** (« **scaling** ») est une des voies principales de l'évolution, car elle permet d'un côté d'augmenter la densité des composants et donc de réaliser des puces plus performantes, et d'un autre côté d'augmenter la fréquence de fonctionnement. La fréquence intrinsèque maximale de fonctionnement  $F_c$  dépend de la vitesse moyenne des électrons  $\langle v \rangle$  et de la distance parcourue égale à la longueur de grille effective  $L_g + \Delta L_g$ :

$$F_c = \frac{\langle v \rangle}{2\pi \cdot (L_g + \Delta L_g)} \quad (14)$$

$\Delta L_g$  traduit tous les effets parasites dégradant le temps de transit.

La vitesse maximale des électrons est donnée par le matériau utilisé, ce qui veut dire que pour augmenter la fréquence de fonctionnement et donc diminuer le temps de passage d'un électron sous la grille il faut utiliser un matériau à forte mobilité. C'est ce qui a été entrepris dans le cadre de développement de différentes filières III-V (AlGaAs/GaAs, AlGaAs/GaInAs, AlInAs/GaInAs...) et décrit dans la partie précédente.

Un autre élément pour diminuer le temps de transit est de diminuer la longueur de grille.

En même temps il ne faut pas dégrader le **rapport d'aspect** qui est pour un HEMT égal:

$$\frac{L_g}{a} \geq 5 \quad (15)$$

où  $L_g$  - la longueur de la grille,  $a$  - la distance entre la grille et le gaz d'électrons, ou dans le cas simplifié entre la grille et le canal. Il a été montré [Nguyen, Aspect ratio] que pour le fonctionnement normal du HEMT ce rapport d'aspect doit être supérieur à 5 ou dans le cas limite à 3. En deçà de ces valeurs, il devient difficile de commander correctement les charges sous la grille. Ceci se traduit par des effets de canal court [Kizilyalli, Short Channel Effect] comme une difficulté à pincer le canal du transistor, une augmentation de la conductance de sortie et de la capacité grille-drain. Finalement, nous aurons une dégradation des performances fréquentielles. Cette tendance peut être observée sur l'état de l'art des fréquences maximales obtenues  $F_t$  et  $F_{max}$  tracées sur les figures I.3.7 et I.3.8.




Fig. I.3.7: État de l'art: fréquences de coupure  $F_t$  et  $F_{max}$




Fig. I.3.8: État de l'art: évolution de la longueur de grille

La tendance actuelle de diminution de la longueur de grille est environ de 12 % par an ce qui amène à une longueur de grille de 10 nm vers 2010. Avec cette évolution il sera probablement possible d'atteindre la fréquence

## I. Présentation générale

de 1 THz. En revanche si l'on veut garder un rapport d'aspect raisonnable il sera nécessaire d'avoir une distance entre la grille et le canal ( $a$ ) inférieure à 3 nm : dans cette couche il y aura la barrière Schottky, le plan de dopage et l'espaceur. Il est évident que cela est difficilement réalisable, car la diminution des épaisseurs de ces couches provoquent une augmentation du courant de fuite de grille et par conséquent une dégradation des caractéristiques de transport électronique. Ces deux facteurs amènent à une dégradation des performances statiques et fréquentielles du composant ce qui est montré sur les figures I.3.9 et I.3.10. L'une des solutions pour la filière III-V est l'utilisation d'oxyde entre la grille et le canal au lieu d'un matériaux semiconducteur à grand gap (les MOSFET III-V).




Fig. I.3.9: Évolution de  $F$ , en fonction de  $L_g$




Fig. I.3.10: Évolution de  $F_{max}$  en fonction de  $L_g$

De nombreux travaux sont effectués pour remplacer l'oxyde de Silicium ( $\text{SiO}_2$ ) utilisé dans les MOSFET sur Silicium et dont l'épaisseur atteint 0.8 nm, par un autre matériau. L'idée est d'utiliser un matériau isolant entre la grille et le canal de très forte permittivité relative (« high-k »). Ceci permet d'augmenter le contrôle des charges dans le canal et/ou d'augmenter l'épaisseur (afin de limiter le courant tunnel). Les matériaux oxyde avec une grande permittivité diélectrique comme le Hafnium ou Zirconium sont actuellement utilisés dans le développement.

L'autre limite pour la miniaturisation des composants est le **procédé de fabrication**. La précision d'alignement des motifs l'un par rapport à l'autre, la définition des motifs à des dimensions nanométriques deviennent de plus en plus compliquées car les dimensions caractéristiques sont de plus en plus petites et les variations des dimensions et les décalages dégradent très vite les performances électriques. Pour les nœuds technologiques des MOSFET jusqu'à 45 nm, une double lithographie optique à 193 nm dans le liquide<sup>41</sup> ou sans peut être employée. Pour des dimensions de l'ordre de 10-20 nm cela ne sera probablement plus possible à cause de la diffraction de la lumière trop importante. La lithographie électronique peut être une solution. Toutefois, son coût et le temps d'écriture importants empêche le développement de cette méthode pour des application à fort volume de production.

Des **problèmes physiques** deviennent également importants. La miniaturisation des composants et donc l'augmentation de la densité de composants par unité de surface implique la diminution des tensions de travail afin de baisser la puissance thermique totale émise par le circuit. Ainsi si les niveaux de tensions deviennent trop faibles, le bruit thermique et autres commencent à devenir grands comparés à des tensions de polarisation, provoquant ainsi des erreurs de fonctionnement<sup>42</sup>.

Un autre facteur important est la **densité d'états** ( $\text{DoS}^{43}$ ) dans l'espace des énergies. Ce paramètre commence à jouer sur les performances du transistor quand ses dimensions deviennent très faibles. En effet, la densité d'états

41 L'immersion de l'échantillon et de l'optique du système dans un liquide permet de diminuer la longueur d'onde et par conséquent d'augmenter la définition des motifs

42 En général, on peut considérer le niveau minimal d'énergie de fonctionnement  $E$  supérieure à environ 100 fois le niveau de bruit, c'est à dire  $E > 100 kT$

43 DoS – Density of States

## I. Présentation générale

peut être interprétée comme une augmentation  $\delta d$  de la distance moyenne ( $d+\delta d$ ) entre la grille et le gaz d'électron:

$$\delta d = \frac{\epsilon_{ox} \cdot k \cdot T}{q^2 N_{2D}} \quad (16)$$

avec  $N_{2D}$  – la densité d'états des électrons dans le matériau,  $\epsilon_{ox}$  – la permittivité diélectrique du matériau.

Généralement la densité d'états est directement proportionnelle à la masse d'un électron dans le matériau c'est-à-dire inversement proportionnelle à la mobilité.

$$N_{2D} \propto \frac{m^*}{m_0} \cdot T^{3/2} \propto \frac{T^{3/2}}{\mu} \quad (17)$$

$$\mu = \frac{e\tau}{m^*} \quad (18)$$

où  $m^*$  est la masse effective de la densité d'états (la valeur de la masse effective dans le matériau dans la direction du transport électronique<sup>44</sup>),  $m_0$  - la masse d'un électron dans le vide,  $T$  – la température.

On peut voir suivant les équations [17] et [18] que la masse effective des électrons a des effets antagonistes sur la densité d'états et la mobilité.

Cette augmentation  $\delta d$  de la distance diminue l'efficacité de la commande de charge ce qui a une influence directe sur les fréquences de fonctionnement des composants. En effet, on peut définir la fréquence de coupure par:

$$F_c \approx \frac{G_m}{2\pi(C_g + C_p)} \quad (19)$$

où  $C_p$  représente la contribution des éléments parasites au temps de transit total ( $C_p/G_m$ ).

Pour une faible masse effective (matériaux III-V), le transport électronique est amélioré, ce qui va donner de fortes transconductances. Toutefois, la densité d'états étant plus faible (d'après l'équation [17]), l'efficacité de commande de charge et donc la capacité intrinsèque  $C_g$  est réduite:

$$C_g = \frac{L_g \cdot W \cdot \epsilon_{ox}}{d + \delta d} \quad (20)$$

$\epsilon_{ox}$  étant la permittivité diélectrique du matériau.

Sur les graphiques I.3.9 et I.3.10 on peut voir une sorte de saturation dans les courbes  $F_t(L_g)$  et  $F_{max}(L_g)$  pour les faibles longueurs de pied de grille. Cet effet peut être, probablement, attribué à l'influence de la densité d'états mais les études supplémentaires sont nécessaires.

Dans **ITRS** le développement des procédés de fabrication et la miniaturisation de MOSFETs sont définis jusqu'à 2015. Après cette date, la recherche sera réorientée d'avantage sur les nouvelles architectures: High-K dielectrics materials for gate (matériaux haute permittivité pour l'isolant de grille), strained Ge channel (canal à Germanium contraint), MULTIPAL-Gate MOSFET (MUGFET) (MOSFET à grilles multiples), Impact Ionization MOS (MOS à ionisation par impact), Lateral interband tunnelling transistor (transistor à effet tunnel latéral interbande), Floating gate devices (dispositifs à grille flottante), Nano Electro Mechanical Systems (NEMS) (systèmes nano-électro mécaniques), Carbon nanotubes et Silicon nanowires based devices (dispositifs à base de nanotubes de carbone et de nanofils de silicium) etc.

<sup>44</sup> Dans certains cas, la masse effective peut être différente suivant l'orientation cristalline, c'est le cas des matériaux anisotropes

## I.4. Objectifs du travail

Dans cette partie nous allons présenter les solutions alternatives qui ont été choisies pour atteindre les fréquences THz. Ces solutions comprennent le transistor à onde plasma et les transistors double-grille. Nous allons présenter le principe des composants ainsi que le résumé des travaux qui ont été réalisés précédemment.

### I.4.A. Solutions alternatives

L'objectif de ce travail est d'étudier de nouvelles structures intégrables avec des HEMTs standards et permettant d'atteindre des fréquences aux alentours du THz.

Afin de réaliser les sources et les détecteurs THz, nous allons étudier et exploiter un comportement original des électrons dans les HEMTs - **les oscillations de l'onde plasma**. La particularité de cet onde est que sa vitesse est environ 10 fois plus élevée que celle des électrons ce qui pourrait permettre d'atteindre des fréquences beaucoup plus importantes qu'avec un mode de fonctionnement standard du HEMT. Ces nouveaux dispositifs seront basés sur des HEMTs dont la topologie a été modifiée pour la détection ou l'émission THz.

Une autre alternative pour augmenter la fréquence de fonctionnement des HEMTs est de modifier leur topologie. Nous allons aborder le développement des **transistors double-grille**. L'idée est de dépasser la limitation imposée par le rapport d'aspect  $L_g/a$  à la diminution de la longueur de grille : l'ajout de la deuxième grille devrait permettre de mieux confiner les électrons dans le canal et par conséquent de diminuer l'effet de canal court. Grâce à cela, nous pourrions diminuer encore plus la longueur de grille et augmenter les performances fréquentielles.

### I.4.B. Transistor à onde plasma

Il y a environ 15 ans, en 1993 Michael Shur et Michael Dyakonov ont théoriquement montré que le canal d'un transistor à effet de champ peut agir comme une cavité résonante pour les ondes plasma [Dyakonov, Plasma waves].

Par définition, l'onde plasma est une oscillation de la densité d'électrons dans le temps et dans l'espace. Cela veut dire que ce ne sont plus les électrons qui transmettent l'énergie et donc l'information (la vitesse de groupe) mais *la distribution de leur ensemble* (la vitesse de phase).




Fig. I.4.1: Schéma d'un transistor à onde plasma

Suivant la théorie, l'onde plasma effectue des allers-retours dans le canal en se réfléchissant sur les bords du canal c'est-à-dire sur les zones des contacts ohmiques. La réflexion sur le côté drain se passe à amplitude d'onde constante, en revanche sur le côté source l'amplitude de l'onde plasma peut être augmentée à condition que la vitesse de l'onde plasma soit supérieure à la vitesse des électrons:

## I. Présentation générale

$$\frac{A_r}{A_i} = \frac{s + v_0}{s - v_0} > 1 \quad (21)$$

où  $A_r$  et  $A_i$  – les amplitudes de l'onde réfléchiée et incidente,  $s$  – la vitesse de l'onde plasma,  $v_0$  – la vitesse des électrons.

La relation de dispersion de l'onde plasma dépend de la géométrie, elle peut être linéaire dans le cas d'une structure à deux dimensions avec une grille, indépendante des dimensions dans le cas de la structure à trois dimensions ou autre. Pour un 2DEG avec grille, la relation de dispersion s'écrit:

$$\omega = s \cdot k \quad (22)$$

où  $\omega$  – la fréquence angulaire de l'onde plasma,  $s$  – sa vitesse,  $k$  – le vecteur d'onde.

Cette relation de dispersion correspond aux ondes plasma liées aux électrons du *canal d'un HEMT sous la grille*.

La vitesse est donnée par:

$$s = \sqrt{\frac{d \cdot e^2 \cdot n_s}{\epsilon \cdot m^*}} = \sqrt{\frac{e \cdot (V_{gs} - V_{th})}{m^*}} \quad (23)$$

avec  $d$  – la distance entre la grille et le canal,  $e$  – la charge d'un électron,  $n_s$  – la concentration bidimensionnelle d'électrons,  $\epsilon$  – la permittivité diélectrique du canal,  $m^*$  – la masse d'un électron,  $V_{gs}$  et  $V_{th}$  – la tension de grille appliquée et la tension de seuil respectivement.

La vitesse de l'onde plasma peut être supérieure ou inférieure à la vitesse des électrons en fonction de la tension de grille. Dans le cas optimal, la vitesse de l'onde plasma est environ 10 fois plus importante que la vitesse de groupe des électrons ce qui permet d'atteindre les fréquences environ 10 fois plus élevées que par le principe du FET standard.

Ce dispositif a un certain *nombre d'avantages*. Comme nous l'avons cité précédemment, il est basé sur le HEMT donc la technique de fabrication est assez connue et elle est déjà employée dans l'industrie. La similarité des procédés technologiques permet d'intégrer ces dispositifs dans les technologies HEMTs standards et donc de réaliser des détecteurs, émetteurs, amplificateurs, mélangeurs et autres parties du circuit sur le même substrat que les émetteurs et les détecteurs THz.

La *fréquence de l'onde plasma* dépend théoriquement de la densité d'électrons dans le canal et de sa longueur. Elle peut être écrite sous la forme:

$$f = \frac{\omega}{2\pi} \approx \frac{s}{4L_g} \propto \frac{\sqrt{V_{gs} - V_{th}}}{L_g} \quad (24)$$

Le premier paramètre – la densité d'électrons - peut être ajusté par la tension de grille, le seconde – la longueur de grille - fixe la gamme de fréquences dans laquelle le dispositif va fonctionner et donc il doit être choisi avant la fabrication du dispositif en fonction des applications prévues.

De plus il n'y a pas de contraintes de température car le dispositif n'utilise pas les transitions inter-bandes ni intra-bandes ce qui permettrait de réaliser le premier dispositif à fréquence d'opération directe autour de 1 THz à température ambiante.

Afin de provoquer la génération de l'onde plasma, certaines *conditions* doivent être appliquées. Parmi celles-ci, les conditions liées aux matériaux utilisés, à la structure du composant, aux conditions de polarisation.

L'un des paramètres principaux est le facteur de qualité donné par:

$$Q = \omega \cdot \tau \quad (25)$$

## I. Présentation générale

où  $\tau$  représente le temps de relaxation des électrons et il est défini par le matériau utilisé d'après l'équation:

$$\mu = \frac{e\tau}{m^*} \quad (26)$$

Suivant les conditions de polarisation, les matériaux utilisés et la structure, le transistor à onde plasma peut fonctionner comme *un détecteur ou un émetteur* de la radiation THz. Dans le cas où le coefficient d'amplification de l'onde est supérieur à 1, l'instabilité dite de Dyakonov-Shur apparaît. Si l'amplification de l'onde est supérieure à la dissipation liée aux collisions des électrons, l'onde peut être auto-générée et émise. Dans le cas où la dissipation domine sur l'amplification, l'onde plasma peut exister uniquement en présence du signal THz envoyé sur le transistor, c'est-à-dire uniquement la détection est possible.

● **Dans le mode détecteur**, il est possible d'avoir le régime de détection résonante quand le facteur de qualité  $Q$  est supérieur à 1, ou large bande avec le facteur de qualité  $Q$  inférieur à 1. En régime résonant la fréquence de résonance peut être ajustée par la tension appliquée sur la grille. Le passage du mode large bande au mode résonant se fait par l'application du courant de drain, par le choix de la géométrie du composant (plus de détails seront donnés dans le Chapitre III.2. ).

Il est possible d'observer la détection de la radiation THz avec des ondes plasma dans deux configurations: en détection photoconductive où l'on mesure le changement de l'impédance du composant en faisant passer un courant de drain; en détection photovoltaïque où l'on vient mesurer la tension qui se crée sur les contacts du transistor.

● **L'émission** peut être obtenue quand l'instabilité de l'onde plasma est provoquée. Cette instabilité a un phénomène de seuil et elle apparaît à condition que:

$$0 < v_0 < s \quad (27)$$

$v_0$  étant la vitesse de déplacement des électrons.

L'équation [27] indique que la vitesse de l'onde plasma doit être supérieure à celle des électrons. Dans ce cas le coefficient d'amplification de l'onde est positif et supérieur à 1. De plus, l'émission n'est possible que quand le facteur de qualité  $Q$  est supérieur à 1.

Comme dans le cas de détection, la fréquence d'émission peut être modulée avec la tension de grille. Pour générer et amplifier cette instabilité, certaines conditions doivent être accomplies: conditions sur la topologie, choix des matériaux, conditions de polarisation...

### État de l'art

Les premiers essais ont été faits en 2004 [Knap, First THz emission] avec les HEMTs standards de la filière GaInAs/AlInAs/InP fabriqués au sein de l'IEMN. Afin d'accomplir les conditions de bords, un fil d'or a été ajouté entre le contact de source et le contact de grille. Ceci a permis de court-circuiter la source et la grille, en revanche il n'était pas possible de modifier la tension sur la grille. En même temps le fil d'or utilisé présente une certaine inductance ce qui amène à une impédance non nulle ce qui permet de considérer la grille comme flottante. Dans ce cas la concentration d'électrons dépend de la tension de drain. Cela peut expliquer le changement de la fréquence d'émission avec la tension de drain.

La figure I.4.2 présente les caractéristiques statique du transistor mesuré –  $I_d(V_{ds})$  et  $I_d(V_{gs})$ . Sur la figure I.4.3 nous avons tracé le spectre d'émission pour trois tensions de drain: 0.3 V, 0.6 V et 0.8 V. Dans la figure insérée on peut voir l'influence de la tension de drain sur la fréquence d'émission, les points correspondent aux mesures, la ligne continue est une approximation.




Fig. I.4.2: Caractéristiques statique  $I_d(V_{ds})$  et  $I_d(V_{gs})$




Fig. I.4.3: Spectre d'émission; dans a figure insérée - fréquence d'émission en fonction de  $V_{ds}$

Le but de notre travail est de trouver une solution pour pouvoir polariser la grille en continu en gardant le court-circuit entre la grille et la source en hautes fréquences. Ceci est nécessaire pour changer la concentration d'électrons et par conséquent de faire varier la fréquence d'émission.

### I.4.C. Transistor double grille

Il y aura deux types de transistors à deux grilles:

1. Dans le premier, la deuxième grille est beaucoup plus grande que la première, elle est dite "grille continue" c'est-à-dire elle n'est pas prévue pour appliquer les tensions à des fréquences très hautes. L'hétérostructure sera équivalente à celle du HEMT standard.

2. Dans le deuxième, il y aura deux HEMTs en parallèle: l'hétérostructure sera doublée par rapport à un HEMT standard et symétrique par rapport au canal, les deux grilles seront de très faible longueur ( $\sim 30-40$  nm) et devront être parfaitement alignées.

Les procédés de fabrication de ces transistors à deux grilles vont nécessiter le report du substrat sur un substrat hôte afin de réaliser certaines étapes technologiques sur la face arrière des composants.

#### I.4.C.a. Transistor avec une grille arrière (*Back-Gate Transistor - BG-HEMT*)

Dans ce composant, nous allons ajouter à un HEMT standard de la filière InP une deuxième grille sur la face arrière c'est-à-dire sous le canal. Cette grille sera plus longue que la première et n'aura pas d'accès coplanaire, donc elle ne pourra être alimentée qu'en signal continu ou de basse fréquence.

Ce concept est similaire aux transistors MOSFET SOI<sup>45</sup> ou body contact<sup>46</sup>.




Fig. I.4.4: Schéma d'un transistor à grille arrière

45 SOI – Silicon on Insulator – structure avec une couche de Silicium fin reportée sur une couche d'oxyde de Silicium

46 Structure de MOSFET où le « body » c'est-à-dire la partie du semiconductor sous le canal est connectée à un terminal

## I. Présentation générale

Ces structures seront destinées à résoudre certains problèmes des HEMTs standards, surtout liés aux effets de canal court:

1. En ajoutant la deuxième grille il sera possible de diminuer les effets de canal court et par conséquent la conductance de sortie  $G_d$ . Cela est possible grâce au champ électrique qui sera appliqué sur la deuxième grille.
2. Comme c'est un transistor reporté, il n'y aura plus de couche tampon sous le canal ce qui permettra aussi de diminuer la conductance de sortie par la suppression de l'injection de porteurs chauds dans la couche tampon.
3. Dans les HEMTs conventionnels à des tensions de polarisation fortes (c'est-à-dire dans le régime de saturation), un coude d'augmentation du courant de drain appelé « l'effet kink » apparaît souvent sur les caractéristiques  $I_d V_{ds}$ . Cet effet dégrade les performances du composant à cause de l'augmentation de la conductance de sortie  $G_d$ . Cet effet est lié à l'apparition des trous de conduction dans le canal et à leur accumulation sous la grille du côté source, ce qui ouvre d'avantage le canal. De plus le courant de grille de trous peut apparaître car la hauteur de la barrière pour les trous est assez faible. Dans le cas d'une deuxième grille arrière qui est en même temps plus large que celle du dessus, les trous seront récupérés ou repoussés par cette grille en fonction de la polarisation appliquée, ce qui devrait permettre de réduire l'effet kink sur les caractéristiques  $I_d(V_{ds})$ .

Grâce à ces améliorations traduites par la diminution de la conductance de sortie  $G_d$ , il sera possible d'augmenter les performances des transistors afin d'atteindre les fréquences plus hautes et d'avoir un meilleur comportement statique. Dans la partie I.3.C.c. nous avons vu que ce paramètre influe directement sur les fréquences de coupure  $F_{max}$  et  $F_t$ .

En même temps que résoudre des problèmes des HEMTs, la deuxième grille pourrait apporter quelques nouvelles fonctionnalités:

1. Mélange de deux signaux et amplification dans le même composant – on peut imaginer d'injecter le signal haute fréquence dans la première grille et le signal à fréquence intermédiaire à la deuxième grille (arrière), le signal *modulé et amplifié* serait récupéré sur le drain. Cela pourrait être intéressant pour les circuits Radio Fréquences.
2. Modulation d'amplitude du signal de sortie par la tension de la deuxième grille pourrait être intéressante aussi pour les applications de télécommunications numériques ou analogiques.
3. Avec les procédés technologiques actuels il est très difficile de réaliser sur un substrat les transistors Normally ON et Normally OFF en même temps. En ajoutant une deuxième grille sur la face arrière pour la polarisation "continue" on pourrait changer le champ électrique continu dans l'hétérostructure et ainsi déplacer le point de fonctionnement, y compris la tension de pincement. Ceci est intéressant pour les circuits logiques et analogiques.

### **État de l'art**

Au moment de la conception et de la réalisation de ces dispositifs, ce type de composant n'existait pas sur la filière III-V.

La technique de connexion de « body » dans les transistors MOSFET sur substrat de Silicium est différente et ne demande pas le report du substrat donc ne peut être utilisée dans notre cas.

La technologie de fabrication similaire a été employée par N. Wichmann [Wichmann, Thèse] pour la réalisation de transistors double-grille.

### **I.4.C.b. Transistor à deux grilles (*Double Gate Transistor - DG-HEMT*).**

Comme nous l'avons vu précédemment, les règles de « scaling » sont difficiles à poursuivre. En effet, le rapport d'aspect est difficile à conserver pour les très faibles longueurs de grille.

Pour résoudre ce problème nous avons envisagé de réaliser un composant avec deux grilles de mêmes

## I. Présentation générale

dimensions connectées ensemble d'une part et d'autre du canal. L'hétérostructure dans ce cas doit être double et symétrique par rapport au canal : il y aura deux espaceurs, deux plans de dopage, deux couches Schottky et deux couches de contact (voir figure [I.4.5]).




Fig. I.4.5: Schéma d'un transistor double-grille (DG-HEMT)

La présence de deux grilles de chaque côté du canal devrait permettre d'améliorer le contrôle des charges, présentes dans le canal. Cette solution devrait permettre de repousser les limitations liées au rapport d'aspect. Cela devrait permettre de diminuer encore plus la longueur de grille sans dégrader le rapport d'aspect et donc d'augmenter davantage la fréquence de fonctionnement.

Afin d'estimer l'effet apporté par la deuxième grille, nous avons fabriqué les deux types de composants: un HEMT standard avec une seule grille (SG-HEMT<sup>47</sup>) et un DG-HEMT. A priori, pour les grilles longues l'effet de la deuxième grille sera faible, car le rapport d'aspect sera bon pour les deux types de composants. En revanche pour les grilles courtes, la *dégradation des performances* à cause du mauvais rapport d'aspect doit être *plus faible* pour le DG-HEMT.

De plus comme dans le cas précédent du BG-HEMT, l'absence de la couche tampon sous le canal diminuera la conductance de sortie ce qui augmentera encore plus les performances. Cette amélioration pourra être observée par la comparaison avec le SG-HEMT, même pour les grilles longues.

Le fait d'avoir deux plans de dopage provoque un doublement de la concentration de charges dans le canal ce qui signifie que la densité de courant de drain sera environ deux fois plus importante que dans un HEMT conventionnel. De plus, les résistances d'accès  $R_s$  et  $R_d$  seront diminuées. Ces paramètres vont jouer positivement sur les performances.

Dans la perspective il serait aussi possible d'appliquer les tensions différentes sur les deux grilles afin d'avoir plusieurs modes de commande: en mode commun où les deux grilles sont polarisées avec la même tension; en mode différentiel où les tensions sont opposées; ou en mode indépendant.

### Etat de l'art.

Les premiers essais de fabrication de transistors double-grille ont été faits par N. Wichmann à l'IEMN. Au cours de sa thèse il a réalisé les premiers transistors double-grille de la filière InGaAs/InAlAs/InP en utilisant la technique de report de la plaque sur un substrat hôte. La longueur de grille des HEMTs réalisés était de 100 nm.

L'objectif de notre travail est d'améliorer le procédé de fabrication afin de diminuer la longueur de grille car l'avantage des transistors double-grille est plus important pour les grilles très courtes. Ceci est lié aux effets de canal court qui apparaissent plus pour les longueurs de grille faibles quand l'amincissement de l'hétérostructure, afin de diminuer la distance entre la grille et le canal, n'est plus possible.

47 SG-HEMT - Simple Gate HEMT



**\*\***

## **II. TECHNOLOGIE DES COMPOSANTS**

**THZ**

**\*\***



## **II.1. Introduction**

Dans ce chapitre, nous allons présenter l'étude technologique que nous avons effectuée pour la réalisation des composants.

Dans une première partie, nous allons décrire les étapes de fabrication des HEMTs AlInAs/GaInAs sur substrat d'InP. En effet, les composants envisagés pour un fonctionnement au THz sont basés sur des HEMTs. L'hétérostructure AlInAs/GaInAs a été choisie par la très bonne mobilité électronique du GaInAs. De plus, les technologies sur InP sont assez bien maîtrisées au laboratoire.

Ensuite nous allons présenter les procédés de fabrication de nos deux types de structures: les transistors à onde plasma et les transistors double-grille.

Les deux procédés sont basés sur le procédé du HEMT standard avec certaines modifications. Certaines étapes sont inchangées, d'autres sont ré-optimisées pour les nouvelles structures, et de nouvelles étapes ont été ajoutées au procédé standard du HEMT.

Pour chaque procédé, pendant la réalisation nous avons observé des problèmes liés aux particularités des structures et aux changements du procédé de fabrication. Par la suite nous proposerons des solutions .

## II.2. Procédé de fabrication d'un HEMT standard.

Dans cette partie nous allons présenter les étapes principales du procédé de fabrication d'un HEMT standard, étapes qui serviront pour la fabrication de nos nouvelles structures. Nous allons étudier les étapes les plus critiques.

Il existe différents procédés de fabrication de HEMTs, en particulier pour l'étape de grille. Nous allons utiliser le procédé dit « Grille Nitrure » c'est-à-dire une couche d'isolant sera utilisée pour définir le pied de grille. Ce procédé a un avantage de permettre la réalisation des grilles très courtes avec une bonne reproductibilité et un bon rendement de fabrication.

### II.2.A. Structure et topologie du HEMT

La structure d'un HEMT est présentée sur la figure II.2.1. Elle consiste d'une couche tampon d'AlInAs épitaxiée sur un substrat d'InP, un canal de GaInAs, un espaceur d'AlInAs, un plan de dopage en silicium, une couche de barrière Schottky d'AlInAs et finalement une couche de contacts ohmiques (cap layer) de GaInAs. Les contacts en métal de source et de drain sont déposés sur le cap layer. Pour la grille, le cap layer est enlevé et la grille est déposée sur la barrière Schottky.




Fig. II.2.1: Structure de couche d'un HEMT de la filière AlInAs/GaInAs sur substrat InP

Dans la plupart des cas nous réalisons des composants avec des accès coplanaires. Ceci est nécessaire pour caractériser ces composants aux hyperfréquences sous pointes.

La structure d'un HEMT standard coplanaire est donnée sur la figure II.2.2<sup>48</sup>. La zone active du transistor en vue agrandie est présentée sur la figure II.2.3. Le transistor est composé de deux doigts de grille et peut être de développement (c'est-à-dire la largeur du canal) variable.




Fig. II.2.2: Vue générale d'un HEMT




Fig. II.2.3: Vue de la zone active

48 Ces motifs sont réalisés sous un logiciel comme WaveMaker ou LayoutEditor, voir Partie VI.1.

### II.2.B. Motifs de test

En même temps que la fabrication des composants, des motifs de test sont ajoutés pour caractériser la qualité des étapes technologiques réalisées.

Pour déterminer les résistances de contact et carrée de la couche, nous avons réalisé des TLM<sup>49</sup> pour des mesures sous 4 pointes [TLM, Williams], [TLM, Loh].

La concentration d'électrons et la mobilité sont mesurées grâce aux motifs de Van der Pauw (ou *trèfles de Hall*) [Fourré, Thèse]. Généralement il y a 3 type de trèfles:

- un trèfle sert à caractériser l'hétérostructure (densité d'électrons, mobilité, résistance carrée);
- un trèfle est utilisé pour déterminer l'impact de la gravure de l'isolant (voir dans la partie II.2.C.c. ). Cet isolant va être utilisé pour définir le pied de grille, et donc la zone active du transistor. La définition du pied de grille étant réalisée par une gravure ionique réactive (RIE)<sup>50</sup>, il est nécessaire d'observer l'influence de cette gravure sur la mobilité et la densité d'électrons de la couche;
- pour le troisième trèfle, un contact de grille est ajouté afin de pouvoir changer la tension de grille et ainsi mesurer la mobilité électronique en fonction de la concentration d'électrons dans le canal.

### II.2.C. Étapes de fabrication.

Les étapes de fabrication par ordre de réalisation sont les suivantes (voir les figures II.2.4.a-f):

- la réalisation des marques d'alignement et des contacts ohmiques,
- l'isolation de composants par gravure chimique des mesas,
- la passivation avec le nitrure de silicium (ou l'oxyde de silicium),
- la réalisation des plots d'épaississement (la gravure de l'isolant et la métallisation),
- la gravure RIE de la couche isolante (nitrure de silicium) pour le pied de grille et
- la gravure chimique du fossé de grille (recess) de la couche de contact et métallisation de la grille.

La fabrication d'un HEMT standard est composée de différentes étapes qui se distinguent par le procédé utilisé:

● *la lithographie électronique ou optique*: consiste à déposer une ou plusieurs couches (une bicouche ou une tricouche...) de résine; effectuer l'insolation par le faisceau d'électrons ou par la lumière ultra-violette; révéler la résine;

● *la métallisation*: afin de pouvoir métalliser les motifs souhaités, il est nécessaire de faire une lithographie électronique ou optique, déposer une couche de métallisation par évaporation, et ensuite enlever l'excès du métal par un « lift-off ». Pour faire un lift-off, la lithographie doit avoir un profil en « casquette »;

● *gravure humide (chimique) et sèche (plasma)*: pour cela il faut protéger la plaque par un masque de résine, métal ou une couche isolante, et l'ouvrir dans les zones à graver;

● *dépôt d'oxyde de silicium ou de nitrure de silicium*: est effectué par PECVD<sup>51</sup>. Avant le dépôt, la plaque est préchauffée pendant une certaine durée pour une déshydratation.

A chaque étape il faut vérifier l'état de la plaque et la qualité de réalisation de l'étape par différentes méthodes:

- *électriquement*: mesures de résistances, de courant, de mobilité et de concentration;
- *visuellement*: au microscope optique ou au Microscope Électronique à Balayage (MEB);
- *mécaniquement (par profilomètre)*: les hauteurs des matériaux déposés ou gravées.

Dans les paragraphes suivants nous allons étudier plus précisément ces étapes, nous verrons quelles étapes sont les plus critiques et essayerons de les améliorer.

49 TLM - Transmission Line Measurement

50 RIE - Reactive Ion Etching

51 PECVD - Plasma-Enhanced Chemical Vapour Deposition




Fig. II.2.4.a: Réalisation de marques et de contacts ohmiques




Fig. II.2.4.b: Isolation par gravure mesa




Fig. II.2.4.c: Dépôt de nitrure de silicium (ou d'un autre isolant)




Fig. II.2.4.d: Réalisation des plots d'accès




Fig. II.2.4.e: Ouverture du pied de grille par gravure RIE




Fig. II.2.4.f: Recess et métallisation de grille

### II.2.C.a. Marques d'alignement et contacts ohmiques

Pendant cette étape, nous réalisons les marques dites d'alignement qui seront utilisées pour le réaligement des lithographies. En même temps, nous réalisons les contacts ohmiques.

Pour cela on réalise une lithographie électronique suivie par une métallisation.

Ensuite, il faut recuire la métallisation pour la faire diffuser dans le semi-conducteur afin d'avoir la résistance de contacts la plus faible possible.

A cause des dimensions des motifs à réaliser parfois très petites (sub-microniques) nous utilisons la lithographie électronique pour l'écriture des motifs dans la résine.

La première difficulté, ici est la lithographie électronique. Les contacts ohmiques représentent 3 grands motifs espacés d'une faible distance. À cause de la rétrodiffusion assez importante des électrons qui servent à insolérer la résine dans les motifs souhaités, les zones à proximité de ces motifs sont aussi insolées. Cela provoque une « déformation » des motifs et la surrévélation c'est-à-dire une augmentation des dimensions des motifs par rapport au masque. Pour éviter ce problème, il est nécessaire de trouver une bonne dose d'écriture et des paramètres bien

## II. Technologie des composants THz

adaptés pour la correction des effets de proximité.

La bicouche standard de résines de type P(MMA-MAA)/PMMA<sup>52</sup> est utilisée pour cette lithographie. Elle permet d'avoir des dimensions acceptable jusqu'à quelques centaines de nanomètres et d'avoir un profil en casquette nécessaire pour la métallisation.

La deuxième difficulté est dans le choix de la température et de la durée du recuit afin d'avoir la résistance des contacts la plus faible possible. Normalement, il est nécessaire d'optimiser ces paramètres pour chaque type de l'hétérostructure (structure des couches, compositions, épaisseurs...).

Pour l'hétérostructure AlInAs/GaInAs, la séquence des métaux Ni/Ge/Au/Ni/Au semble être optimale.

La vérification des dimensions des motifs et de la bonne révélation est effectuée au MEB, au profilomètre pour la bonne épaisseur de la résine et du métal, et par des mesures électriques statistiques pour la résistance des contacts ohmiques. Il faut s'assurer aussi que les contacts ohmiques ne présentent pas de barrière de potentiel (se voit sur les courbes  $I(V)$  par un « coude »).

### **II.2.C.b. Mesa**

Cette étape consiste à graver l'hétérostructure hors des zone actives afin d'isoler les composants les uns des autres. Cette gravure doit être assez profonde pour graver tous les matériaux conducteurs en respectant en même temps les dimensions des motifs c'est-à-dire sans trop « sousgraver » les structures. La solution qui a été retenue est la gravure humide avec l'acide orthophosphorique  $H_3PO_4$ .

La lithographie dans ce cas est optique, ceci permet de gagner en temps de réalisation car la surface des motifs à insoler est assez importante.

Après la réalisation des mesa, il faut vérifier leurs épaisseur des mesas et la qualité d'isolation par les mesures électriques sur des motifs prévus à cet effet.

C'est à ce moment aussi qu'il est possible de mesurer les propriétés de l'hétérostructure: la résistance de contact  $R_c$ , la résistance carrée de la couches  $R_{\square}$ , la mobilité  $\mu$  et la concentration d'électrons  $n_s$ . Les mesures des résistances s'effectuent par des mesures statiques sous 4 pointes (mesures des TLM). La mobilité et la concentration sont déduites des mesures par effet Hall (mesures des motifs de Van der Pauw). La mesure du courant de saturation peut être intéressante aussi.

### **II.2.C.c. Passivation et définition pied de grille**

Pour cette étape une couche isolante (le nitrure de silicium ou l'oxyde de silicium) est utilisée.

Cette couche peut avoir différents rôles, elle sert à:

- protéger les composants (passivation),
- réaliser les pieds de grille courts et
- réaliser de capacités de type Métal – Isolant – Métal (MIM).

Pour cette étape, il faut bien choisir le matériau – le nitrure de silicium  $Si_3N_4$  ou l'oxyde de silicium  $SiO_2$ . Le choix doit être défini par l'utilisation de la couche: si elle est nécessaire pour réaliser des capacités, il faut utiliser le nitrure de silicium car sa permittivité diélectrique est supérieur à celle du  $SiO_2$  (les valeurs relatives obtenues dans les conditions de réalisation sont respectivement de 7 et de 3 environ) . Par contre pour la passivation et la réalisation des grilles, le  $SiO_2$  a des avantages: les états de surface sont plus favorables, sa permittivité est plus faible et donc les capacités parasites seront plus faible.

Ensuite, l'épaisseur optimale de la couche isolante doit être trouvée. En effet pour réaliser les grilles, d'un côté il est préférable d'avoir une grande épaisseur afin de diminuer les capacités parasites, et d'un autre côté, plus la couche est épaisse, plus il est difficile de réaliser les grilles de longueur courte, ce qui est lié au rapport d'aspect et aux propriétés de la gravure utilisée. Il a été remarqué qu'il est nécessaire d'avoir une épaisseur de couche isolante comparable ou inférieure à la longueur de pied désirée, dans le cas contraire, le contact entre le pied et le haut de

52 PMMA - Poly(Methyl Methacrylate); PMAA - PolyMethAcrylic Acid; P(MMA-MAA) est un copolymère

grille est difficile.

### II.2.C.d. Plots d'épaissement

Pendant cette étape, nous réalisons des plots d'accès aux composants. La particularité des plots est leur épaisseur de métal et surface à insoler plus importantes, et l'absence de recuit. Pour cette raison, nous utilisons la lithographie optique de type Novolak. C'est un procédé de lithographie dans lequel une monocouche de résine optique permet d'avoir un profil en casquette nécessaire pour le lift-off de la métallisation.

Avant de déposer les métaux, il est nécessaire de graver la couche d'isolant (le nitrure de silicium) qui recouvre la plaque entière afin d'avoir un bon contact électrique entre les plots d'accès et les contacts ohmiques. La gravure utilisée est de type plasma (RIE). A cause de l'endommagement de la résine pendant la gravure plasma, nous effectuons deux lithographies: la première lithographie optique classique (sans profil en casquette) pour la gravure plasma, et la deuxième de type Novolak pour la métallisation (avec profil en casquette).

Pour cette étape, il est nécessaire de contrôler l'épaisseur de la résine par profilomètre après la révélation, ensuite de contrôler par microscopie optique la gravure de l'isolant, et enfin la qualité de la casquette réalisée avec la deuxième lithographie pour la métallisation.

### II.2.C.e. Lithographie et gravure de pied de grille

Cette étape est parmi les plus critiques étapes de fabrication. Elle consiste à écrire dans la résine électronique les pieds de grilles c'est-à-dire des lignes de 30 à 1000 nm de longueur et de plusieurs  $\mu\text{m}$  de largeur. Ensuite, on grave la couche de l'isolant qui se trouve en dessous; la résine révélée sert le masque pour la gravure plasma RIE de la couche isolante (voir figures II.2.4.a-d).



Fig. II.2.4.a: Dépôt de résine




Fig. II.2.4.b: Lithographie du pied de grille




Fig. II.2.4.c: Gravure du pied de grille par plasma




Fig. II.2.4.d: Dérésinage

La première difficulté se trouve dans la nécessité de trouver l'épaisseur optimale de la résine. D'un côté, pour avoir la possibilité de réaliser les lignes très fines, ce qui n'est pas possible avec des couches de résine trop épaisses, et d'un autre côté, pour avoir une épaisseur suffisante pour réaliser la gravure de la couche isolante. Dans les conditions normales de gravure de la couche isolante, la vitesse de gravure de la résine est quasiment égale à la vitesse de gravure de la couche isolante<sup>53</sup>. En même temps pour la lithographie des pieds de grille, il a été observé que le rapport d'aspect de l'épaisseur de la résine sur la taille du motif à réaliser ne doit pas dépasser

<sup>53</sup> Par exemple, pour la résine électronique PMMA la vitesse de gravure par plasma  $\text{CHF}_3/\text{CF}_4$  est estimée égale à la vitesse de gravure de nitrure de silicium par le même plasma

environ 5.

Le deuxième point à noter est la lithographie des pieds de grille. Vu la taille très faible de ces motifs, il est nécessaire de vérifier l'épaisseur de la résine et de trouver la dose d'écriture électronique optimale avec les bons coefficients de correction des effets de proximité.

La réalisation de cette étape est contrôlée d'abord par le profilomètre afin de vérifier la bonne épaisseur de la résine, et ensuite par MEB pour s'assurer de la bonne définition des motifs. Il faut également mesurer la mobilité et la concentration d'électrons dans le canal pour s'assurer que la gravure plasma n'a pas dégradé la couche active.

### **II.2.C.f. Gravure du fossé de grille et métallisation.**

C'est la dernière étape de fabrication d'un HEMT standard. Elle consiste à graver localement la couche de contact ohmique (cap layer) de l'hétérostructure afin de déposer la métallisation de grille directement sur la couche Schottky. Cette étape est appelée « gravure du fossé de grille » ou « recess ».

Tout d'abord, la lithographie est réalisée sur une bicouche de résine. La lithographie peut être de deux types:

- de type « bicouche standard » pour réaliser des « grilles nitrure » ou des grilles rectangulaires, dans ce cas le profil de résine est en casquette;

- de type « grille en T »; dans ce cas, la couche inférieure de résine est fine, elle est utilisée pour faire le pied de grille, et la deuxième couche de résine étant plus épaisse, elle sert à faire le chapeau de grille.

Dans la littérature, il existe aussi des procédés utilisant des tricouches de résine mais ils sont plus délicats à réaliser.

Ensuite, la gravure par voie chimique de la couche de contact ohmique est effectuée. Dans les procédés standards la gravure avec une solution à base d'acide succinique est utilisée (voir les détails dans l'annexe, partie VI.2. ). Cela permet de graver sélectivement la couche de contact sans attaquer la barrière Schottky. Une solution à base de l'acide citrique peut convenir aussi.

Ensuite la métallisation Ti/Pt/Au est déposée pour former le contact Schottky.

Pendant cette étape il est nécessaire de contrôler la qualité de lithographie électronique et la précision d'alignement de la grille par rapport au pied de grille (dans le cas du procédé « grille nitrure »).

Il est aussi important de mesurer avant et après la gravure de la couche de contact les propriétés de l'hétérostructure: résistance de contact, résistance carrée de la couche, mobilité et concentration, avec les techniques de mesure expliquées précédemment.

Après la métallisation il est nécessaire de contrôler la qualité de contact Schottky: la valeur de la barrière en polarisation directe et la tension de fuite en polarisation inverse.

### **II.2.D. Étapes « critiques »**

Comme nous l'avons vu dans les paragraphes précédents, les étapes les plus critiques sont:

- la lithographie des contacts ohmiques et de la grille y compris le pied de grille;
- la gravure par plasma de la couche d'isolant pour le pied de grille;
- la gravure humide de la couche de contact ohmique (recess).

L'importance de ces étapes dépend du procédé de fabrication. Par exemple, la gravure du pied de grille est plus critique pour les transistors à grille courte. Par la suite nous verrons comment nous avons procédé pour optimiser ces étapes afin de les adapter à nos nouvelles structures ou pour rendre les technologies plus reproductibles.

### II.3. Fabrication de transistors à onde plasma

Dans cette partie nous allons présenter le procédé de fabrication du transistor à ondes plasma: l'hétérostructure, le premier essai de fabrication, les problèmes observés et les améliorations apportées. Le procédé de fabrication de transistors à ondes plasma est de même type que celui des HEMTs standard.

Nous allons présenter deux types de structures que nous avons réalisées: des HEMTs avec une capacité intégrée et une série de HEMTs pour une étude paramétrique.

#### II.3.A. Hétérostructure

L'hétérostructure utilisée pour la fabrication de ces dispositifs est de type GaInAs/AlInAs pseudomorphique standard sur substrat d'InP. Cette structure présente une bonne mobilité électronique grâce au taux d'indium de 70%. Les détails sont donnés dans le tableau 3.

Les hétérostructures ont été réalisées par épitaxie à jets moléculaires (MBE<sup>54</sup>) au sein de l'IEMN par le groupe EpiPhy.

*Tableau 3: Structure des couches*

Épaisseur	Matériau	Dopage	Couche
100 Å	In <sub>53</sub> Ga <sub>47</sub> As	Si 6*10 <sup>18</sup> /cm <sup>3</sup>	Contact ohmique
120 Å	In <sub>52</sub> A <sub>48</sub> As		Schottky
δ		Si 6*10 <sup>12</sup> /cm <sup>2</sup>	Dopage
50 Å	In <sub>52</sub> A <sub>48</sub> As		Espaceur
150 Å	In <sub>70</sub> Ga <sub>30</sub> As		Canal
2000 Å	In <sub>52</sub> A <sub>48</sub> As		Tampon
400 μm	InP		Substrat

Pour ces composants, comme couche d'isolant nous avons utilisé le nitrure de silicium, car cette couche sert également comme isolant pour des capacités MIM.

L'épaisseur de la couche est de 60 nm, ce qui permet de réaliser des pieds de grille jusqu'à 50 nm de longueur environ.

Les mesures de Hall de ces hétérostructures ont donné des mobilités électroniques d'environ 11 000 – 12 000 cm<sup>2</sup>/Vs. La concentration d'électrons est environ 4.5\*10<sup>12</sup> cm<sup>-2</sup> avec la couche de contact ohmique et de 2.5 à 3.0\*10<sup>12</sup> cm<sup>-2</sup> sans cette couche.

La résistance carrée de la couche est de 140 Ω/□. Les résistances de contacts ohmiques obtenues sont de l'ordre de 0.1-0.3 Ohm/mm.

Nous avons réalisé deux types de transistors à onde plasma. Dans le premier type, les capacités de type MIM<sup>55</sup> ont été ajoutées sur les contacts du transistor. L'ajout d'une capacité a été motivé par la théorie de Dyakonov Shur sur les transistors à onde plasma (voir Chapitre III, partie III.4. ). Le rôle de la capacité MIM est de ramener un court-circuit entre la grille et la source aux fréquences THz. Cette capacité n'empêche pas la polarisation continue de la grille du transistor.

Pour le deuxième type, une étude paramétrique sur l'extension des zones latérales de recess a été mise en oeuvre. Cette étude était nécessaire pour comprendre l'origine et le mécanisme des oscillations plasma et de vérifier le modèle théorique de Ryzhii (voir Chapitre III, partie III.5. ). Pour contrôler précisément la taille des zones latérales du recess, une gravure de type « digital » a été mise au point (voir partie II.3.D. « Recess

<sup>54</sup> MBE - Molecular Beam Epitaxy

<sup>55</sup> MIM – Métal – Isolant - Métal

digital »).

Au cours de la réalisation de composants nous avons observé quelques problèmes liés au changement de technologies de fabrication. Les solutions trouvées nous ont permis d'améliorer les procédés de fabrication et de les rendre plus fiables.

### **II.3.B. Première structure – capacité intégrée**

Pour notre première structure nous avons essayé d'ajouter des capacités de type MIM sur les contacts des transistors. Les transistors sont de type HEMT standard avec des longueurs de grille de 50 à 200 nm.


Le masque général est donné dans Annexe, partie VI.1.A. .

Pour réaliser les capacités sans compliquer les technologies, nous avons utilisé la couche de nitrure de silicium qui sert à réaliser les pieds de grille et en même temps comme une couche d'isolant pour les capacités. Le procédé de fabrication reste donc le même, seuls les motifs de masque changent.


Les schémas des transistors standards (sans capacité), et avec capacités sont donnés sur les figures II.3.1, II.3.2 et II.3.3 respectivement. On peut voir sur chaque structure un contact de drain, deux contacts de sources et un contact de grille avec deux doigts.

Nous avons fabriqué deux types de capacités:


- une est réalisée sur les plots d'accès à proximité de la zone active (appelée « capacité externe »), elle présentée sur la figure II.3.2;
- l'autre est réalisée directement sur la zone active du composant c'est-à-dire sur le mesa (appelée « capacité interne »), voir figure II.3.3.



*Fig. II.3.1: Topologie d'un HEMT standard*



*Fig. II.3.2: Transistor avec une capacité externe*



*Fig. II.3.3: Transistor avec une capacité interne*

Les étapes de fabrication sont standards pour un HEMT et consistent en:

- la réalisation des marques d'alignement et des contacts ohmiques, réalisation de l'électrode inférieure pour la capacité MIM;
- l'isolation par gravure mesa;
- le dépôt de nitrure de silicium;
- la gravure de nitrure de silicium et la métallisation des plots d'accès;
- l'ouverture du pied de grille dans le nitrure de silicium par gravure plasma;

## II. Technologie des composants THz

- le recess et la métallisation des grilles et de l'électrode supérieure de la capacité MIM.

Sur les figures II.3.4 et II.3.5, nous présentons les photos au microscope électronique des deux types de transistors à capacité MIM réalisés.




Fig. II.3.4: Transistor avec une capacité externe




Fig. II.3.5: Transistor avec une capacité interne

La figure II.3.6 montre une photo de la coupe transversale faite par un faisceau à ions (FIB<sup>56</sup>). C'est un transistor à capacité intégrée dans la zone active du composant (capacité interne). On peut voir la métallisation de grille prolongée vers le contact de source, elle est déposée sur une couche de nitrure de silicium de 60 nm d'épaisseur. Le contact de source est une électrode inférieure de la capacité, la métallisation de grille sert d'électrode supérieure. La longueur de grille de ce composant est de 50 nm.




Fig. II.3.6: Vue en coupe d'un transistor avec une capacité interne

Après la fabrication des composants, nous nous sommes aperçus que le rendement était très faible – sur la plupart de composants (environ 75%). Il y avait un court-circuit électrique entre les contacts de grille et de source. Ce problème venait de la capacité qui a été ajoutée. En effet, sur les composants sans capacité, il n'y avait pas de court-circuit. Pour trouver la cause de ce court-circuit, nous avons découpé des composants avec capacités à l'aide d'un FIB dans la direction perpendiculaire ce qui a permis d'observer la qualité de réalisation des capacités. Une

56 FIB - Focused Ion Beam

photo en microscopie électronique de cette coupe est donnée sur la figure II.3.7.




Fig. II.3.7: Vue en coupe d'une capacité - problème d'isolation

On peut voir que le problème vient de la mauvaise uniformité du dépôt du nitrure de silicium, dont l'épaisseur est plus faible sur les bords de l'électrode inférieure, voire même nulle. Nous avons estimé la probabilité d'un court-circuit sur un périmètre de 60 µm.

### II.3.C. Améliorations des capacités MIM

Pour résoudre ce problème, il était nécessaire d'augmenter l'épaisseur de nitrure de silicium utilisé pour les capacités. En revanche, il était impossible d'augmenter l'épaisseur de cette couche partout, car l'épaisseur initiale est limitée à 60 nm pour la réalisation des pieds de grille. Il a été décidé alors d'augmenter l'épaisseur de nitrure de silicium uniquement pour les capacités. Le schéma est donné sur la figure II.3.8.




Fig. II.3.8: Schéma du transistor à capacité MIM modifiée

Différents essais ont été réalisés utilisant la résine négative HSQ<sup>57</sup>. La propriété de cette résine est telle qu'après l'insolation par la lithographie électronique, elle se transforme en matériau similaire à l'oxyde de silicium SiO<sub>2</sub> et donc peut être utilisée comme isolant pour les capacités. Alors il semblait être possible d'ajouter un plot de HSQ sur les zones des capacités afin d'éviter les court-circuits. Malheureusement, la mauvaise adhérence de la HSQ sur les motifs de faibles dimensions (contacts ohmiques des transistors) a rendu cette solution inappropriée.

Nous avons alors choisi de déposer deux couches de nitrure de silicium de 60 nm chacune éventuellement sur les bords des contacts. Dans les zones du pied de grille, une seule épaisseur est déposée pour la réalisation des grilles nitrure.

L'ajout d'une deuxième couche de Si<sub>3</sub>N<sub>4</sub> a entraîné le développement d'étapes supplémentaires. Après avoir

57 HSQ - Hydrogen SilsesQuioxane, nom commercial FOX-12

## II. Technologie des composants THz

déposé la première couche de nitrure de silicium, on réalise une lithographie électronique sur une couche de résine de 100 nm d'épaisseur, ceci afin d'ouvrir la zone où sera placée la grille durant la suite du procédé. Dans notre cas, la largeur de cette ouverture était de 400 nm. Ensuite la première couche de nitrure de silicium est gravée par plasma RIE  $\text{CHF}_3/\text{CF}_4$ . L'étape suivante est le dépôt de la deuxième couche de nitrure de silicium suivie par le procédé standard.

Ce procédé permet d'avoir une double couche de nitrure de silicium sur les zones des capacités et une couche unique sur la zone de réalisation de grille. Sur la figure II.3.9 on peut voir un transistor avec une capacité interne réalisé par cette technologie. Dans la zone du pied de grille, on peut voir l'ouverture de la première couche de nitrure de silicium. On peut voir également le contact de source sous la métallisation de grille.




Fig. II.3.9: Transistor avec une capacité interne

La photo en coupe réalisée au FIB montre les détails du transistor (voir figure II.3.10). On peut voir que l'épaisseur de la couche de nitrure de silicium sur le bord de l'électrode inférieure est bien uniforme et ne présente pas de défauts. L'épaisseur est de 120 nm, elle est formée par deux couches de nitrure de silicium. Dans la zone de pied de grille, l'épaisseur est de 60 nm, il y a une seule couche de nitrure de silicium. La longueur de pied de grille est de 50 nm.




Fig. II.3.10: Vue en coupe d'un transistor avec deux couches de  $\text{Si}_3\text{N}_4$

Les mesures électrostatiques ont également montré qu'il n'y a plus de court-circuit entre les électrodes des capacités, donc le problème peut être considéré comme résolu. Le rendement actuel atteint pratiquement 100 %.

### **II.3.D. Deuxième structure – étude paramétrique**

La réalisation de la deuxième structure a été motivée par la nécessité de compréhension des mécanismes d'émission et de détection. Pour cela, il était nécessaire de faire varier les dimensions des différentes zones possibles d'émission (recess, accès, grille).

Pour cela nous avons décidé de faire une étude paramétrique des transistors à ondes plasma c'est-à-dire une étude des propriétés d'émission et de comportement des composants en fonction de différentes dimensions. Dans ce cas, il n'y a pas de capacité intégrée dans les dispositifs. Le procédé est basé sur la technologie « grille nitrure ».

#### **II.3.D.a. Structure des composants**

Il a été choisi de faire varier 5 paramètres:

- la longueur de grille:  $L_g = 200, 400, 800$  et  $1500$  nm;
- la distance entre les contacts ohmiques (c'est-à-dire source-drain):  $L_{sd} = 1.3 \mu\text{m}$  et  $2.6 \mu\text{m}$ ;
- la position de la grille entre les contacts ohmiques: centrée, décalée de 25% et 30%;
- la présence de la grille: composants avec la grille et composants passifs;
- la largeur des composants:  $W = 10$  et  $25 \mu\text{m}$ .

Le masque pour la réalisation de ces composants est présenté dans l'Annexe, partie VI.1.B. .

Un schéma de transistor est donné sur la figure II.3.10, les détails sont présentés sur les figures II.3.11.a (le pied de grille centré entre les contacts de drain et de source) et II.3.11.b (le pied de grille est décalé vers le contact de source).




Fig. II.3.10: Transistor de deuxième série




Fig. II.3.11.a: Pied de grille centré




Fig. II.3.11.b: Pied de grille décalé

## II. Technologie des composants THz

Pour cette étude, il était nécessaire d'optimiser la gravure de la couche de contact ohmique (recess) afin d'avoir un meilleur contrôle sur les dimensions des composants, dont les valeurs sont très importantes. En effet, les solutions de recess utilisées actuellement ne permettent pas d'avoir un bon contrôle de la sous-gravure de la couche. La vitesse de gravure de la couche de GaInAs par la solution standard à base d'acide succinique ou citrique est de l'ordre de 100 – 150 nm/min. De plus, le profil de gravure n'est pas très uniforme et la gravure pose parfois des problèmes de reproductibilité.

### II.3.D.b. Recess digital

Il a été alors décidé d'étudier le « **recess digital** ». C'est une technique de gravure « couche par couche » dans laquelle la profondeur gravée ne dépend pas de la durée de gravure, mais du nombre d'étapes d'oxydation et de gravure de l'oxyde.

Cette gravure consiste en des étapes d'oxydation du matériaux à graver, de rinçage, de gravure de la couche oxydée et d'un nouveau rinçage. L'oxydation et la gravure suivent une loi logarithmique c'est-à-dire à partir d'une certaine durée d'oxydation ou de gravure, le processus devient indépendant du temps. La profondeur de gravure va dépendre du nombre de cycles d'oxydation - gravure réalisés. La profondeur de gravure par cycle étant très faible (de l'ordre de quelques Å), il est alors simple de contrôler les dimensions de gravure.

Pour cette étude, nous avons choisi de travailler avec les acides inorganiques:  $H_2SO_4$ , HCl,  $H_3PO_4$ . Pour l'oxydation, nous avons utilisé l'eau oxygénée ( $H_2O_2$ ) diluée.

Toutefois, il est assez difficile d'obtenir une gravure sélective en utilisant des acides inorganiques. En revanche, ces acides permettent un bon contrôle de profondeur et de largeur de gravure.

Nous avons effectué des essais d'oxydation et de gravure sur deux types de matériaux: GaInAs et AlInAs. A chaque essai, après un certain nombre de cycles d'oxydation et de gravure (généralement 10), nous vérifions la profondeur de gravure et l'état de surface après la gravure (rugosité) par AFM<sup>58</sup>.

Le récapitulatif des acides est présenté dans les tableaux 4.a-b. Nous avons présenté les vitesses de gravure<sup>59</sup> et les rugosités pour chaque matériau utilisé (GaInAs ou AlInAs) et pour chaque acide ( $H_3PO_4$ ,  $H_2SO_4$ , Acide Succinique). L'acide succinique est la référence car il est utilisé dans les procédés standards. Pour les acides inorganiques, nous avons effectué les essais de gravure par technique de recess digital (10 cycles), avec l'acide seul (10 minutes sans utiliser l'oxydant) et avec le recess classique (1 minute, l'acide est mélangé avec l'oxydant). Avec le l'acide succinique, seulement le recess classique a été fait.

Les détails des manipulations sont donnés dans l'Annexe 2, partie VI.2.G. .

Tableau 4.a: Résultats des gravures avec différents acides<sup>60</sup> - **Profondeur de gravure, Å**

Solution	Matériau	$H_3PO_4$	$H_2SO_4$	HCl	Acide Succinique
10 cycles	GaInAs	70-90 (80-140)	270	110	-
	AlInAs	90 (100-160)	140-170-200	150	-
Acide seul	GaInAs	30-40	30	0	-
	AlInAs		30	50	-
Recess classique	GaInAs	280-300	360-400	-	1500-1600
	AlInAs		580	-	60-100

58 AFM – Atomic Force Microscope

59 Les vitesses sont présentées en forme de profondeur de gravure au bout de 10 cycles pour recess digital, ou 10 minutes dans l'acide sans oxydant, ou 1 minute pour la gravure classique (acide + oxydant). Les concentrations des solutions sont gardées les mêmes

60 Les valeurs données correspondent aux mesures faites sur les motifs de faibles dimensions (lignes de ~200 nm de largeur); les valeurs entre parenthèses correspondent aux motifs de grandes dimensions (plots de plusieurs  $\mu m$ )

## II. Technologie des composants THz

*Tableau 4.b: Résultats des gravures avec différents acides - Rugosité, RMS, Å*

Solution	Matériau	H <sub>3</sub> PO <sub>4</sub>	H <sub>2</sub> SO <sub>4</sub>	HCl	Acide Succinique
Surface initiale	GaInAs	(5-10)			
	AlInAs	(5-10)			
10 cycles	GaInAs	20-30 (70-170)	10 (30)	10 (30-60)	-
	AlInAs	40 (100-160)	14 (45)	17 (50-80)	-
Acide seul	GaInAs	6 (10-30)	4-5	4	-
	AlInAs		10 (30)	10 (20-70)	-
Recess classique	GaInAs	20 (30-70)	5 (10-30)	-	8-10 (15-35)
	AlInAs		30	-	10

On peut voir que l'acide H<sub>2</sub>SO<sub>4</sub> présente une légère sélectivité de gravure avec une vitesse de gravure supérieure pour le GaInAs contrairement aux autres acides, ce qui est favorable pour notre application. De plus, la rugosité de surface après la gravure est meilleure pour cet acide. Il a été alors décidé d'utiliser la solution de gravure à base d'acide sulfurique.

Les figures II.3.12 et II.3.13 représentent les images AFM après 10 cycles de gravure par recess digital avec acide sulfurique des matériaux massifs GaInAs et AlInAs. L'échelle sur les deux images est identique. On peut voir que la rugosité de la surface après la gravure de GaInAs est assez importante. Toutefois, la vitesse de gravure de AlInAs est légèrement plus faible et l'état de surface est meilleur. Ainsi, l'état de surface après la gravure de l'hétérostructure GaInAs/AlInAs doit être bon.




Fig. II.3.12: GaInAs: 10 cycles de gravure par H<sub>2</sub>SO<sub>4</sub>




Fig. II.3.13: AlInAs: 10 cycles de gravure par H<sub>2</sub>SO<sub>4</sub>

Il existe cependant un inconvénient dans cette technique. En effet l'hétérostructure à base de GaInAs/AlInAs subit une oxydation naturelle à l'air, en particulier, après la sortie du bâti d'épitaxie. L'épaisseur d'oxyde va dépendre du temps de stockage entre la sortie de la MBE<sup>61</sup> et la gravure, mais aussi des différentes étapes avant l'étape de recess. Ceci va conduire à des profondeurs de gravure durant le premier step plus ou moins grandes.

Comme solution à ce problème, il a été proposé de contrôler la profondeur gravée par des mesures électriques de la mobilité et de la concentration par effet Hall. Nous avons observé que la concentration varie linéairement en fonction de la profondeur gravée. De plus, nous avons réalisé un essai de gravure en utilisant la solution de gravure classique à base d'acide succinique afin de déterminer la concentration optimale.

Cette solution de gravure a été utilisée pour la fabrication du deuxième type de transistors à onde plasma afin de faire une étude paramétrique. Un autre avantage de cette technique, est que l'on a la possibilité de graver la couche Schottky avec un bon contrôle (la vitesse de gravure de matériau AlInAs à chaque step est environ 1.5 nm). Cette solution peut donc permettre de contrôler facilement la profondeur du recess.

## II. Technologie des composants THz

Les figures II.3.14 et II.3.15 présentent une coupe au FIB d'un transistor sur lequel le recess digital a été appliqué, vue générale et rapprochée respectivement. Nous avons vu que la zone d'extension de recess est très faible, de l'ordre de  $\sim 10$  nm de part et d'autre de la grille, ce qui a été attendu.




Fig. II.3.14: Vue en coupe d'un transistor avec le recess digital




Fig. II.3.15: Vue détaillée sur la zone de recess

Par des mesures électrostatiques, nous avons déterminé le rendement de fabrication. Celui-ci est de l'ordre de 75%. La transconductance était légèrement supérieure à celle d'un HEMT utilisant un recess standard, mais le courant de fuite de grille est également plus important. Cela est lié au fait que la couche Schottky dans ce procédé a été gravée plus que dans le recess standard (acide succinique). Une autre explication être le fait que la gravure n'est pas sélective donc le canal n'est pas sous-gravé sur les flancs du mesa. Ceci peut provoquer des fuites sur la montée de la grille sur le mesa.

### **II.3.E. Conclusion**

Dans cette partie nous avons présenté la technologie de fabrication de transistors à ondes plasma. Durant cette étude nous avons élaboré une technique qui permet d'intégrer sur les HEMTs des capacités MIM en utilisant les procédés HEMTs standards et en ajoutant un minimum d'étapes supplémentaires. Dans cette technologie, nous avons utilisé le procédé en double couche de nitrure de silicium, ceci afin d'avoir un très bon rendement de capacités et de pouvoir réaliser des grilles de très faible longueur (50 nm et moins).

Ensuite, nous avons étudié et appliqué une technique originale de gravure appelée « recess digital » qui est intéressante pour les dispositifs de faibles dimensions ou pour les applications où un très bon contrôle de gravure est nécessaire. Pour cela, nous avons testé plusieurs acides inorganiques sur deux paramètres principaux: la vitesse de gravure (référéncée par le nombre de cycles) et l'état de surface après la gravure (estimé par la rugosité). À partir de ces données, nous avons choisi l'acide sulfurique qui, en plus, présente une légère sélectivité de gravure de GaInAs par rapport à AlInAs.

## II.4. Fabrication de transistors à grille arrière (BG-HEMT)

Dans cette partie, nous allons présenter le procédé de fabrication des HEMTs à grille arrière. Le schéma du transistor à grille arrière est présenté sur la figure II.4.1.




Fig. II.4.1: Schéma d'un transistor à grille arrière

Comme nous l'avons vu dans l'introduction, c'est un HEMT avec une grille supplémentaire (« grille substrat »). Cette grille est prévue pour les polarisations continues et est destinée à changer le point de fonctionnement du transistor. Entre autre, cette grille devrait améliorer les performances du HEMT conventionnel par la suppression de l'effet kink et la diminution de la conductance de sortie. Ceci est du principalement à la redistribution du champ électrique à cause de la deuxième grille et à la suppression de la couche tampon épaisse grâce au report de la plaque.

Le HEMT standard est en général inséré dans des accès coplanaires, ce qui donne un dispositif en quadripôle (voir figure II.4.3). Le transistor à grille arrière a un contact supplémentaire qui, dans la configuration classique, ne peut pas être en ligne coplanaire. Pour cela nous ajoutons un contact simple sur le côté du transistor.

Le masque général est présenté dans l'Annexe, partie VI.1.C. . Nous nous sommes basés sur le masque existant pour les HEMTs sur lequel nous avons ajouté le contact de polarisation de la deuxième grille.

Nous avons fabriqué les transistors avec deux longueurs de grille sur face avant: 50 nm et 100 nm, et deux longueurs de grille sur la face arrière: 250 nm et 500 nm. Le développement des transistors est de  $2 \times 15 \mu\text{m}$  jusqu'à  $2 \times 50 \mu\text{m}$ . Tous les transistors ont des accès coplanaires pour la grille principale et le drain.

La topologie du transistor à grille arrière est donnée sur la figure II.4.2 où on peut voir le transistor inséré dans les accès coplanaires pour les sources, le drain et les deux doigts de grille principale, ainsi que l'accès de la grille substrat. Les détails des disposition de deux grilles (avant et arrière) sur la zone active sont donnés sur la figure II.4.2.a.

### II.4.A. Hétérostructure

L'hétérostructure pour ces composants est de type HEMT standard adapté en maille sur InP. Une hétérostructure  $\text{In}_{53}\text{Ga}_{47}\text{As}/\text{In}_{52}\text{Al}_{48}\text{As}$  a été choisie afin d'éviter toute contrainte dans le matériau. En effet, l'utilisation de matériaux pseudomorphiques (par exemple le canal  $\text{In}_{70}\text{Ga}_{30}\text{As}$ ) peut provoquer l'apparition de dislocations, liées à la « libération » de la contrainte lors des gravures des couches d'arrêt et du substrat d'InP après le report.

Nous avons ajouté des couches d'arrêt nécessaires au report de la plaque. L'objectif final est de déposer la deuxième grille sur la couche d'arrêt d'AlInAs dite « Espaceur ». Ainsi faut-il graver l'ensemble des couches de manière très précise, de l'ordre de quelques nanomètres. L'épaisseur du substrat est de  $400 \mu\text{m}$ . Cependant, il est nécessaire d'insérer des couches supplémentaires qui permettront l'arrêt des gravures chimiques sélectives.




Fig. II.4.2: Topologie du transistor à grille arrière




Fig. II.4.2.a: Disposition des grilles avant et arrière

La structure de la couche active est donnée dans le tableau 5. Les couches de contacts ohmique, Schottky, dopage, espaceur et canal sont identiques à celles d'un HEMT standard adapté en maille sur InP. La couche tampon est remplacée par l'espaceur arrière dont l'épaisseur est beaucoup plus faible.

Tableau 5: Structure des couches pour les transistors à grille arrière

Épaisseur	Matériau	Dopage	Couche
100 Å	Ga <sub>47</sub> In <sub>53</sub> As	(Si) 6*10 <sup>18</sup> /cm <sup>3</sup>	Contact
120 Å	Al <sub>48</sub> In <sub>52</sub> As	-	Schottky
δ	-	(Si) 6 10 <sup>12</sup> /cm <sup>2</sup>	Dopage
50 Å	Al <sub>48</sub> In <sub>52</sub> As	-	Espaceur
150 Å	Ga <sub>47</sub> In <sub>53</sub> As	-	Canal
200 Å	Al <sub>48</sub> In <sub>52</sub> As	-	Espaceur arrière
100 Å	InP	-	Couche d'arrêt 2
2000 Å	Ga <sub>47</sub> In <sub>53</sub> As	-	Couche d'arrêt 1
400 µm	InP	-	Substrat

Ensuite, nous avons ajouté deux couches d'arrêt. Après le report, la solution de gravure de substrat à base de l'acide chlorhydrique est sélective par rapport à la première couche d'arrêt de GaInAs. Cette couche d'arrêt est ensuite gravée avec la solution de gravure des mesas à base de l'acide orthophosphorique qui est sélective par rapport à la deuxième couche d'arrêt InP. Dans le premier essai, nous avons gardé la deuxième couche d'arrêt InP afin de protéger l'espaceur arrière d'AlInAs. Pour le deuxième essai, cette couche a été gravée avec une solution sélective par rapport à AlInAs à base d'un mélange des acides chlorhydrique, orthophosphorique et acétique.

## II.4.B. Procédé de fabrication – premier essai

Le procédé de fabrication démarre par la fabrication d'un HEMT à grille courte. Le procédé « grille nitrure » est utilisé. Ensuite, nous poursuivons la technologie par le report de l'échantillon sur un substrat hôte (Silicium ou GaAs), la gravure du substrat d'InP et des couches d'arrêt, et, enfin, la réalisation de la deuxième grille.

## II. Technologie des composants THz

Le résumé des étapes technologiques est le suivant:

- le réalisation des contacts ohmiques et des marques d'alignement,
- l'isolation des composants par gravure du mesa,
- le dépôt de nitrure de silicium,
- la réalisation des plots d'accès,
- l'ouverture du pied de grille,
- le recess et la métallisation de grilles,
- le report de la plaque sur un substrat hôte,
- la gravure du substrat et des couches d'arrêt et
- la métallisation de la deuxième grille.

Le schéma des étapes est présenté sur les figures II.4.3.a-k.




Fig. II.4.3.a: Plaque initiale




Fig. II.4.3.c: Isolation par gravure des mesas




Fig. II.4.3.e: Réalisation des plots d'accès




Fig. II.4.3.g: Recess et métallisation de grille




Fig. II.4.3.i: Gravure de substrat hôte et des couches d'arrêt



Fig. II.4.3.b: Réalisation des contacts ohmiques




Fig. II.4.3.d: Dépôt de nitrure de silicium




Fig. II.4.3.f: Ouverture du pied de grille




Fig. II.4.3.h: Report de la plaque sur un substrat hôte




Fig. II.4.3.k: Métallisation de la deuxième grille

### **II.4.B.a. Report sur un substrat hôte**

La procédure de report de la plaque sur un substrat hôte est représentée sur les figures II.4.3.g-k.

D'abord, nous réalisons les étapes de procédé standard d'un HEMT citées précédemment. Ensuite, nous reportons la plaque. Pour cela une couche de BCB<sup>62</sup> est déposée sur la plaque à reporter et sur le substrat hôte. Le substrat hôte utilisé est du GaAs. Ensuite les deux échantillons sont mis en contact et collés à la pression d'une atmosphère. Cette étape est suivie par le recuit long de BCB<sup>63</sup> dans un four sous azote. Ce procédé a été mis au point par N.WICHMANN [Wichmann, Thèse].

Pour améliorer l'adhérence des composants sur le BCB, il est préférable d'ajouter une fine couche de Titane sur toutes les métallisations effectuées sur la face avant. Chaque séquentiel de métallisation est donc terminé par cette couche de Ti. Ce métal viendra après report en contact avec le BCB (voir figure II.4.3.h).

### **II.4.B.b. Gravure de substrat et de couches d'arrêt**

Après le report, il est nécessaire de graver le substrat et les couches d'arrêt afin d'avoir l'accès aux composants.

La gravure du substrat d'InP s'effectue avec l'acide chlorhydrique fortement concentré<sup>64</sup>. Il faut faire attention à cette gravure, car le gaz produit pendant la gravure est de la phosphine qui est très dangereuse pour la santé. Cette gravure est sélective par rapport à la couche d'arrêt de GaInAs.

La première couche d'arrêt de GaInAs est ensuite gravée avec la même solution de gravure que celle utilisée pour les mesa, à base d'acide orthophosphorique, qui est aussi sélective par rapport à la deuxième couche d'arrêt d'InP.

La deuxième couche d'arrêt d'InP sert en même temps comme une couche de passivation pour la couche d'AlInAs. En effet, si on gravait aussi la couche d'InP, ceci donnerait une interface air – AlInAs, où le potentiel de surface d'AlInAs serait assez important provoquant la désertion partielle du canal. C'est à dire que la densité d'électrons dans le canal sera plus faible, provoquant la dégradation des performances du dispositif comme le courant maximal, la transconductance etc.

Pour éviter ce problème, dans le premier essai nous avons gardé la couche d'arrêt d'InP. En revanche, ce qui pourrait causer d'autres soucis est la qualité du contact Schottky sur cette couche. De plus, avec la couche d'InP, la distance grille arrière – canal est plus importante ce qui peut dégrader l'efficacité de la commande de charges.

Il est à noter que, du fait que les couches d'arrêt utilisées sont conductrices, il n'est pas possible de faire des mesures électriques avant le report. En effet, après la gravure des mesas et avant le report de la plaque, la couche d'arrêt de GaInAs est présente sur la plaque entière. Même sans dopage, cette couche est conductrice ce qui fausse les mesures de courant, des résistances et de mobilité / concentration.

### **II.4.B.c. Réalisation de la grille arrière**

Après la gravure du substrat et des couches d'arrêt, nous réalisons la deuxième grille. La deuxième grille est une grille statique c'est-à-dire ses dimensions sont assez importantes: les longueurs des grilles réalisées sont de 250 nm et 500 nm. Pour cette raison, nous avons utilisé la lithographie électronique classique de type « contacts ohmique », sans utiliser le procédé « grille nitrure ». La forme de la grille ainsi obtenue est rectangulaire. De plus la gravure du fossé de grille n'est pas nécessaire dans cette étape, car la grille est déposée directement sur la couche à grand gap (InP). Pour la métallisation nous avons utilisé la séquence habituelle des métaux pour la grille (Ti/Au/Ti).

---

<sup>62</sup> BCB - Benzocyclobutene

<sup>63</sup> Le recuit du BCD s'effectue dans un four par palliers. Température finale est de 260 °C, durée de recuit est de 80 min

<sup>64</sup> La solution de gravure consiste de deux parts d'acide chlorhydrique et d'une part d'eau

## II. Technologie des composants THz

Une photographie d'un composant réalisé est donnée sur la figure II.4.4. Sur cette figure, on peut voir le plot de contact additionnel, qui est le contact de la grille arrière.




Fig. II.4.4: Transistor à grille arrière: vue générale

La figure II.4.5 montre une coupe au FIB d'un composant avec la grille principale de 100 nm et la grille substrat de 500 nm. Une légère déformation de la structure ainsi que l'apparition de trous sont liées au dépôt du platine au FIB qui est nécessaire pour observer les transistors sur les plaques reportées<sup>65</sup>.




Fig. II.4.5: Vue en coupe d'un transistor à grille arrière

La caractérisation électrique de ces composants sera présentée dans le Chapitre IV, partie IV.3.B.a. .

### II.4.C. Problèmes et améliorations de ce procédé

Après la réalisation des composants, nous avons observé un problème concernant le courant de grille arrière qui est trop important ce qui empêche de polariser suffisamment cette grille. Nous avons supposé que ceci est lié au dépôt de la deuxième grille sur la couche d'InP. Il a été décidé de graver cette couche et de passer la deuxième espaceur en AlInAs par une couche de nitrure de silicium.

De plus, les caractéristiques électriques des composants étaient de qualité moyenne: le courant maximal après

<sup>65</sup> Une plaque reportée contient des couches isolantes (BCB) qui empêchent d'évacuer correctement la charge accumulée pendant la coupe ou l'observation, la charge accumulée dévie le faisceau d'électrons ou d'ions. Le platine permet d'améliorer la distribution de la charge et d'uniformiser la surface pour la coupe

le report était environ 2 à 3 fois plus faible que sur les HEMTs standards. Nous avons supposé que cela était lié aux problèmes de l'hétérostructure choisie ou de la croissance de l'hétérostructure.

### II.4.C.a. Gravure de la couche d'InP sur la face arrière

Après la fabrication et les caractérisations statiques, nous avons observé que le contact Schottky de la deuxième grille était de qualité moyenne. En effet la hauteur de barrière de potentiel de ce contact Schottky était assez faible et le courant de grille trop important, ce qui ne permettait pas d'appliquer les tensions nécessaires sur la deuxième grille. Pour les procédés standards, la hauteur de barrière Schottky obtenue est de 0.5 V en polarisation directe et de quelques volts en polarisation inverse. Dans notre cas, la hauteur de barrière en polarisation inverse est plus faible, de l'ordre de 0.5-0.7 V. En polarisation directe, la hauteur de barrière est de 0.4-0.5 V environ<sup>66</sup>.

Nous avons supposé que cela peut être lié à la présence de la couche d'InP entre le métal de grille et l'espaceur arrière (voir figure II.4.6). Pour résoudre ce problème nous avons décidé de graver la couche d'InP. Pour cela, il fallait trouver un moyen de graver l'InP sélectivement par rapport à la couche d'AlInAs.




Fig. II.4.6: Schéma d'un transistor de la première série

La solution de gravure utilisée pour la gravure de substrat à base d'acide chlorhydrique ne convient pas du fait que la vitesse de gravure de l'InP est du même ordre de grandeur que celle de l'AlInAs.

Il est possible de graver l'InP avec un plasma d'argon qui est parfois utilisé pour les gravures d'InP [Wichmann, Gravure InP]. L'avantage de cette solution est sa vitesse de gravure assez faible. Donc même si la gravure n'a pas de sélectivité suffisante entre les deux matériaux, en se basant sur la vitesse de gravure et l'épaisseur de la couche d'InP il est possible de s'arrêter à l'interface InP/AlInAs.

Mais nos essais ont montré que cette gravure plasma dégrade fortement la surface. Ainsi nous avons essayé une autre technique.


Dans la littérature, il a été trouvé que le mélange d'acides chlorhydrique, orthophosphorique et acétique permet de graver l'InP sélectivement par rapport à l'AlInAs [InP over AlInAs etching]. Nos essais ont montré que la vitesse de gravure de ce mélange sur InP est d'environ 100 nm/min. Aucune gravure sur les couches de GaInAs et d'AlInAs n'a été observée, ce qui signifie que la sélectivité est assez importante. De plus, la surface après la gravure est de bonne qualité.

Nous avons remarqué que la gravure d'InP avec ce mélange est anisotrope – la vitesse de gravure dans les différents plans cristallins est différente. En effet, les flancs des motifs gravés ne sont pas verticaux, leur profil dépend de l'orientation cristalline. La photo électronique ainsi que le profil schématique de gravure sont montrés sur la figure II.4.7. Cet effet ne présente aucun problème pour notre procédé car la gravure sur la plaque des composants est effectuée sans masquage c'est-à-dire pleine plaque.

Cette solution a donc été retenue pour la réalisation du deuxième essai de fabrication.


<sup>66</sup> Il est aussi nécessaire de tenir compte de la polarisation de drain. Les caractéristiques Schottky sont obtenues à tension de drain nulle. Pendant les mesures électriques du transistor, le drain est polarisé à 0.6-0.8 V ce qui peut donner une tension grille-drain (et donc le courant de grille) plus importante:  $U_{gd} = U_{gs} - 0.6$  V

## II. Technologie des composants THz



*Fig. II.4.7: Essai de gravure du matériau InP par solution à base d'acides chlorhydrique, orthophosphorique et acétique: profil de gravure*

La photographie électronique sur la figure II.4.8 montre que la qualité de surface du deuxième espaceur après la gravure d'InP est bonne.



*Fig. II.4.8: Gravure de la couche d'InP sur la plaque des composants: état de surface*

### **II.4.C.b. Dépôt de Nitrure de Silicium $\text{Si}_3\text{N}_4$**

Après la gravure d'InP, la couche d'AlInAs se retrouve à l'air ce qui peut provoquer une dégradation des performances du composants à cause de la charge surfacique de l'AlInAs et des risques d'oxydation. Pour résoudre

## II. Technologie des composants THz

ce problème, nous avons décidé de déposer une couche de nitrure de silicium pour passiver cette surface.

Des essais préalables ont montré que l'ajout d'une couche de nitrure de silicium permet de remonter la concentration d'électrons dans le canal. Dans le tableau 6, nous avons présenté les résultats de mesures de concentration d'électrons par effet Hall sur de deux types d'échantillons. La mobilité n'est pas représentée car elle reste quasiment inchangée. Chaque échantillon représente une hétérostructure de HEMT standard. Les échantillons 1 et 3 ont été utilisés pour le dépôt de nitrure de silicium, les échantillons 2 et 4 pour le dépôt d'oxyde de silicium. Dans les deux cas l'épaisseur d'isolant est de 60 nm.

D'abord, l'influence de dépôt d'isolant sur une hétérostructure complète a été étudiée. On peut voir que le dépôt d'une couche d'isolant permet d'augmenter légèrement la concentration électronique.

Tableau 6: Mesures de concentration avant et après le dépôt d'isolant

Échantillon	Référence, $n_s * 10^{12} \text{ cm}^{-2}$	Après dépôt d'isolant, $n_s * 10^{12} \text{ cm}^{-2}$
1 ( $\text{Si}_3\text{N}_4$ )	3.90 - 4.14	4.24 - 4.44
2 ( $\text{SiO}_2$ )	4.0 - 4.1	4.30 - 4.45

Ensuite nous avons procédé aux mesures des échantillons où nous avons gravé la couche de contact ohmique par solution à base d'acide succinique. Ceci représente la région sous la grille. Les résultats sont donnés dans le tableau 7.

Tableau 7: Mesures de concentration avant et après la gravure de cap layer et le dépôt d'isolant

Échantillon	Référence, $n_s * 10^{12} \text{ cm}^{-2}$	Après gravure de cap layer, $n_s * 10^{12} \text{ cm}^{-2}$	Après dépôt d'isolant, $n_s * 10^{12} \text{ cm}^{-2}$
3 ( $\text{Si}_3\text{N}_4$ )	3.66-4.03	2.19-2.43	2.23-2.45
4 ( $\text{SiO}_2$ )	3.37-3.86	2.12-2.36	2.45-2.60

Les résultats obtenus avec les deux isolants sont similaires. Toutefois, la technologie utilisant le nitrure de silicium est plus connue et maîtrisée, elle sera donc utilisée.

Après la gravure de la couche d'InP, nous avons procédé à la réalisation de la grille comme dans le premier essai suivie par un dépôt de 60 nm de nitrure de silicium.

### II.4.C.c. Report sur Silicium

A cause du nombre d'essai de report assez important et le coût des substrats GaAs assez élevé, nous avons décidé d'essayer le report sur des substrats de silicium dont le prix est considérablement plus bas.

Nos essais ont montré que l'adhérence du BCB était meilleure dans le cas du silicium. Ceci se voit par l'adhérence du BCB sur la surface du substrat hôte où il n'y a pas de plaque reportée<sup>67</sup>. Avec le report sur GaAs, le BCB n'adhère pas à certains endroits. Avec le report sur Si, toute la surface du substrat hôte reste couverte par le BCB.

### II.4.C.d. Fissuration des zones actives

Sur le deuxième essai, nous nous sommes aperçus que sur la plupart des composants, il existe une fissuration de la zone active entre les contacts ohmiques. Sur la figure II.4.9, nous avons présenté une image MEB d'un transistor

<sup>67</sup> Généralement on reporte un quart de la plaque de 2 pouces sur un substrat de 2 pouces

sur laquelle on voit un doigt de grille et une fissure de la zone active.




Fig. II.4.9: Fissuration de la zone active

Cette dégradation est sûrement causée par une différence de coefficients de dilatation thermique entre le semiconducteur et l'ensemble substrat hôte + BCB, ceci provoque la fissuration de l'hétérostructure lors des recuits des résines ou des dépôts de nitrure de silicium ou d'oxyde de silicium.

Nous avons supposé que la diminution de la taille des motifs pourrait résoudre le problème. En effet, après le report, la plaque est composée de plusieurs couches: substrat hôte (silicium ou GaAs), BCB, métaux (pour les plots d'accès), couches isolantes (oxyde de silicium ou nitrure de silicium) et le semiconducteur des zones actives. Chaque matériau a un coefficient de dilatation thermique et un module de Young différents ce qui peut entraîner l'extension ou la compression de la zone active du transistor. La dilatation absolue du motif est proportionnelle à sa taille donc la miniaturisation devrait permettre de diminuer les problèmes de fissuration.

### **II.4.D. Conclusion**

Durant cette étude, nous avons réussi à fabriquer les premiers transistors à grille arrière.

Les caractérisations des transistors ont montré que la qualité de contact de grille arrière est mauvaise. La solution choisie pour améliorer le contact, qui consiste à graver la couche d'InP et de déposer la grille sur une couche d'AlInAs, n'est pas optimale. En effet, après la réalisation, la caractérisation des transistors a montré une forte dégradation des performances notamment de courant de drain ce qui doit être lié à la gravure de la couche d'InP et à l'oxydation de la couche d'AlInAs.

Afin d'améliorer le contact Schottky de la deuxième grille et améliorer la commande des charges, nous pourrions diminuer l'épaisseur de la couche d'InP ainsi que du deuxième espaceur d'AlInAs.

La cause de fissuration des zones actives, qui a été observée durant les étapes après le report, n'est pas encore entièrement trouvée. Les essais de fabrication de transistors sans les plots d'accès, réalisés dans la suite par N. Wichmann, ne montrent quasiment pas d'amélioration du rendement.

Lors des dernières réalisations de transistors, la majorité des zones actives des composants était fissurée donc la reproductibilité est très faible. De ce fait, nous avons décidé de se concentrer prochainement sur ce problème afin d'augmenter le rendement.

## II.5. Fabrication de transistors double-grille (DG-HEMT)

L'idée de fabrication de ces composants est d'étudier l'influence d'une double commande de grille sur les performances et notamment sur les effets de canal court (voir Chapitre I, partie I.3.E. ). Pour cela, nous avons fabriqué un HEMT standard en référence appelé SG-HEMT<sup>68</sup> et un DG-HEMT<sup>69</sup> pour l'étude. Le masque et le procédé utilisés pour le SG-HEMT correspondent à ceux réalisés sur la face avant du DG-HEMT, ceci pour diminuer l'influence de la différence des étapes technologiques.


Dans cette structure, les deux grilles du DG-HEMT ont des longueurs identiques et sont connectées ensemble.

Deux longueurs de grilles ont été réalisées: 40 nm et 100 nm. En effet, pour une hétérostructure standard, avec la grille de  $L_g=100$  nm, le rapport d'aspect est suffisant ( $L_g/a=5$ ). En revanche pour une grille plus courte ( $L_g=40$  nm) le rapport d'aspect est moins bon ( $L_g/a\sim 2$ ). C'est à dire que la différence des performances entre un SG-HEMT et un DG-HEMT pour les grilles longues doit être faible et va devenir plus importante pour les grilles plus courtes. Ceci montrera l'influence de la deuxième grille sur l'effet de canal court.

Le but final est d'augmenter la fréquence de coupure par la diminution de la longueur de grille qui est dans un HEMT standard limitée par le rapport d'aspect (voir Chapitre I, partie I.3.E. ).

### II.5.A. Présentation du transistor double-grille

Le schéma du DG-HEMT est donné sur la figure II.5.1.



*Fig. II.5.1: Schéma du transistor double-grille*

Le masque général est présenté dans l'Annexe, partie VI.1.D. .

Sur le masque, nous avons des transistors de longueurs de grille de 40 et 100 nm et de développements de 2x25 et 2x50  $\mu\text{m}$ . Tous les composants ont des accès coplanaires.

Nous avons également ajouté des motifs de calibration spécifiques pour les mesures hyperfréquence de type ligne de transmission, circuit ouvert, court-circuit (voir partie IV.2.C. et l'Annexe VI.1.D. ).

### II.5.B. Hétérostructure

Les hétérostructures du SG-HEMT et du DG-HEMT sont données sur la figure II.5.2. L'hétérostructure de DG-HEMT est détaillée dans le tableau 8. Les mailles cristallines des hétérostructures sont adaptées sur substrat d'InP.

<sup>68</sup> SG-HEMT - Single Gate HEMT

<sup>69</sup> DG-HEMT – Double Gate HEMT




Fig. II.5.2: Structure du DG-HEMT et du SG-HEMT

La couche du DG-HEMT correspond à celle du SG-HEMT, mais avec une structure qui a été rendue symétrique par rapport au canal.

Compte tenu de la nécessité de report de la plaque, pour la structure du DG-HEMT, des couches d'arrêt ont été ajoutées.

Tableau 8: Hétérostructure du DG-HEMT

Épaisseur	Matériau	Dopage	Couche
200 Å	Ga <sub>47</sub> In <sub>53</sub> As	Si 6*10 <sup>18</sup> cm <sup>-3</sup>	Contact ohmique 1
120 Å	Al <sub>48</sub> In <sub>52</sub> As		Schottky 1
δ		Si 6*10 <sup>18</sup> cm <sup>-3</sup>	Dopage 1
50 Å	Al <sub>48</sub> In <sub>52</sub> As		Espaceur 1
200 Å	Ga <sub>47</sub> In <sub>53</sub> As		Canal
50 Å	Al <sub>48</sub> In <sub>52</sub> As		Espaceur 2
δ		Si 6*10 <sup>18</sup> cm <sup>-3</sup>	Dopage 2
120 Å	Al <sub>48</sub> In <sub>52</sub> As		Schottky 2
200 Å	Ga <sub>47</sub> In <sub>53</sub> As	Si 6*10 <sup>18</sup> cm <sup>-3</sup>	Contact ohmique 2
1000 Å	InP		Couche d'arrêt 1
2000 Å	Ga <sub>47</sub> In <sub>53</sub> As		Couche d'arrêt 2
400 μm	InP		Substrat

Afin d'augmenter les performances fréquentielles des composants, nous avons optimisé la structure en augmentant l'épaisseur de la couche de contact. Celle-ci a été portée à 200 Å au lieu de 100 Å. Cela permet d'obtenir des résistances d'accès plus faibles et d'apporter une meilleure protection de la couche active lors de la gravure du pied de grille par plasma RIE.

### II.5.C. Procédé de fabrication du DG-HEMT

Le procédé de fabrication du DG-HEMT est similaire à celui du transistor à grille arrière (BG-HEMT) à l'exception des étapes des grilles. En effet, les longueurs visées étant sub-50 nm, nous avons développé un procédé original de fabrication des grilles – en double T (voir partie II.5.C.b. ).

Les étapes technologiques du DG-HEMT sont les suivantes (voir figures II.5.3.a-k) :

- la réalisation des contacts ohmiques et des marques d'alignement;
- l'isolation des composants par gravure du mesa;

## II. Technologie des composants THz

- le dépôt d'oxyde de silicium;
- la réalisation des plots d'accès;
- la gravure du pied de grille, le recess et la métallisation de grille;
- le report sur un substrat hôte;
- la gravure du substrat et des couches d'arrêt;
- le dépôt de la deuxième couche d'oxyde de silicium;
- la gravure du pied de grille, le recess et la métallisation de grille.

Le procédé de fabrication du SG-HEMT est identique à celui de la face avant du DG-HEMT c'est-à-dire les 5 premières étapes.




Fig. II.5.3.a: Plaque initiale



Fig. II.5.3.b: Réalisation des contacts ohmiques



Fig. II.5.3.c: Isolation par gravure des mesa




Fig. II.5.3.d: Dépôt de SiO<sub>2</sub>




Fig. II.5.3.e: Réalisation des plots d'épaissement




Fig. II.5.3.f: Ouverture du pied de grille




Fig. II.5.3.g: Recess et métallisation de grille




Fig. II.5.3.h: Report sur un substrat hôte




Fig. II.5.3.i: Gravure du substrat et dépôt de SiO<sub>2</sub>




Fig. II.5.3.k: Ouverture du pied de grille, recess et métallisation de grille arrière

### **II.5.C.a. Choix de l'oxyde**

Notre objectif est d'augmenter la fréquence de fonctionnement, donc nous avons essayé de diminuer toutes les sources de dégradation des performances.

Le procédé standard de fabrication « grille nitrure » apporte un meilleur rendement de fabrication, mais l'utilisation de nitrure de silicium, qui est inséré entre la grille et la couche active du composant augmente les capacités parasites (voir [Hoël, Thèse]). La permittivité relative de nitrure de silicium est élevée - elle est de 7. Il a été décidé d'utiliser l'oxyde de silicium, dont la permittivité relative est de 3, ce qui est plus souhaitable pour minimiser les capacités de grille.

Après nos essais de dépôt de l'oxyde de silicium, nous avons vu qu'il n'y avait pas de dégradation des propriétés de la couche: la mobilité et la concentration électroniques conservent leur valeurs. Les résultats des mesures ont été donnés dans la partie II.4.C.b. , tableaux 6 et 7.

Les essais de gravure de l'oxyde de silicium par plasma RIE ont montré qu'il était possible de réaliser de motifs de très faible dimensions, environ 20–30 nm. Nous avons choisi d'utiliser une couche de 30 nm - l'épaisseur a été diminuée par rapport à ce qui était employé précédemment afin de pouvoir réaliser les grilles de longueur plus faibles (de l'ordre de 30-40 nm).

### **II.5.C.b. Grilles en double T**


Pour diminuer les capacités parasites, nous pouvons aussi augmenter la hauteur du pied de grille. Toutefois cette technologie n'est pas sans inconvénients. Tout d'abord, le rapport de forme hauteur-longueur de grille (pour le pied et le « chapeau ») doit être proche de l'unité. En effet, un pied de grille très haut sera difficile à obtenir (lithographie, gravure de l'oxyde). La résistance de grille sera plus importante avec un pied fin et haut. L'augmentation de la résistance de la grille va dégrader les performances. Pour éviter cette dégradation nous avons décidé de faire des grilles en « double T ». Pour réaliser ce double T, nous effectuons deux étapes principales:

- la définition du pied de grille dans l'oxyde de silicium. La longueur est fixée à 40 nm et la hauteur (épaisseur de l'oxyde de silicium) à 30 nm;
- ensuite nous réalisons une lithographie de grille en T de longueur de 100 nm, le haut de grille est de 600 nm. Cette technologie est bien maîtrisée à l'IEMN.


L'ensemble de ces deux techniques permet de réaliser une grille un double T de longueur très faible. Ce procédé est schématisé sur les figures II.5.4.a-d.

La suite des étapes est la suivante:

- le dépôt d'oxyde de silicium;
- la lithographie électronique et l'ouverture du pied de grille par gravure plasma;
- la lithographie électronique de grille en T
- le recess et la métallisation suivie par le lift-off.



*Fig. II.5.4.a: Dépôt de 30 nm de SiO<sub>2</sub>*



*Fig. II.5.3.b: Ouverture du pied de grille dans le SiO<sub>2</sub>*




Fig. II.5.4.c: Lithographie de la grille en T




Fig. II.5.4.d: Schéma de la grille en double T

### II.5.C.c. Lithographie électronique – 50 kV ou 100 kV?

La réalisation des lithographies de grille en T est une étape très délicate. Il est nécessaire d'appliquer les différentes doses pour le pied (dose 1), les espaceurs (dose 2) et les latéraux (dose 3). Le profil de dose à appliquer et la structure de la grille en T classique à écrire sont donnés sur la figure II.5.5.




Fig. II.5.5: Profil de dose pour la lithographie et profil de grille après la métallisation

Dans le cas des procédés de grille en T standards utilisés à l'IEMN, la tension d'accélération du masqueur électronique est de 50 kV<sup>70</sup>. Les rendements obtenus avec cette lithographie sont moyens.

La résolution des motifs avec la lithographie électronique est en partie définie par la rétrodiffusion des électrons secondaires qui est présentée sur la figure II.5.6<sup>71</sup>. En effet, les électrons envoyés vers la plaque, traversent la couche de résine et ensuite sont diffusés dans le substrat. Une partie des électrons est renvoyée (rétrodiffusée) vers la résine (« effet de proximité »). Ceci provoque l'insolation de la résine dans la zone autour du faisceau d'électrons<sup>72</sup>.




Fig. II.5.6: Diffusion des électrons dans les matériaux: résine PMMA et substrat GaAs

L'énergie des électrons, qui est proportionnelle à la tension d'accélération, joue sur la longueur de pénétration des électrons dans le matériau et sur la distribution spatiale des électrons dans la résine. Les simulations Monte-Carlo<sup>73</sup> montrent que : plus la tension d'accélération est élevée, plus la longueur (distance du faisceau d'électrons dans le plan de résine) de rétrodiffusion des électrons dans la résine est grande, mais la densité des électrons est

70 La tension d'accélération de 50 kV correspond à l'énergie des électrons de 50 keV.

71 Cette figure représente les simulations Monte Carlo pour la tension d'accélération de 20 kV. La résine PMMA (PolymethylMethacrylate) est utilisée pour la plupart des lithographies électroniques

72 C'est la cause de l'introduction des « espaceurs » pour la lithographie de grille en T. En effet les espaceurs représentent la correction des effets de proximité.

73 Ces simulations sont effectuées à l'aide du logiciel « Skeleton » de Synopsys

faible. L'expérience a montré qu'en utilisant la tension d'accélération de 100 kV la dose de base doit être plus importante que dans le cas de 50 kV, mais les coefficients de correction des effets de proximité sont plus faibles (c'est-à-dire les effets de proximité sont moins importants).

Le profil de diffusion des électrons pour les deux tensions (50 kV et 100 kV) est donné sur la figure II.5.7. On peut voir que pour les distances inférieures à 7  $\mu\text{m}$ , la densité d'électrons dans la résine est environ 10 fois plus importante pour la tension de 50 kV, cependant la longueur de diffusion des électrons à la tension 100 kV est plus importante.




Fig. II.5.7: Distribution spatiale de la densité des électrons

En utilisant la tension d'accélération de 100 kV et en faisant varier les doses et les dimensions de différentes zones de la grille en T (taille du pied, des espaceurs et des latéraux), nous avons réussi à réaliser les grilles en T avec la longueur de pied à partir de 40 nm avec une bonne reproductibilité. Cela est nécessaire pour améliorer le rendement des lithographies des grilles de faibles dimensions.

### II.5.D. Report sur un substrat hôte

Nous avons utilisé le même procédé de report du substrat, que pour les transistors à grille arrière: dépôt du BCB sur les deux surfaces à coller, collage, recuit long et gravure des couches d'arrêt. Comme substrat hôte, nous avons utilisé d'abord du GaAs et ensuite du Si.

En revanche, pendant la réalisation des composants, nous avons observé la fissuration de la plaque sur toute la surface. Nous avons conclu que ceci est dû à la fissuration de l'oxyde de silicium. En effet, après avoir laissé la plaque dans l'acétone pour le nettoyage ou le lift-off, nous avons observé au microscope optique des zones gonflées sur la surface de la plaque, qui sont dues à la pénétration de l'acétone probablement entre le BCB et l'oxyde de silicium par des défauts dans la couche d'oxyde. Deux exemples sont montrés sur les figures II.5.8 - II.5.9.

## II. Technologie des composants THz




Fig. II.5.8: Les zones gonflées sur la surface




Fig. II.5.9: Vue rapprochée sur une zone gonflée

Un recuit fait par la suite provoque l'évaporation brutale de l'acétone qui se trouve dans les zones de gonflement, ce qui provoque la fissuration additionnelle de la couche d'oxyde. Ceci peut être vu sur les figures II.5.10 - II.5.11. Les fissures dans la couche de  $\text{SiO}_2$  peuvent aussi se propager vers les zones actives et ainsi les détériorer.




Fig. II.5.10: Vue générale après le recuit



Fig. II.5.11: Vue rapprochée des zones gonflées après le recuit

Ce problème pourrait être probablement résolu par la gravure d'oxyde sur la pleine plaque sauf les zones actives, ou par le remplacement de la couche d'oxyde par une couche de nitrure de silicium ou similaire.

### II.5.E. Étapes réalisées sur la face arrière

#### II.5.E.a. Gravure de substrat et réalisation de la deuxième grille


Après le report, on grave le substrat et les couches d'arrêt qui sont dans ce cas une couche de GaInAs et une couche d'InP. Ensuite, une couche d'oxyde de silicium de 30 nm est déposée. La lithographie électronique des pieds de grille est réalisée, suivie par la gravure des pieds de grille par plasma RIE.

La dernière étape est la lithographie des grilles en T, la gravure du fossé de grille avec la solution classique à base d'acide succinique et finalement la métallisation des grilles avec Ti/Pt/Au. Les grilles ainsi obtenues sont équivalentes à celles fabriquées sur la face avant de la plaque.

### **II.5.E.b. Alignement des grilles**

Le point critique dans ce procédé de fabrication est l'alignement des grilles avant et arrière. Les longueurs de grilles sur le masque sont de 40 nm et 100 nm. Le décalage d'une grille par rapport à l'autre pourrait causer une dégradation importante des performances du composant.

Pour éviter les décalages des lithographies, il est nécessaire de placer les marques d'alignement et les zones sensibles (les grilles) dans les centres des cellules à écrire. La raison de cette opération est la suivante. Pendant l'écriture des motifs au masqueur électronique, il existe deux déplacements (voir figure II.5.12): le premier déplacement de faibles dimensions (dans un « bloc » limité environ à 500  $\mu\text{m}$ ) est effectué par la déflexion du faisceau électronique, la plaque reste immobile. Le deuxième est le déplacement mécanique de la platine sur laquelle la plaque est fixée. Ces deux déplacements sont alternés. Pendant toute la durée d'écriture la position verticale de la plaque est mesurée à l'aide d'un faisceau laser.




*Fig. II.5.12: Méthode d'écriture par masqueur électronique: deux types de déplacement*

Le problème vient d'une possible erreur de la mesure de la position verticale à cause des problèmes d'interférence du faisceau dans la couche de résine. Dans ce cas, si le faisceau n'est pas défléchi, l'alignement est correct mais la focalisation peut être légèrement dégradée. Cependant, l'erreur de positionnement du faisceau est proportionnelle à la déflexion du faisceau. Sur la figure II.5.13, nous avons représenté les deux cas possibles. La distance focale entre le centre de déflexion du faisceau par la bobine et la surface de l'échantillon est de 40 mm. L'erreur de mesure de hauteur de 100  $\mu\text{m}$  introduit une erreur de positionnement du faisceau de 400 nm environ pour la déflexion du faisceau égale à 150  $\mu\text{m}$ <sup>74</sup>.

<sup>74</sup> La taille habituelle des blocs est de 320  $\mu\text{m}$ , cependant la déflexion du faisceau sur le côté du bloc est de 160  $\mu\text{m}$

## II. Technologie des composants THz



Après le report, la plaque contient beaucoup de couches isolantes (BCB, oxyde de silicium...). Dans ce cas, pendant l'écriture, les électrons peuvent s'accumuler dans le matériaux. Les charges accumulées dans le matériaux créent un champ électrique qui peut défléchir le faisceau d'électrons. Pour éviter la déflexion du faisceau à cause de l'accumulation de la charge dans les couches isolantes, il est nécessaire de déposer sur la surface de la plaque une couche conductrice qui aidera à évacuer les charges accumulées. Une couche de germanium est parfois utilisée.

Malgré ces précautions, il est possible d'avoir un léger désalignement des motifs car la précision de positionnement et de déplacement du masqueur électronique est de l'ordre de 7 nm.

Pour être sûr d'avoir des composants avec les deux grilles parfaitement alignées, sur le masque, nous avons ajouté des HEMTs dont les grilles de la face arrière sont décalées de  $\pm 10$  nm,  $\pm 20$  nm et  $\pm 30$  nm. Cela pourra corriger les décalages accumulés pendant toutes les étapes de fabrication. La vue schématique en coupe est représentée sur la figure II.5.14.




Fig. II.5.14: Schéma de disposition des grilles sur les faces avant et arrière

Les coupes au FIB faites après la fabrication des DG-HEMTs de  $L_g=40$  nm avec les décalages de +10 nm et de 0 nm sont présentées sur les figures II.5.15 et II.5.16 respectivement. Sur chaque image la grille est décalée de 5 nm environ, cependant, l'erreur d'alignement de la grille est de 5 nm. Ceci correspond aux propriétés du masqueur électronique, par conséquent il n'y a pas de décalage introduit par d'autres manipulations.




Fig. II.5.15: Vue en coupe: décalage prévu de +10 nm




Fig. II.5.16: Vue en coupe: décalage prévu de 0 nm

### **II.5.F. Problèmes observés**

Après la fabrication et les mesures électriques, nous avons observé que les propriétés de l'hétérostructure sont dégradées. Le courant maximal de drain ainsi que la transconductance sont faibles. Cette dégradation peut venir de certaines étapes technologiques (gravure plasma, gravure chimique..) ou de la mauvaise conception de la structure.

Un autre problème observé est lié à la conception du masque. Nous nous sommes aperçus que le niveau des contacts de grille de la face arrière était mal conçu ce qui a provoqué un mauvais contact de grille. Pendant les mesures électriques, nous avons observé une grande dispersion des valeurs de résistance de grille sur les DG-HEMTs.

Afin de résoudre ce problème sur la plaque existante, nous avons décidé d'ajouter les plots métalliques recouvrant le contact de grille et le plot d'accès.

Malheureusement, après cette étape, nous avons observé le même problème que sur les transistors à grille arrière c'est-à-dire la fissuration des zones actives.

Ainsi comme dans le cas des BG-HEMTs, avant de continuer l'étude des transistors, il est nécessaire de résoudre le problème de fissuration des composants.

### **II.5.G. Conclusion**

Dans cette partie, nous avons présenté la technologie qui a été utilisée pour la fabrication de transistors double-grille. Le procédé est similaire au procédé de transistor à grille arrière. Pour la réalisation de grilles courtes, nous avons employé une technologie de grille en double T avec une couche d'oxyde de silicium.

L'alignement des grilles sur les deux faces, qui était un des points critiques de la réalisation, est de la précision attendue - de l'ordre de 5 nm.

Les caractérisations électriques faites après la fabrication, ont montré une dégradation de la structure: la mobilité électronique est plus faible que prévue. La cause vient peut être soit de certaines étapes de fabrication, soit d'une mauvaise conception de l'hétérostructure.

Un autre problème majeur observé est la fissuration des zones actives observée également pendant la fabrication de transistors à grille arrière. Entre autres, il peut être nécessaire aussi de graver les couches d'oxyde de silicium hors des zones actives des transistors.

## II.6. Fabrication de transistors multicanaux

### II.6.A. Présentation des dispositifs.

Durant sa thèse à l'IEMN C. Gardès a travaillé sur les composants balistiques et les composants multicanaux à base de HEMT InP. Il a été décidé d'utiliser ces dispositifs pour une étude complémentaire sur les ondes plasma dans les structures originales.

Nous avons repris les composants multicanaux à la fin de procédé de fabrication. Dans cet état, les composants étaient passifs car il n'y avait pas de contact de grille.

La structure est présentée sur la figure II.6.0, les détails de la zone active et des canaux sur les figures II.6.1.a-b. Initialement, le composant avait un seul accès coplanaire afin d'être mesuré en dipôle.




Fig. II.6.0: Structure d'un transistor multicanaux




Fig. II.6.1.a: Zone active




Fig. II.6.1.b: Canaux et grille

Les composants consistent de 55 canaux de 120 nm ou 200 nm de largeur avec le pas de répétition de canaux de 500 nm. La longueur des canaux varie de 80 nm à 2000 nm.

Aux bords des canaux, les zones d'accès en semi-conducteur massif ont été ajoutées. La longueur de chaque zone d'accès est de 5 µm environ, la largeur est de 28 µm. Ces zones sont nécessaires pour mieux contacter tous les canaux.

La figure II.6.2 montre une photographie MEB d'un composant passif, la figure II.6.2.a présente la vue détaillée.




Fig. II.6.1: Vue d'un dispositif multicanaux passif




Fig. II.6.2.a: Vue détaillée sur les canaux

## II.6.B. Étapes technologiques

Notre but consistait à ajouter un contact de grille sur ces composants et à les caractériser.

Avant de déposer la métallisation de grille, il est nécessaire de graver la couche de contact afin d'avoir un contact de grille Schottky. Il faut aussi sous-graver le canal sur les flancs de mesa pour éviter le courant de fuite entre la grille et le canal (voir figure II.6.3).




Fig. II.6.3: Schéma de la grille sur le mesa

En prenant en compte la largeur des canaux – 120 nm et 200 nm, et la vitesse de gravure avec les solutions classiques à base d'acide succinique ou acide citriques (environ 50–150 nm/min) il est évident qu'il faut utiliser le recess digital pour cette application. De plus, la gravure doit être sélective pour ne graver que le canal et la couche de contact de GaInAs sans attaquer la barrière Schottky et la couche tampon d'AlInAs.

C. Gardès a étudié et a développé le recess digital sélectif à base de l'acide citrique. Les détails de la gravure sont données dans l'Annexe, partie VI.2.G.

Après la lithographie électronique des grilles, nous avons appliqué 8 cycles d'oxydation et de gravure sur l'échantillon. Ensuite, la métallisation de grille standard a été réalisée.

L'image MEB d'un composant réalisé est présentée sur la figure II.6.4 et la vue détaillée sur les canaux et la grille sur la figure II.6.4.a. Le transistor présenté à des canaux de 200 nm de large et 800 nm de longueur.




Fig. II.6.4: Vue générale d'un transistor multicanaux




Fig. II.6.4.a: Vue rapprochée sur les canaux et la grille

Il n'y a pas eu de problèmes observés après la réalisation de contact de grille.

## **II.7. Conclusion**

Dans ce chapitre, nous avons présenté les technologies de fabrication de différents types de transistors: transistor à onde plasma, transistor à deux grilles (deux types) et transistor multicanaux.

Pour chaque type de composants, les différentes étapes ont été ajoutées et modifiées.

Les transistors à ondes plasma ont été fabriqués avec les capacités MIM intégrées et en utilisant le recess digital. Les résultats obtenus dans les deux cas sont satisfaisants et la technologie peut donc être utilisée par la suite.

Pour les transistors à deux grilles, il est premièrement nécessaire de trouver une solution au problème de fissuration des zones actives. Pour le BG-HEMT, il faut modifier le contact de grille arrière afin d'améliorer ses propriétés. En revanche, la technique de réalisation de grilles en double T dans le procédé de DG-HEMT semble être optimale pour la réalisation de grilles courtes.

Les composants multicanaux ont été terminés par un recess digital. Nous n'avons observé aucun problème lié à cette étape et par conséquent la possibilité d'utilisation du recess digital a été confirmée.

Dans les chapitres suivants, nous allons présenter les caractérisations électriques des composants réalisés.

\*\*\*

### **III. ÉTUDE ET CARACTÉRISATION DE TRANSISTORS À ONDES PLASMA**

\*\*\*



### **III.1. Introduction**

Dans ce chapitre, nous allons présenter les transistors à ondes plasma, et les dispositifs THz qui leur sont associés. Nous donnerons un rappel de la théorie de Dyakonov et Shur sur les possibilités d'émission et de détection d'un signal THz, susceptibles d'être obtenues avec le gaz bidimensionnel dans un HEMT.

Ce chapitre se décompose en plusieurs parties. Après un rappel de la théorie des ondes plasma, nous présenterons les systèmes de mesures utilisés pour le THz. Les résultats de caractérisation THz seront confrontés aux modèles de la théorie de Dyakonov et Shur et ensuite au modèle avancé proposé par Ryzhii. Enfin, nous terminerons ce chapitre par la conclusion et les perspectives.

## III.2. Théorie des transistors à onde plasma

La première constatation de l'existence des ondes plasma dans un gaz d'électrons 2D a été faite par Chaplik en 1972 [Chaplik]. Par la suite, plusieurs travaux sur l'étude des ondes plasma ont été réalisés, en particulier sur l'émission et la détection THz. La théorie des transistors à ondes plasma dans un HEMT a été développée en 1993 par M. Shur et M. Dyakonov [Dyakonov, Plasma waves] et ensuite améliorée en 2004 par V. Ryzhii et al. [Ryzhii, Recessed gate]. Dans la théorie, le gaz d'électrons est considéré comme un liquide de faible épaisseur (« shallow water » ou eau peu profonde), qui peut être décrit par des équations hydrodynamiques.

### III.2.A. Relation de dispersion des ondes plasma

Pour obtenir la relation de dispersion de l'onde plasma on peut utiliser un système de deux équations: de déplacement et de continuité. La première a la forme:

$$\frac{\delta j}{\delta t} = E \cdot \frac{e^2 n}{m^*} \quad (28)$$

où  $j$  – la densité de courant ( $j = env$ ,  $v$  – la vitesse des électrons),  $e$  – la charge d'un électron,  $E$  – le champ électrique horizontal dans le canal,  $n$  – la densité d'électrons à l'équilibre,  $m^*$  – la masse effective de l'électron.

L'équation de continuité est la suivante:

$$\frac{\delta \rho}{\delta t} + \text{div } j = 0 \quad (29)$$

où  $\rho$  – la variation par rapport à l'équilibre de la concentration d'électrons  $n$ , la variation totale de la densité d'électrons est égale à  $n_s = n + \rho/e$ .

La densité surfacique  $n_s$  est liée à la tension de grille par l'équation d'une capacité planaire dans l'approximation du canal graduel c'est-à-dire quand le champ vertical créé par la grille est plus fort que le champ horizontal créé entre les contact ohmiques:

$$n = \frac{C \cdot U}{e} \quad (30)$$

où  $C = \epsilon/d$  – c'est une capacité électrostatique par unité de surface,  $\epsilon$  – la permittivité diélectrique,  $d$  – la distance entre la grille et les électrons situés dans le canal.

En utilisant l'équation (30), l'équation (29) peut être écrite sous la forme:

$$\frac{\delta U}{\delta t} + \frac{\delta(U \cdot v)}{\delta x} = 0 \quad (31)$$

Les équations (28) et (31) doivent être résolues ensemble.

En différenciant sur le temps l'équation (31) et en injectant l'équation (28) on obtient:

$$\frac{\delta^2 \rho}{\delta t^2} + \frac{e^2 n}{m^*} \cdot \text{div } E = 0 \quad (32)$$

En utilisant la relation (30) et l'équation de Poisson on peut obtenir:

$$E = -\frac{1}{C} \nabla \rho \quad (33)$$

En injectant (33) dans (32) on obtient l'équation d'une onde 2D pour la densité de charge surfacique  $\rho$ :

### III. Étude et caractérisation de transistors à ondes plasma

$$\frac{\delta^2 \rho}{\delta t^2} - s^2 \Delta \rho = 0 \quad (34)$$

$$s = \sqrt{\frac{e^2 n d}{m^* \epsilon}} = \sqrt{\frac{e U}{m^*}} \quad (35)$$

où  $s$  est la vitesse de l'onde plasma. Ça donne une relation de dispersion linéaire:

$$\omega = s k \quad (36)$$

où  $k$  est le vecteur d'onde,  $k = \pi/2L$ ,  $L$  – la longueur de la cavité résonante.

#### III.2.B. Fréquence de l'onde plasma

Afin de trouver l'expression de la fréquence de l'onde plasma dans un HEMT, il est nécessaire d'utiliser l'équation complète du mouvement, qui correspond à l'équation du déplacement d'un liquide (l'équation d'Euler):

$$\frac{\delta v}{\delta t} + v \cdot \frac{\delta v}{\delta x} + \frac{e}{m^*} \cdot \frac{\delta U}{\delta x} \frac{v}{\tau} = 0 \quad (37)$$

où  $\delta U / \delta x$  est le champ électrique longitudinal dans le canal,  $v(x,t)$  – la vitesse locale des électrons,  $\tau$  – le temps de relaxation du moment.

L'équation de continuité peut être écrite comme:

$$\frac{\delta n_s}{\delta t} + \frac{\delta n_s v}{\delta x} = 0 \quad (38)$$

ou en prenant en compte l'équation (30) sous la forme suivante:

$$\frac{\delta U}{\delta t} + \frac{\delta U v}{\delta x} = 0 \quad (39)$$

On peut voir que les équations (37) et (39) correspondent aux équations (28) et (31).

Dans le cas limite du transport balistique,  $\tau_m$  tend vers l'infini et l'équation (37) devient l'équation hydrodynamique pour l'eau peu profonde.

$$\frac{\delta v}{\delta t} + v \cdot \frac{\delta v}{\delta x} = 0 \quad (40)$$

Dans le cas contraire, c'est-à-dire pour un régime où les collisions dominent, l'équation (37) devient:

$$v = \frac{-e \tau}{m^*} \cdot \frac{\delta U}{\delta x} = \mu E \quad (41)$$

#### III.2.B.a. Conditions de bords

Pour résoudre ces équations, il est nécessaire d'appliquer des conditions de bords. Ces conditions doivent permettre de générer et d'amplifier l'onde plasma. Il faut placer un court-circuit entre la grille et la source et un circuit ouvert entre la grille et le drain.

En utilisant les solutions linéaires des équations (37) et (39):

$$\begin{aligned} v &= v_0 + v_1 \exp(-i \omega t) \\ U &= U_0 + U_1 \exp(-i \omega t) \end{aligned} \quad (42)$$

### III. Étude et caractérisation de transistors à ondes plasma

les conditions de bords peuvent être écrites sous la forme:

$$U_1(0)=0; \Delta j(L)=0 \quad (43)$$

ce qui est équivalent à:

$$U_0 v_1(L) + v_0 U_1(L) = 0 \quad (43a)$$

avec  $U(x)$  - le potentiel dans le canal,  $j(x)$  - la densité de courant,  $x=0$  – côté source et  $x=L$  côté drain.

La solution est supposée être la somme de deux ondes qui se propagent de la source vers le drain et du drain vers la source:

$$\begin{aligned} v_1 &= A \exp(i k_1 x) + B \exp(i k_2 x) \\ U_1 &= C \exp(i k_1 x) + D \exp(i k_2 x) \end{aligned} \quad (44)$$

où

$$k_1 = \frac{\omega}{s_1} = \frac{\omega}{s + v_0}; k_2 = \frac{\omega}{s_2} = \frac{\omega}{s - v_0}; \quad (45)$$

$s_1$  et  $s_2$  correspondent respectivement aux ondes plasma se déplaçant dans le sens et en sens inverse du déplacement des électrons.

Ces expressions nous permettent d'obtenir la solution pour les parties réelle et imaginaire de la fréquence:

$$\omega' = \frac{|s^2 - v_0^2|}{2 L s} \cdot \pi N \quad (46)$$

$$\omega'' = \frac{|s^2 - v_0^2|}{2 L s} \ln \left| \frac{s + v_0}{s - v_0} \right| \quad (47)$$

où  $N$  – l'ordre de l'harmonique (1, 3, 5...),  $\omega'$  – la fréquences de l'onde plasma,  $\omega''$  – le coefficient d'amplification / dissipation,  $\omega = \omega' + i\omega''$ .

Le paramètre  $\omega''$  peut être présenté sous la forme (sans dimensions):

$$A = \frac{2\omega'' L}{s} \quad (48)$$

On peut voir d'après l'équation (47), que l'amplification de l'onde plasma est possible, c'est-à-dire que  $\omega'' > 0$ , quand la vitesse de l'onde plasma est supérieure à celle du déplacement des électrons.

#### III.2.C. Matériaux utilisés

S'ajoutant aux conditions de bords, une condition liée au choix des matériaux à utiliser pour la fabrication des composants s'impose également. Le temps de relaxation du moment des électrons va définir le **facteur de qualité** pour l'émission ou la détection:

$$Q = \omega \tau \quad (49)$$

Le temps de relaxation du moment  $\tau$  peut être déduit de la mobilité du matériau  $\mu$ , et de la masse effective de l'électron  $m^*$ :

$$\tau = \frac{\mu m^*}{e} \quad (50)$$

Pour l'émission le facteur de qualité doit impérativement être supérieur à 1, dans le cas contraire l'onde plasma sera atténuée.

### III. Étude et caractérisation de transistors à ondes plasma

Pour la détection si le facteur de qualité est inférieur à 1, le régime de détection sera large bande non-résonant. Si le facteur de qualité est supérieur à 1, la détection peut être résonante.

Il est intéressant tout de même d'avoir un temps de relaxation maximal car cela permet de repousser la limite de fonctionnement vers de plus basses fréquences.

La comparaison des différents matériaux en hétérostructures est donnée dans le tableau 9. Pour les hétérostructures, les paramètres indiqués sont définis dans le canal conducteur (ex.: GaInAs pour AlInAs/GaInAs).

Les quatre premières caractéristiques sont les propriétés du matériau et de l'hétérostructure: la concentration des électrons  $n_s$ , la mobilité électronique  $\mu$ , la masse effective  $m^*$  et le temps de relaxation  $\tau_m$ . Les trois autres caractéristiques concernent l'onde plasma: la fréquence minimale possible  $F_{min}$  (limitée par le temps de relaxation), la vitesse de l'onde plasma  $s$  (pour une concentration des électrons maximale) et la fréquence maximale de l'onde plasma  $F_{max}$  qui dépend de la vitesse de l'onde et de la longueur de grille.

Pour les calculs de la fréquence maximale, la longueur de grille a été fixée à 100 nm. La distance entre la grille et le gaz d'électron est de 30 nm.

Tableau 9: Paramètres physiques et plasma de différents matériaux

	$n_s * 10^{12}$ cm <sup>-2</sup>	$\mu$ cm <sup>2</sup> /Vs	$m^*$	$\tau$ ps	$F_{min}$ GHz	$s * 10^5$ m/s	$F_{max}$ THz
Si	-	1 400	0.18	0.77	210	2.8	0.7
AlGaAs/GaAs	1	8 000	0.063	0.28	570	10.8	2.7
<b>AlInAs/GaInAs</b>	<b>2.5</b>	<b>9 500</b>	<b>0.042</b>	<b>0.27</b>	<b>590</b>	<b>20.1</b>	<b>5.6</b>
AlGaN/GaN	10	1 500	0.2	0.17	940	23.1	5.8
AlSb/InAs	1.5	32 000	0.023	0.41	390	20.3	5.1
AlInSb/InSb	1.2	34 000	0.014	0.27	590	22.1	5.5

A partir des équations (35) et (36) on peut écrire la relation générale pour la fréquence de l'onde plasma:

$$\omega = s k = \frac{\pi N}{2L} \sqrt{\frac{q^2 n_s d}{m^* \epsilon}} = \frac{\pi N}{2L} \sqrt{\frac{qU}{m^*}} \quad (51)$$

avec

$$k = \frac{\pi N}{2L}$$

où  $N$  est un nombre entier représentant le mode ( $N=1, 3, 5\dots$ ).

Grâce à ces équations on peut voir clairement l'influence des paramètres du transistor. La fréquence est proportionnelle à la concentration des électrons et donc à la tension de grille appliquée, et inversement proportionnelle à la longueur de grille.

On constate que les matériaux III-V (excepté le GaAs) offrent le meilleur compromis entre le temps de relaxation du moment  $\tau$  (et donc  $F_{min}$ ) et la densité d'électrons  $n_s$  (qui fixe  $F_{max}$ ).

En prenant les paramètres d'un HEMT standard AlInAs/GaInAs adapté en maille sur InP:

$$n_s = 2.5 * 10^{12} \text{ cm}^{-2}, d = 30 \text{ nm}, \epsilon^* = 14, m^* = 0.042 * m_e, L_g = 100 \text{ nm}$$

on peut calculer la vitesse de l'onde plasma et sa fréquence:

$$s = 20.1 * 10^5 \text{ m/s}$$

$$\omega_{max} = 35 * 10^{12} \text{ rad/s ou } F_{max} = 5.6 \text{ THz}$$

La fréquence trouvée est la fréquence maximale qui peut être atteinte dans ces conditions, elle est limitée par la

### III. Étude et caractérisation de transistors à ondes plasma

concentration d'électron, la distance entre la grille et le gaz d'électrons 2D et la masse effective d'un électron. En variant la tension de grille, la concentration d'électrons change et permet de diminuer la fréquence de l'onde plasma, jusqu'à zéro pour une tension de grille proche du pincement. Toutefois, l'émission ou la détection résonante sont possibles uniquement quand le facteur de qualité est supérieur à 1, le facteur de qualité étant défini par le temps de relaxation d'un électron dans le matériau utilisé. Cette condition impose  $\omega\tau > 1$ , et fixe une limite basse de fréquence de travail  $F_{min}$ .

Par ailleurs, comme cela a été discuté dans les publications [Tepe, RT detection sub THz] et [Veksler, THz detection DC current], le courant de drain influe sur le temps de relaxation effectif, qui peut être écrit comme:

$$\frac{1}{\tau_{eff}} = \frac{1}{\tau} - \frac{2v}{L_g} \quad (52)$$

où  $\tau$  – est le temps de relaxation,  $v$  – la vitesse des électrons,  $L_g$  – la longueur de grille. La vitesse des électrons en régime de mobilité c'est-à-dire pour de faibles tensions drain-source peut s'écrire:

$$v = \mu \cdot E \approx \mu \cdot \frac{V_{ds}}{L_g} \quad (53)$$

Par ce fait, il est possible de travailler à plus basses fréquences grâce à l'augmentation du facteur de qualité en augmentant la tension drain-source  $V_{ds}$  (ou le courant de drain  $I_d$ ).

### III.3. Systèmes de mesures THz

Les mesures THz ont été faites à Université de Montpellier II au sein des équipes du GES<sup>75</sup> et de l'IES<sup>76</sup>. Les mesures de détection et d'émission ont été faites dans l'équipe du GES. La détection d'un battement optique du lasers a été réalisée à l'IES.

Une partie des mesures (détection de rayonnement laser CO<sub>2</sub> à quelques THz) a été faite à l'Institut de Physiques des Semiconducteurs à Vilnius, Lituanie.

Avec les composants que nous avons fabriqués, nous avons fait deux types de mesures: en détection et en émission. Chaque mesure a été faite à plusieurs températures: de la température d'hélium liquide (LT<sup>77</sup>, 4K) jusqu'à la température ambiante (RT<sup>78</sup>, 300K).

#### III.3.A. Détection synchrone (« lock-in »)

Afin d'avoir une meilleure précision de mesure en terme de rapport signal sur bruit, nous avons utilisé la technique de la détection synchrone. Elle consiste à moduler le signal optique ou électromagnétique envoyé vers le composant par le moyen d'un hacheur (modulateur) optique. Ce hacheur est relié à un amplificateur lock-in qui compare le signal provenant du composant dans les deux phases de modulation: avec et sans signal optique. La différence des signaux représente le signal détecté net.

Cette méthode permet de s'abstenir du bruit haute fréquence.

La fréquence de hachage optique démarre à environ 10 Hz et peut aller jusqu'à 1 kHz.

Cette technique peut être utilisée pour observer le signal détecté par le transistor sous étude dans le cas de mesure de détection de radiation THz; ou pour observer le signal détecté par un détecteur standard (bolomètre) dans le cas de mesure d'émission de la radiation par le composant étudié.

Il est possible également de réaliser la mesure sans utiliser le hacheur optique, mais en modulant l'alimentation du composant par une source de tension ou de courant.

Un exemple de banc de mesure synchrone pour la détection THz est présenté sur la figure III.3.1.




Fig. III.3.1: Schéma du système de mesure de détection

75 GES - Groupe d'Etudes de Semiconducteurs

76 IES - Institut d'Électronique du Sud

77 LT – Low Temperature

78 RT – Room Temperature


### **III.3.B. Détection**

Pour cette mesure, nous avons utilisé des sources THz pour irradier le composant, le signal généré par le composant est mesuré et analysé.

#### **III.3.B.a. Sources d'émission**

Nous avons utilisé trois types de sources: carcinotron, émetteur InSb et laser.

Un **carcinotron** (BWO – Backward Wave Oscillator) est un tube à onde rétrograde. Nous avons deux carcinotrons disponibles: un avec une gamme de fréquences d'émission comprise entre 130 GHz et 400 GHz et l'autre comprise entre 420 GHz et 740 GHz. La fréquence d'émission du carcinotron est réglée par la tension appliquée sur le tube. La puissance émise est autour de quelques mW. Le spectre d'émission n'est pas continu et présente un grand nombre de raies avec des intensités différentes.



*Fig. III.3.2: Photographie d'une installation de mesure de photodétection*

Cette source permet de réaliser les mesures à la **température ambiante** ainsi qu'en **basse température** (environ 10 K) en utilisant un petit cryostat à cycle fermé d'hélium. Dans ce cryostat un filtre en téflon est ajouté ce qui permet d'isoler le transistor de la lumière ambiante.

Un **émetteur InSb** est placé dans un grand cryostat (voir Fig. III.3.3) à la température de l'hélium liquide (4K). Son principe est basé sur la résonance cyclotron électronique. Pour émettre une radiation de 1 à 10 THz, il est nécessaire d'appliquer un champ magnétique de 0.5 à 5 Tesla sur cet émetteur. Pour cela des bobines supraconductrices sont utilisées, ce qui limite la température maximale de travail à quelques Kelvin. La fréquence d'émission est proportionnelle à la valeur de champ magnétique appliqué:

$$f \text{ (THz)} = \omega / 2 \pi \approx 1.99 B \text{ (Tesla)}$$

où  $B$  est le champ magnétique.

Dans ce type de mesure le dispositif à étudier est placé dans le même cryostat. Le composant et l'émetteur sont reliés par un guide d'onde en laiton.

### III. Étude et caractérisation de transistors à ondes plasma



Fig. III.3.3: Grand cryostat et bouteille de l'hélium

**Laser à gaz pompé par CO<sub>2</sub>.** Cette mesure est faite à l'Institut de Physiques des Semiconducteurs à Vilnius, Lituanie. La mesure peut être réalisée à basse température ou à l'ambiante. Pour les mesures à basse température, un petit cryostat à cycle fermé d'hélium est utilisé. Le spectre d'émission du laser contient plusieurs raies. Les raies aux fréquences 1.8 – 3.1 THz sont souvent utilisées. La puissance émise à ces fréquences est comprise entre 5 et 10 mW. La taille du faisceau focalisé est de 1.5 mm et un modulateur optique est utilisé.

Détection d'un **battement optique**. Pour cette mesure nous avons utilisé deux diodes lasers infrarouges de longueur d'onde  $\sim 1.5 \mu\text{m}$ , ajustables en fréquence par réglage de la température des lasers grâce aux supports à effet Peltier<sup>79</sup>. La différence des fréquences des raies de deux lasers peut couvrir une gamme entre 0 et 2 THz. La puissance de sortie est de l'ordre de 20 mW. Le faisceau est focalisé sur la face arrière du composant où il est absorbé uniquement par le canal, car le gap des autres matériaux est trop grand pour les photons dont l'énergie est insuffisante. Comme dans d'autres mesures, le faisceau est modulé optiquement.

Après le couplage des deux faisceaux dans un coupleur 50/50<sup>80</sup>, un autre coupleur 97/3 est ajouté, afin de sortir environ 3 % de la radiation. Cette partie de la radiation est envoyée vers un spectromètre optique, nécessaire pour contrôler la différence des fréquences des lasers.

Il est aussi possible de modifier la polarisation du faisceau envoyé vers le composant.

#### **III.3.B.b. Types de mesures de détection**

Il existe deux types de mesures de détection: en mode photovoltaïque et en mode photoconductif.

Dans le mode **photovoltaïque**, il n'y a pas de tension de drain appliquée, seule la grille est polarisée. Un voltmètre est connecté au drain afin de mesurer le signal induit dans le transistor par la radiation THz captée. L'avantage de telle réalisation est le faible niveau de bruit car il n'y a pas de courant circulant dans le composant. Le bruit correspond alors au bruit thermique.

Dans la mesure **photoconductif**, une tension est appliquée sur le drain. Le niveau de bruit est plus important mais la réponse en détection peut croître et ainsi compenser l'augmentation du bruit et faciliter le traitement du signal par le circuit. Il permet d'après l'équation (52) de réduire l'amortissement de l'onde plasma dans la cavité

<sup>79</sup> C'est un phénomène physique de déplacement de chaleur dans des jonctions de semiconducteurs en présence du courant électrique. L'une de jonctions se refroidit, l'autre se réchauffe

<sup>80</sup> 50/50 indique les proportions des faisceaux sortant: 50% + 50%

### III. Étude et caractérisation de transistors à ondes plasma

résonante. Généralement le dispositif est alimenté en courant continu. Comme dans le cas précédent, un voltmètre est connecté au drain afin de mesurer la variation de tension de drain liée au changement de l'impédance du transistor sous la radiation THz.

#### **III.3.C. Émission**

L'émission de la radiation THz par un transistor à ondes plasma peut être mesurée à basse température et à température ambiante. Pour détecter le signal émis nous avons utilisé deux types de bolomètres à électrons chauds (HEB<sup>81</sup>).

Pour détecter l'émission à **température ambiante**, un bolomètre Silicium est utilisé. Le bolomètre Si est un détecteur large bande donc il peut être utilisé pour observer le signal intégré sur une large bande de fréquences. Il est placé dans un cryostat rempli d'hélium car à basse température la sensibilité du bolomètre est meilleure. Dans ce cryostat le bolomètre se trouve derrière un filtre en téflon afin d'éliminer la lumière ambiante. L'échantillon est placé à proximité de bolomètre et la radiation est hachée mécaniquement entre l'échantillon et le bolomètre.




Fig. III.3.4: Mesure de l'émission à RT

Afin d'obtenir un spectre d'émission, nous avons utilisé un interféromètre de Michelson qui joue le rôle de filtre passe-bande. A la sortie de l'interféromètre le même bolomètre Silicium est utilisé.

La détection de la radiation émise par le composant à **basse température** se fait dans un cryostat où l'échantillon et le bolomètre à électrons chauds de type InSb sont placés. Un second bolomètre à électrons chauds en Si a aussi été utilisé.

Un champ magnétique peut être appliqué sur le bolomètre InSb afin de changer sa fréquence de résonance de détection. Pour cela les bobines supraconductrices sont utilisées ce qui oblige de travailler à très basse température. Sans champ magnétique, le bolomètre InSb est un détecteur large bande. Le champ magnétique peut également être appliqué sur le composant pour l'étude de l'influence du champ magnétique sur l'émission.

Le détecteur Si est insensible au champ magnétique et il peut être utilisé avec un filtre en GaAs. Les propriétés de GaAs ressemblent à celle du bolomètre InSb c'est-à-dire si un champ magnétique est appliqué, le filtre devient « passe-bande » et la fréquence de la bande passante dépend de la valeur du champ.

La bande des fréquences détectée par les bolomètres est de 0.15 à 2.5 THz pour le bolomètre InSb sans champ magnétique, de 0.5 à 10 THz environ avec le champ magnétique, et de 0.15 à 150 THz par le bolomètre Silicium.

81 HEB – Hot Electrons Bolometer

### III. Étude et caractérisation de transistors à ondes plasma




Fig. III.3.5: Installation pour la mesure de spectre d'émission à RT

Comme dans la mesure de détection, un guide d'onde en laiton relie le transistor et le bolomètre. L'échantillonnage est effectué électriquement par la modulation de l'alimentation du transistor.




Fig. III.3.6: Système de mesure d'émission à LT

Généralement la **procédure de mesure** de l'émission est la suivante.

D'abord on mesure le signal intégré en fonction des tensions de grille et de drain. On trouve le point de polarisation où on observe le maximum de signal émis. Il arrive d'avoir un seul ou deux pics d'émission en fonction de la tension de grille. Généralement l'émission a un comportement de seuil en fonction de la tension de drain, l'intensité est proportionnelle à la tension appliquée.

Ensuite on procède à la mesure du spectre d'émission pour différentes tensions de grille et de drain.


### **III.4. Transistors basés sur le modèle de Dyakonov et Shur**

Dans cette partie nous allons présenter le premier modèle théorique sur lequel les premiers transistors à onde plasma se basaient.

Nous verrons quels sont les résultats obtenus en émission et en détection, les explications possibles des problèmes observés.

#### **III.4.A. Introduction**

Le premier modèle de transistor à onde plasma a été introduit en 1993 par M. Dyakonov et M. Shur [Dyakonov, Plasma waves]. Ce modèle représente un gaz d'électrons 2D avec deux contacts ohmiques et une grille qui couvre entièrement le canal.



*Fig. III.4.1: Modèle du transistor à onde plasma*

Dans ce cas la longueur de grille est égale à la longueur de canal et l'approximation du canal graduel est vraie.

Les **premiers essais** effectués avec des HEMTs standards sur InP fabriqués à l'IEMN et mesurés à l'Université de Montpellier II, que nous avons présenté dans l'introduction, ont montré les capacités des transistors de type HEMT d'émettre du signal THz, dont la fréquence dépend légèrement de la tension de drain appliquée. Dans ce cas la grille était reliée à la source par un fil d'or, ce qui empêchait de polariser la grille. De plus, ce fil d'or correspond à une inductance donc la grille peut être considérée comme flottante. Par conséquent, la concentration d'électrons sous la grille est proportionnelle à la tension de drain. La même dépendance de la fréquence en fonction de la tension de drain a été observée dans la mesure.

L'**objectif de notre travail** était de réaliser les composants qui remplissent les conditions pour la génération des ondes plasma mais avec la possibilité de polariser la grille avec une tension continue afin de changer indépendamment la fréquence. Pour cela, il a été choisi d'ajouter une capacité MIM entre la grille et la source. La fabrication des dispositifs est décrite dans la partie II.3. du Chapitre II. .

#### **III.4.B. Caractérisation des dispositifs à capacité MIM**

Nous avons d'abord caractérisé ces dispositifs en **régime statique** à l'IEMN.

La première réalisation a montré le problème de réalisation des capacités. En effet nous avons observé beaucoup de court-circuits sur les composants avec les capacités. Les études ont montré que le problème venait du

### III. Étude et caractérisation de transistors à ondes plasma

dépôt de nitrure de silicium qui était non-uniforme sur les contacts métalliques. Avec le procédé de fabrication amélioré, nous avons réussi à résoudre ce problème.

Les composants réalisés ont une longueur de grille de 50 nm et différentes largeurs. Il y a deux types de transistors avec capacité intégrée: un avec une capacité réalisée sur la zone active du composant (dite capacité interne), l'autre avec une capacité qui se trouve sur les plots d'épaissement (dite capacité externe).

#### III.4.B.a. Mesures standards

Les **caractéristiques statiques** sont identiques pour les composants sans (figures III.4.2) et avec (figures III.4.3) les capacités ce qui montre que les capacités ne modifient pas le fonctionnement du composant.




Fig. III.4.2: Caractéristique statique d'un HEMT standard




Fig. III.4.3: Caractéristique statique d'un HEMT avec une capacité interne

Les caractéristiques statiques ont été obtenues à basse température également afin de mieux déterminer les propriétés du transistors, par exemple pour montrer l'absence ou le faible nombre des pièges qui pourraient provoquer des oscillations, ceci afin de se rapprocher des conditions de mesures à basse température effectuées au GES de l'Université de Montpellier. La figure III.4.4 montre la caractéristique statique  $I_d(V_{ds})$  pour différentes tensions de grille  $V_{gs}$  à température ambiante et à la température de l'azote liquide. À basse température, la mesure avec et sans lumière blanche a été faite. La figure III.4.5 présente la transconductance  $G_m$  mesurée dans les mêmes conditions. Sur les deux figures on peut voir que la différence entre la mesure à basse température avec et sans lumière est faible ce qui signifie que la quantité de pièges dans la structure est faible.




Fig. III.4.4: Caractéristique statique  $I_d(V_{ds})$  à 296 K et à 78 K avec et sans lumière




Fig. III.4.5: Transconductance extrinsèque  $G_m$  à 296 K et à 78 K avec et sans lumière

### III. Étude et caractérisation de transistors à ondes plasma

Ensuite nous avons effectué les **mesures hyperfréquences** afin d'extraire les valeurs des éléments du schéma équivalent. Ceci est nécessaire pour estimer la qualité de fabrication du composant, par comparaison de ses éléments aux valeurs habituellement obtenues.

Les paramètres statiques comme le courant de drain de saturation, la transconductance sont similaires entre tous les types de transistors (voir tableau 10).

En revanche nous nous sommes aperçus qu'à cause de la valeur trop importante et la nature distribuée des capacités MIM ajoutées, le modèle classique ne peut pas être utilisé. En effet, dans le modèle électrique du HEMT deux capacités sont introduites – une capacité intrinsèque de grille  $C_{gs}$  et une capacité de plot de grille  $C_{pg}$ . Dans le transistor avec une capacité MIM ajoutée, cette capacité  $C_{MIM}$  peut être considérée comme capacité de grille  $C_{gs}$ , et comme capacité de plot de grille  $C_{pg}$  en même temps. Or, la méthode d'extraction des éléments du schéma équivalent suppose que ces deux capacités peuvent être distinguées par l'application de différentes tensions sur la grille et sur le drain<sup>82</sup>.

Les fréquences de coupure des transistors avec capacités sont de l'ordre de 20 à 90 GHz en fonction de la valeur de capacité ajoutée  $C_{MIM}$ .

Tableau 10: Caractéristiques des transistors avec et sans capacités

Dispositif	$I_d$ mA/mm	$G_m$ mS/mm	$V_{th}$ V	$F_t$ GHz	$F_{max}$ GHz	$C_{MIM}^{83}$ fF
Capacité interne	500	900	-0.6	20	90	40 - 300 <sup>84</sup>
Capacité externe	500	800	-0.6	10	60	280
Sans capacité	500	1100	-0.6	240	160	-

La figure III.4.6 présente la photographie en coupe de la structure avec une capacité interne. La distance entre la métallisation du haut de grille du côté source déposée sur le nitrure de silicium et le canal (60 nm de  $Si_3N_4$  et 18 nm de semiconducteur), est plus grande que la distance entre le pied grille et le canal (18 nm), en revanche la surface de cette métallisation est beaucoup plus importante (environ 600 nm de longueur au lieu de 50 nm de pied de grille). Cependant, nous avons supposé que cette métallisation est susceptible d'influencer sur la commande des charges par la grille.




Fig. III.4.6: Vue en coupe d'un transistor à capacité interne

Pour vérifier cette hypothèse, nous avons réalisé des simulations Silvaco. Sur la figure III.4.7 nous avons présenté les structures qui ont été simulées: à gauche un HEMT à capacité interne, à droite un HEMT standard. Sur la structure à gauche on peut voir la métallisation de grille déposée sur une couche de nitrure du côté du contact

82 Voir la méthode d'extraction du schéma équivalent dans [Dambrine, Thèse]

83 La capacité est indiquée pour l'ensemble de deux doigts de grille

84 La valeur de la capacité interne est proportionnelle au développement  $W$  du transistor, la capacité externe est constante

### III. Étude et caractérisation de transistors à ondes plasma

de source. Les dimensions de structures simulées sont identiques à celles des dispositifs fabriqués.




Fig. III.4.7: Structures simulées: à gauche - HEMT à capacité interne, à droite - HEMT standard

Sur les figures III.4.8 et III.4.9 nous avons représenté les résultats des simulations de ces deux structures. A gauche des figures nous avons présenté la distribution de la concentration d'électrons dans la structure; à droite – le profil de concentration au milieu de la zone entre la grille et la source<sup>85</sup>. La tension de grille appliquée est de -0.3 V, la tension de drain est 0.6 V.

On peut voir que la distribution des électrons dans la structure ainsi que le profil de concentration sont identiques pour les deux structures.

Nous pouvons supposer que cela s'explique par l'écrantage du canal de la métallisation de grille par le cap layer qui contient beaucoup de charges qui sont commandés par cette métallisation.

Nous pouvons conclure donc que la métallisation de grille prolongée vers la source n'a aucune influence sur la commande des charges dans le canal du transistor.

<sup>85</sup> C'est dans cette zone que l'influence de la métallisation de grille du HEMT à capacité interne peut être observée

### III. Étude et caractérisation de transistors à ondes plasma




Fig. III.4.8: Simulation de concentration d'électrons dans un HEMT standard




Fig. III.4.9: Simulation de concentration d'électrons dans un HEMT à capacité interne

### III.4.B.b. Mesures d'émission THz

D'abord les mesures d'émission ont été réalisées à **basse température** (4K).

Pour cela nous avons utilisé le grand cryostat avec le détecteur InSb. Le champ magnétique a été appliqué sur le détecteur afin de changer sa fréquence de résonance mais n'a pas été appliqué sur le transistor.

Nous avons mesuré les HEMTs standards et les HEMT avec les capacités internes et externes. La longueur de grille est de 50 nm et la largeur est de 10 à 50  $\mu\text{m}$ .

Dans les mesures réalisées, la tension de drain est de 0.6 V sauf si une autre valeur est indiquée.

Nous avons obtenu des spectres d'émission dont un exemple est donné sur la figure III.4.10, le composant mesuré est un HEMT avec une capacité externe et de longueur de grille 50 nm et de développement 2x25  $\mu\text{m}$ . Les spectres d'autres composants sont similaires.

Dans la majorité des cas, l'émission apparaît à partir d'un certain seuil sur la tension de drain. Il y a un à deux pics d'émission en fonction de la tension de grille. Le signal d'émission présenté sur la figure III.4.11, est mesuré à plusieurs fréquences: 0.5, 1.0, 1.5 et 2.0 THz.




Fig. III.4.10: Spectre d'émission




Fig. III.4.11: Seuil d'émission en  $V_{gs}$

Sur les caractéristiques statiques  $I_d(V_{ds})$  au moment de l'apparition de l'émission, une chute ou une augmentation de courant est observée, voir figure III.4.12. Sur cette figure le sens de courant entre la source et le drain  $I_d$  a été par la suite inversé (les courbes rouges). Le transistor est mesuré à trois tensions de grille: 0.0, -0.2 et -0.4 V.




Fig. III.4.12: Seuil d'émission en  $V_{ds}$  et caractéristique statique

### III. Étude et caractérisation de transistors à ondes plasma

Le spectre d'émission a un pic de résonance à environ 700 GHz. Sur certains composants nous n'avons pas observé de pic d'émission ce qui peut probablement être causé par l'émission d'une fréquence plus basse que ce que peut détecter le bolomètre InSb (soit environ 500 GHz).

Nous avons observé que la fréquence du pic d'émission ne dépend pas ou dépend très peu de la tension de grille.

Dans ces conditions de mesure il est impossible de déterminer quantitativement l'intensité du signal émis, mais elle peut être estimée à quelques nanowatts.

Il est évident qu'il est nécessaire de trouver d'abord le paramètre du composant qui est responsable des émissions observées. Nous avons supposé que l'émission peut venir d'autres régions du composant que la zone sous la grille. Cela expliquerait pourquoi la fréquence est si basse (600 GHz environ au lieu de quelques THz) et pourquoi la tension de grille n'agit pas sur la fréquence d'émission. En effet, la longueur totale du composant (c'est-à-dire entre les contacts de source et de drain) est beaucoup plus grande que la zone sous la grille et elle inclue la zone de gravure de fossé de grille (recess) et la zone d'accès avec la couche de contact. Il faut rappeler que la fréquence est inversement proportionnelle à la longueur, et les régions hors grille ne sont pas contrôlés par la tension de grille. Il est aussi possible que de ce fait les conditions d'oscillation ne sont pas optimales et il faudrait soit rapprocher le composant au modèle théorique (voir figure III.4.1) afin de trouver le comportement attendu, soit compléter le modèle théorique pour comprendre l'influence des zones d'accès du composant réel.

Ensuite nous avons effectué des mesures d'émission à **température ambiante**. Pour les mesures large bande, nous avons utilisé le bolomètre Silicium placé dans un cryostat et refroidi par hélium. Pour les relevés de spectre, nous avons utilisé le spectromètre de Michelson pour sélectionner la bande passante et le même bolomètre pour détecter le signal.

Les transistors de cette série n'ont pas montré d'émission à température ambiante. Toutefois nous avons complété l'étude par les transistors fabriqués par T. Parenty durant sa thèse (voir [Parenty, Thèse]) et qui sont identiques à nos HEMTs standards. Le transistor mesuré est de 50 nm de longueur de grille et de 20  $\mu\text{m}$  de développement et n'a pas de capacité intégrée.

Le seuil d'émission a été observé avec le même caractère que pendant les mesures à basse température. Les coudes<sup>86</sup> sur les caractéristiques statiques  $I_d(V_{ds})$  ont également été observés.

En revanche il n'a pas été possible de mesurer le spectre d'émission, car le niveau du signal était insuffisant c'est-à-dire en tenant compte des pertes de signal dans l'interféromètre, le signal à la sortie de l'interféromètre et à l'arrivée du bolomètre était trop faible.

Sur la figure III.4.13 nous avons présenté les caractéristiques d'émission et statiques du transistor à basse température et à température ambiante. On peut voir qu'elles sont similaires.




Fig. III.4.13: Seuil d'émission et caractéristique statique à 4 et 300 K

86 Les coudes c'est-à-dire les variations abruptes du courant de drain

### III. Étude et caractérisation de transistors à ondes plasma

Ces résultats ont été publiés dans un journal Applied Physics Letters [Dyakonova, RT emission].

Par ailleurs nous n'avons pas réussi à obtenir une bonne reproductibilité des résultats. L'influence de la capacité sur le spectre ou sur le seuil d'émission n'a pas été observée. La variation de la fréquence d'émission avec la tension de grille est très faible ou inexistante. Le facteur jouant sur la possibilité et les propriétés d'émission doit être étudié davantage.

#### III.4.B.c. Mesures de détection THz

Les mesures de **détection** ont été faites à température ambiante et à basse température également.

Les mesures à **basse température** ont été réalisées en Lituanie avec un laser pompé CO<sub>2</sub>, l'échantillon a été placé dans un cryostat et sa température a été modifiée entre 10 K et 80 K. La mesure a été faite en mode photovoltaïque c'est-à-dire le drain était flottant (le courant de drain nul).

Les mesures sur les transistors de 50 nm de longueur de grille et de 50 µm de largeur sans capacité intégrée ont montré la possibilité de détection résonante de la radiation avec des fréquences entre 1.8 THz et 3.1 THz à basse température. La figure III.4.14.a présente la réponse du transistor en fonction de la tension de grille à trois fréquences différentes (les points). La ligne présente la dépendance théorique de la fréquence. On peut voir que le pic de détection peut être ajusté en fréquence par la tension de grille. La figure III.4.14.b présente la puissance équivalente du bruit (NEP).




Fig. III.4.14: Réponse et NEP en fonction de la tension de grille




Fig. III.4.15: Détection en fonction de la température

Les mesures en fonction de la température (voir figure III.4.15) ont montré que la détection résonante est possible pour les températures jusqu'à environ 80 K. Pour les températures plus hautes, la détection est non résonante. La raison de ce comportement est la diminution du temps de relaxation du moment électronique avec la montée en température.

Ce qui est intéressant à noter est le niveau de puissance équivalente du bruit (NEP). En mesure photovoltaïque il n'y a pas de courant de drain, le bruit correspond uniquement au bruit thermique, ce qui donne la NEP de l'ordre de 10<sup>-9</sup> W/Hz<sup>0.5</sup>. Cette valeur est proche de l'état de l'art. La réponse de ces transistors a été estimée à 1 V/W.

En revanche le facteur de qualité calculé à partir de la largeur du pic de détection est de 3 ce qui est faible

### III. Étude et caractérisation de transistors à ondes plasma

comparé à la valeur calculée à partir de la mobilité électronique. En effet à l'aide des équations (49) et (50), on peut calculer le facteur de qualité  $Q = \omega \tau \approx 20$ . Plusieurs hypothèses ont été proposées pour expliquer cette dispersion: la présence des modes obliques, la détection par les autres régions du transistor (hors de la grille), voir même autres mécanismes de détection que ceux liés aux ondes plasma.

Les modes obliques ont été récemment théoriquement montrés dans les HEMTs par M. Dyakonov [Dyakonov, Oblique Modes]. Il a démontré que dans le cas d'un transistor avec une grille large et courte (notre cas), il est très probable d'avoir des modes obliques c'est-à-dire la propagation de l'onde plasma non parallèle au transport électronique mais avec une direction légèrement latérale. Cet effet provoque la coexistence de plusieurs modes de l'onde plasma, avec des fréquences plus basses.

Ces résultats de mesures ont été publiés dans un journal Applied Physics Letters [Fatimy, THz LT Detection]

Ensuite la **détection à température ambiante** dans la gamme sub-THz a été mesurée. Cette mesure a été faite en mode photoconductif sur des composants de longueur de grille de 50 nm sans capacité intégrée.

Pour la source de la radiation nous avons utilisé un carcinotron 450-700 GHz. Le faisceau n'était pas focalisé, sa taille est de 5 cm environ et la puissance émise est de 20 mW. Il était modulé mécaniquement à 130 Hz.

Cette fois une tension a été appliquée sur le drain. La source d'alimentation étant en mode générateur de courant, la variation de la tension était mesurée avec la technique lock-in.

La figure III.4.16 présente le signal mesuré en fonction de la tension de grille pour différentes tensions de drain. La fréquence de carcinotron est de 663 GHz. On peut voir qu'en changeant la tension de drain et donc le courant de drain, il est possible de changer le mode de fonctionnement – résonant ou large bande. De plus, le facteur de qualité et la fréquence de résonance peuvent être changés.




Fig. III.4.16: Réponse en fonction de la tension de grille pour différentes tensions de drain

Sur la figure III.4.17 la réponse en fonction de la tension de grille pour différentes fréquences de radiation de carcinotron est présentée. La tension de drain est de 0.3 V. On peut voir que le pic de détection à différentes fréquences se déplace en fonction de la tension de grille appliquée c'est-à-dire que la fréquence de détection résonante peut être changée avec la tension de grille.

### III. Étude et caractérisation de transistors à ondes plasma




Fig. III.4.17: Réponse pour différentes fréquences




Fig. III.4.18: Dépendance de la fréquence en fonction de la tension de grille

La figure III.4.18 présente la variation de la fréquences de détection en fonction de la tension de grille pour trois tensions de drain. Les lignes en pointillé représentent les calculs en utilisant la théorie de Dyakonov et Shur. Les lignes solides correspondent aux calculs prenant en compte le cap layer<sup>87</sup>. Les zones remplies représentent les différentes vitesses de diffusion des électrons (entre  $2 \cdot 10^5$  cm/s et  $3.5 \cdot 10^5$  cm/s). On peut voir qu'il est nécessaire de prendre en compte les autres zone des transistors afin de mieux décrire le comportement réel des transistors fabriqués.

#### III.4.B.d. Simulations Monte Carlo

Pour mieux comprendre les mécanismes d'oscillations plasma dans les composant réels, des **simulations Monte Carlo** ont été réalisées par l'équipe de J. Mateos de l'Université de Salamanque, Espagne.

Ces simulations ont montré la présence des oscillations plasma dans les dispositifs. Il a été également observé que l'effet GUNN peut apparaître à des tensions de drain fortes.

Sur les figures III.4.19.a-c nous avons présenté les résultats des simulations à trois tensions de drain:  $V_{ds} = 0.4$  V (figure III.4.19.a),  $V_{ds} = 0.9$  V (figure III.4.19.b) et  $V_{ds} = 1.4$  V (figure III.4.19.c) et pour différents moments de temps: de 0.0 à 1.6 ps. Nous avons représenté le potentiel (courbes du haut) et le champ électriques dans la direction du transport électronique (courbes au milieu) ainsi que l'occupation de la vallée L dans le canal du transistor (courbes du bas).

On peut remarquer que le potentiel et le champ dans le canal représentent un front d'onde qui effectue des allers-retours dans la partie du canal entre la grille et le drain.

À une tension de drain faible (0.4 V), il n'y a pas d'électrons transférés dans la vallée L cependant il n'y a pas d'effet GUNN. En revanche pour les tensions plus élevées (0.9 - 1.4 V) l'occupation de la vallée L est importante avec le profil d'occupation représentant également un front d'onde. Il est intéressant de noter que ce n'est pas un effet GUNN classique car dans notre cas le domaine des électrons dans la vallée L ne se déplace pas mais apparaît et disparaît avec le temps c'est-à-dire les électrons effectuent des « allers-retours » entre les vallées  $\Gamma$  et L [Mateos, Ultra fast GUNN].

<sup>87</sup> Dans la partie suivante nous allons présenter le modèle de Ryzhii qui prend en compte toutes les régions du transistor

### III. Étude et caractérisation de transistors à ondes plasma




Fig. III.4.19: Structure simulée à tensions de drain: a) 0.4V, b) 0.9V, c) 1.9V

Sur les figures III.4.20.a-c nous avons présenté les résultats des simulations de courants de drain (courbe verte), de source (courbe bleue) et de grille (courbe rouge) en fonction du temps pour les mêmes tensions de drain (0.4 V, 0.9 V et 1.4 V). Nous avons présenté également l'occupation de la vallée L (à gauche des figures) et le potentiel électrique dans le canal (à droite).




Fig. III.4.20 Courant simulé à tensions de drain: a) 0.4V, b) 0.9V, c) 1.9V

### III. Étude et caractérisation de transistors à ondes plasma

On peut voir qu'à faible tension de drain, les oscillations de faibles amplitudes apparaissent. Ces oscillations sont attribuées aux ondes plasma car il n'y a pas d'électrons transférés dans la vallée L. Pour les tensions de drain plus fortes, l'amplitude des oscillations augmente et la fréquence diminue, l'occupation de la vallée L devient alors de plus en plus importante.

Ces résultats en forme de spectre sont présentés sur les figures III.4.21 et III.4.22. On voit que pour les tensions de drain faibles (figure III.4.21), un pic est présent sur le spectre à des fréquences relativement hautes - quelques THz. Celui-ci est attribué aux ondes plasma. Au fur et à mesure de l'augmentation de la tension de drain, un autre pic à une fréquence plus basse apparaît avec l'amplitude supérieure à celle des oscillations plasma. Ce pic correspond à des oscillations de type GUNN.




Fig. III.4.21: Spectre de bruit en courant de drain à faibles tensions de drain




Fig. III.4.22: Spectre de bruit en courant de drain à fortes tensions de drain

Les figures III.4.23 et III.4.24 présentent l'amplitude et la fréquence des oscillations plasma et GUNN respectivement en fonction de la tension de drain pour deux longueurs de la zone entre la grille et la source.

Avec l'augmentation de la tension de drain, la fréquence des oscillations plasma augmente, celle des oscillations GUNN diminue. De plus, les oscillations plasma et l'effet GUNN dépendent des dimensions différemment: avec la diminution de la longueur entre la grille et le drain la fréquence des deux origines d'émission augmente, tandis que l'amplitude de l'onde plasma reste quasi-constante et celle de l'effet GUNN diminue.




Fig. III.4.23: Amplitude et fréquence des oscillations plasma




Fig. III.4.24: Amplitude et fréquence des oscillations GUNN

### III. Étude et caractérisation de transistors à ondes plasma

De plus, avec les simulations Monte Carlo il a été observé que la présence de la grille n'est pas obligatoire.

#### **III.4.C. Conclusion**

Avec les composants à base de HEMTs nous avons observé de l'émission et de la détection de la radiation dans la gamme sub-THz et THz à basse température et à température ambiante.

En général, nous n'avons pas pu déterminer l'influence des capacités sur les propriétés d'émission ou de détection. Les transistors avec les deux types de capacité (interne et externe) et les transistor sans capacité ont montré un comportement similaire.

En ce qui concerne **l'émission**:

- la fréquence d'émission est environ 5-10 fois inférieure à celle calculée théoriquement;
- la fréquence d'émission ne dépend quasiment pas de la tension de grille;
- le rendement de l'émission (c'est-à-dire le taux de composants émettant) est faible.

En ce qui concerne la **détection**:

- la fréquence de détection résonante peut être modifiée par la tension de grille;
- le régime entre large-bande ou résonant peut être choisi par la tension de drain appliquée;
- la fréquence est plus basse que celle calculée théoriquement;
- le facteur de qualité (i.e. la largeur de pic de détection) est environ 5-10 fois plus faible que ce qui est calculé à partir de la mobilité électronique.

Ces résultats montrent que la compréhension des phénomènes qui se passent dans le composant, est incomplète. L'émission peut provenir d'un autre mécanisme d'oscillation comme par exemple l'effet GUNN montré par les simulation Monte Carlo ([Mateos, Ultra fast GUNN]) ou autre (voir [Hirakawa, THz Bloch oscillations]).

Toutefois, nous avons envisagé d'autres hypothèses qui ont été proposées avant les résultats de Monte Carlo. Ces hypothèses restent basées sur des mécanismes liés aux ondes plasma. Un HEMT est un composant plus compliqué que ce qui a été utilisé dans la théorie de base de Dyakonov et Shur. Il est constitué de plusieurs régions autres que la zone de grille (zones d'accès et de recess). Il est possible que ces zones du composant hors de la grille influent sur l'émission et la détection.

De plus, les modes obliques peuvent exister dans le transistor ce qui peut élargir le spectre des ondes plasma et abaisser le facteur de qualité.

Il est nécessaire de réaliser des études complémentaires avec des structures adaptées. C'est ce qui est effectué dans la partie suivante.

### III.5. Deuxième structure réalisée – modèle de Ryzhii

#### III.5.A. Présentation du nouveau modèle.

Les premières mesures ont montré que le modèle de Dyakonov et Shur ne décrit pas le comportement d'un composant réel.

Effectivement, un HEMT réel est plus compliqué que la structure utilisée dans le modèle de Dyakonov et Shur, car il contient des zones situées hors de la grille: avec et sans le cap layer entre la grille et les contacts ohmiques.

Par conséquent, Ryzhii et al [Ryzhii, Recessed gate] ont introduit un modèle plus complexe qui prend en compte les différentes régions du HEMT. Dans ce modèle, on ajoute deux régions de part et d'autre de la grille ce qui signifie que le transistor n'est plus une cavité résonante avec le gaz 2D et la grille mais, cette fois le composant consiste en une juxtaposition de différentes zones: une zone sous la grille (qui peut être commandée par la tension de grille), deux zones de recess qui ne sont pas contrôlées par la grille (extensions latérales du recess) et deux zones d'accès avec cap layer (voir figure III.5.1). Ces trois zones principales ont respectivement les longueurs  $L_g$ ,  $L_w$  et  $L_c$ .




Fig. III.5.1: Vue schématique de la structure dans le modèle de Ryzhii

Avec ce modèle en supposant que  $L_w \ll L_g/2$  et  $L_d/2$  on peut trouver une relation pour la fréquence de l'onde plasma pour le mode symétrique (54) et asymétrique (55):

$$\Re(\omega) \approx \frac{(2N-1)\pi s}{L_g + 2L_c} = \frac{(2N-1)L_g}{L_g + 2L_c} \cdot \Omega \quad (54)$$

$$\Re(\omega) \approx \frac{2N\pi s}{L_g + 2L_c} = \frac{2NL_g}{L_g + 2L_c} \cdot \Omega \quad (55)$$

où  $\Omega = \pi s / L_g$  - la fréquence angulaire de l'onde plasma « classique » c'est-à-dire dans le cas où  $L_r = L_c = 0$  ;  $N = 1, 2, 3, \dots$

Cette équation est valable pour des faibles tensions de drain. Pour des tensions de drain élevées on obtient:

$$\Re(\omega) \approx \frac{2N-1}{2} \cdot \frac{\pi s}{L_g + L_c} = \frac{2N-1}{2} \cdot \frac{L_g}{L_g + L_c} \cdot \Omega \quad (56)$$

On peut voir que dans le cas d'un transistor réel, la fréquence de l'onde plasma ne dépend pas que de la

### III. Étude et caractérisation de transistors à ondes plasma

longueur de grille, mais aussi des dimensions des autres régions, c'est-à-dire de la zone de recess  $L_w$  (sans couche de contact) et des zones des accès  $L_c$  (avec la couche de contact). Il est évident que la fréquence de l'onde plasma est limitée par la longueur de la zone la plus grande.

La figure III.5.2 présente la dépendance de la fréquence avec des dimensions de deux régions: la longueur de grille  $L_g$  et la couche de contact  $L_c$ . La longueur de recess  $L_w$  est fixée à 100 nm. On voit que la fréquence est inversement proportionnelle aux longueurs  $L_g$  et  $L_c$ .




Fig. III.5.2: Dépendance de la fréquence en fonction de  $L_c$  et  $L_g$




Fig. III.5.3: Dépendance de la fréquence en fonction de la tension de grille

La figure III.5.3 montre la dépendance de la fréquence de l'onde plasma en fonction de la tension de grille<sup>88</sup>. Les dimensions  $L_g$ ,  $L_w$  et  $L_c$  correspondent à un dispositif réel:  $L_g = 60$  nm et 150 nm,  $L_w = 100$  nm,  $L_c = 520$  nm. On peut voir que cette dépendance est très faible. La fréquence de résonance est également plus basse que ce que nous attendions suivant la théorie de Dyakonov et Shur. Cette fréquence est cohérente avec les résultats des mesures précédentes. Pour la comparaison, dans l'insertion de cette figure, la même courbe pour  $L_g=60$  nm et  $L_w = L_c = 0$  (points ronds) et  $L_w = L_c = 60$  nm (points carrés) est présentée.

A partir de ces simulations on retrouve que la fréquence d'émission est assez basse et ne dépend quasiment pas de la tension de grille. Ce modèle explique probablement les résultats que nous avons obtenus précédemment: avec les paramètres de notre structure, la fréquence obtenue est de 400 GHz environ ce qui correspond aux mesures.

## III.5.B. Description des dispositifs pour étude paramétrique

### III.5.B.a. Géométries et dimensions

Afin de vérifier ce modèle et trouver la région responsable de l'émission ou de la détection nous avons décidé de mener une étude paramétrique: fabriquer et caractériser des transistors avec différentes dimensions pour les différentes zones: la longueur de la zone avec la couche de contact, sans couche de contact, la zone sous la grille et la distance entre les contacts ohmiques. La largeur des composants a été modifiée également.

Nous avons réalisé les transistors avec deux largeurs différentes  $W$ , deux distances entre la source et le drain  $L_{sd}$ , avec une grille centrée et décalée vers la source de 25 % et 30 % de la distance source-drain.

Les dimensions des transistors réalisés sont données dans le tableau 11.  $L_{sg}$  correspond à la distance source-

<sup>88</sup> Sur ce graphique la tension de grille est normalisée par rapport à la tension de pincement

### III. Étude et caractérisation de transistors à ondes plasma

grille,  $L_{gd}$  à la distance grille-drain.

Tableau 11: Dimensions des différentes zones des transistors

$L_{sd}$ μm	$L_g$ nm	$L_{sg}/L_{gd}$ centré nm	$L_{sg}/L_{gd}$ décalé 25% nm	$L_{sg}/L_{gd}$ décalé 30% nm
1.3	200	550/550	275/825	366/734
1.3	400	450/450	225/675	300/600
2.6	200	700/700	600/1800	800/1600
2.6	400	1100/1100	550/1675	733/1467
2.6	800	900/900	450/1350	600/1200
2.6	1500	550/550	275/825	366/734

On peut voir que l'influence de chacune des zones peut être étudiée indépendamment.

Nous avons également fabriqué les composants identiques mais sans grille, afin de vérifier l'hypothèse déduite des simulations Monte Carlo. Afin de protéger la structure contre les dégradations liées à l'oxydation de la barrière d'AlInAs, elle a été passivée par du nitrure de Silicium.

Tous les composants fabriqués ont des géométries symétriques afin de pouvoir changer le sens de polarisation pour étudier toutes les dimensions possibles et en même temps exclure l'influence des plots métalliques. Ceux-ci sont constitués d'un seul doigt de grille. D'après la figure III.5.1, on peut voir que le composant est symétrique par rapport au centre du canal  $L_{sd}$  (excepté pour les grilles décalés).

#### III.5.B.b. Particularités de fabrication

La réalisation de ces composants demande une grande précision des dimensions, car elles représentent le critère principal de l'étude.

L'étape critique dans la fabrication est la gravure du fossé de grille. La technique actuelle utilisée est la gravure humide sélective avec acide succinique qui ne permet pas de contrôler les dimensions latérales précisément, c'est-à-dire  $L_w$ . Pour cela nous avons étudié et appliqué sur une plaque la technique du « recess digital ». Pour la comparaison, une plaque avec le recess classique a également été fabriquée.

#### III.5.C. Caractérisations DC et microondes (0-50 GHz)

Tous les composants fabriqués ont été d'abord caractérisés à l'IEMN en régime statique. Les mesures hyperfréquences ont été également faites sur quelques composants spécialement dédiés<sup>89</sup>, afin de s'assurer de la bonne qualité de fabrication et de vérifier les éléments extrinsèques et intrinsèques des composants.

Les valeurs moyennes des éléments du schéma équivalent ainsi que les caractéristiques statistiques et hyperfréquences sont données dans le tableau 12.

Tableau 12: Éléments du schéma équivalent

$L_g$ nm	$G_m ext$ mS/mm	$I_d$ mA/mm	$F_t$ Ghz	$F_{max}$ GHz	$R_g$ Ω*mm	$R_s$ Ω/mm	$R_d$ Ω/mm	$C_{gs}$ pF/mm	$C_{gd}$ pF/mm	$G_m int$ mS/mm	$G_d int$ mS/mm
200	900-1100	500-700	80-120	70-200	1-3	8-9	10-12	1.6-2.0	0.5-1.0	1500-2200	80-170
1500	700-800	250-400	20	40-60	0.5-1	9-12	9-12	6.7-7.4	0.8-1.3	1000-1200	50-110

<sup>89</sup> Les transistors dédiés aux mesures hyperfréquence ont des accès coplanaires

### III. Étude et caractérisation de transistors à ondes plasma

Nous avons mesuré les transistors avec deux longueurs de grille  $L_g = 200$  nm et 1500 nm. Le paramètre  $G_m ext$  correspond à la transconductance extrinsèque; et les paramètres  $G_m int$  et  $G_d int$  correspondent respectivement à la transconductance et la conductance de sortie intrinsèques.

Le développement des transistors mesurés est  $2 \times 25$   $\mu\text{m}$ , la grille est centrée et la distance entre les contacts ohmiques est de 1.3  $\mu\text{m}$  et 2.6  $\mu\text{m}$ <sup>90</sup>. La structure est coplanaire.

Les performances ( $G_m, I_d, F$ ) sont obtenues à tension de drain de 0.6 V.

#### III.5.D. Caractérisation THz

Ensuite au GES nous avons mesuré les transistors aux fréquences THz. Comme avec la première série de composants, les mesures d'émission et de détection ont été faites à différentes températures dans les mêmes configurations.

Malheureusement ces composants n'ont pas pu apporter des informations complémentaires pour la compréhension des phénomènes des ondes plasma dans les HEMTs.

##### III.5.D.a. Émission

En effet, en émission il y avait peu de composants capables d'émettre la radiation THz. Les caractéristiques du signal étaient similaires à celles de la première série. Le faible nombre de transistors avec lesquels nous avons observé de l'émission, n'a pas permis de réaliser une étude paramétrique.

Les courbes statiques obtenues ainsi que les courbes d'émission sont données sur les figures III.5.4 - III.5.7.

La figure III.5.4 présente la caractéristique statique  $I_d(V_{ds})$  (ligne continue) et le signal d'émission mesuré (ligne en pointillé). Le transistor mesuré a une grille centrée de 400 nm, un développement de 25  $\mu\text{m}$  et une distance source-drain de 1.3  $\mu\text{m}$ . On peut voir un changement de la caractéristique statique au moment où le signal d'émission apparaît, précédemment le même comportement a déjà été observé.

La figure III.5.5 montre le signal d'émission en fonction de la tension de grille pour le même transistor à trois tensions de drain.

Toutes les mesures d'émission sont réalisées à basse température (4 K).




Fig. III.5.4: Caractéristique statique et en émission




Fig. III.5.5: Signal d'émission en fonction de  $V_{gs}$

La figure III.5.6 représente une autre dépendance de l'émission en fonction de la tension de grille. On peut voir que le courant de grille augmente en même temps que l'émission apparaît. Le transistor est identique au précédent.

Sur la figure III.5.7 on peut voir le courant de drain et de grille en fonction de la tension de grille. Sur ces caractéristiques on peut également observer l'augmentation du courant de drain près du pincement, ce qui

<sup>90</sup> L'influence de la distance entre les contacts ohmiques sur les caractéristiques des transistors est faible

### III. Étude et caractérisation de transistors à ondes plasma

correspond à l'émission. Le transistor est identique sauf la longueur de grille qui est de 200 nm.




Fig. III.5.6: Signal d'émission et le courant de grille en fonction de  $V_{gs}$




Fig. III.5.7: Courant de drain et courant de grille en fonction de  $V_{gs}$

Le spectre d'émission n'a pas été obtenu.

#### III.5.D.b. Détection

En ce qui concerne la détection directe, le résultat est similaire aux mesures précédentes. Nous n'avons pas pu déterminer l'influence des dimensions des zones sur les caractéristiques de détection. Tous les transistors mesurés étaient capables de détecter le signal THz en régime large-bande non résonant. La mesure a été faite en régime photovoltaïque ( $I_d=0$ , la tension de drain induite par le signal incident est mesurée).

Deux exemples principaux des caractéristiques de détection sont donnés sur les figures III.5.8 et III.5.9.

Sur la figure III.5.8 nous avons présenté le signal de détection pour différentes fréquences d'un HEMT avec une grille centrée de 200 nm, un développement de 10  $\mu m$  et une distance entre les contacts ohmiques de 2.6  $\mu m$ . La détection n'est pas résonante malgré la présence du pic à la fréquence de 475 GHz. La tension de seuil de ce composant est d'environ -0.15 V, et le pic est observé à une tension inférieure. En effet, le pic résonant doit se situer à des tensions de grilles plus positives que la tension de pincement.

Sur la figure III.5.9, la caractéristique de détection à différentes fréquences est présentée pour un autre composant. Ce transistor a une grille de 800 nm décalée de 25 %, le développement et la distance entre les contacts ohmiques sont identiques à ceux du transistor précédent. La tension de pincement de ce composant est de 40 mV environ.




Fig. III.5.8: Signal de détection en fonction de la tension de grille




Fig. III.5.9: Autre exemple de caractéristique de détection

### III. Étude et caractérisation de transistors à ondes plasma

Comme on peut le voir sur ces deux exemples, la détection résonante n'a pas été observée sur ces transistors. La mesure de détection présentée est réalisée à température ambiante.

En revanche, nous avons réalisé avec ces HEMTs une mesure supplémentaire – la **détection d'un battement optique** de deux lasers.

Cette mesure a été faite à l'IES à Université de Montpellier II avec deux lasers infrarouges de type DFB<sup>91</sup> de longueur d'onde autour de 1.5  $\mu\text{m}$ . Les lasers sont contrôlés en température, ce qui permet de changer la fréquence de chacun des lasers. La différence des fréquences de deux laser peut être variée entre 0 et 2 THz environ, elle est contrôlée par un spectromètre. Le faisceau est haché mécaniquement à 120 Hz.

Les mesures ont été faites sur des transistors avec l'espacement entre les contacts ohmiques de 2.6  $\mu\text{m}$ , et avec des longueurs de grille de 400 et 800 nm. La mesure a été faite à température ambiante.

La mesure est en régime photoconductive,  $V_{ds}=100$  mV.

Le résultat est très encourageant: la détection résonante a été observée avec une fréquence de résonance variable en fonction de la tension de grille. Deux courbes de détection qui correspondent à deux tensions de grille normalisées  $V_0$  sont présentées sur la figure III.5.10. La ligne solide représente les résultats de simulations basées sur [Ryzhii, Plasma responsivity]. Le composant utilisé est un HEMT avec une grille centrée de 800 nm et un développement de 25  $\mu\text{m}$ .




Fig. III.5.10: Photo-réponse à deux tensions de grille (points = mesures, lignes = simulations)




Fig. III.5.11: Dépendance de la fréquence avec la tension de grille (points = mesures, lignes = simulations)

Le résultat présenté correspond à une mesure normalisée par rapport à la différence des fréquences nulles (c'est-à-dire les deux lasers ont la même fréquence de radiation) afin de soustraire le signal de la photo-détection.

Sur la figure III.5.11 nous avons présenté la dépendance de la fréquence en fonction de la tension de grille. Les courbes représentent les résultats des calculs de fréquence à l'aide des équations de la partie III.2.A. (théorie de Dyakonov et Shur).

Sur les deux figures on peut voir un bon accord entre la mesure et les simulations. Les trois harmoniques – 1 F, 3 F et 5 F sont observées. En effet, les pics mesurés correspondent aux pics de fréquence plasma.

Il est intéressant de noter qu'il n'y a aucun paramètre à ajuster. On remarque également que dans ce cas la théorie de Dyakonov et Shur décrit correctement les résultats des mesures. Ceci est probablement lié au fait que la longueur de grille (800 nm) est importante comparée aux longueurs des autres régions (750 + 750 nm) du transistor et par conséquent l'influence de la zone sous la grille est plus importante.

Il y a un autre point intéressant à remarquer. Le facteur de qualité extrait de la mesure est égal à  $\omega\tau = 1$ . Cette

91 DFB - Distributed FeedBack laser

### III. Étude et caractérisation de transistors à ondes plasma

valeur est très proche de celle trouvée analytiquement<sup>92</sup> qui est égale à 1.

Pour le moment, nous n'avons pas interprété les différences de spectres obtenus avec les mesures en détection directe et d'un battement optique. En effet, ces deux expérimentations donnent dans un cas (battement optique) des résonances avec le facteur de qualité proche de sa valeur théorique, et dans l'autre cas (détection directe) une détection large bande dont le facteur de qualité est très faible.

Ensuite nous avons réalisé la même mesure sur un HEMT avec  $L_g=400$  nm. La fréquence de résonance, contrairement à ce qui était attendu, n'a pas augmenté. Nous pouvons attribuer cet effet à l'influence d'une autre zone de composant - la zone d'accès (avec la couche de contact) qui devient grande comparée à la longueur de grille.

Ce résultat a été publié dans un journal APL [Torres, Optical beating]. Sur la base de ces résultats, un projet DGA avec la participation de l'IEMN, de l'Université de Montpellier et du TRT de Thalès a été réalisé et accepté.

Les **simulations Monte Carlo** de ces composants ont montré que la fréquence d'émission dépend de la longueur de grille (de recess dans le cas du composant sans grille) et de la distance entre la grille (le recess) et le canal. D'après les simulations on devrait obtenir des fréquences entre 0.4 et 2 THz. Les résultats des simulations sont présentés sur les figures III.5.12 et III.5.13. La première figure présente l'influence de la distance entre le recess et le drain sur la fréquence de l'onde plasma. La figure III.5.13 présente l'influence de la longueur de recess. Dans les deux cas les structures ont été simulées à trois tensions de drain.




Fig. III.5.12: L'influence de la distance recess-drain sur la fréquence




Fig. III.5.13: L'influence de la longueur de recess sur la fréquence

Ces simulations confirment les résultats des calculs faits avec la théorie de Ryzhii: la fréquence de l'onde plasma dépend des dimensions de toutes les régions du transistor.

92 Le facteur de qualité est calculé à l'aide des équations de la partie III.2.C.

### **III.6. Description des transistors multicanaux**

Afin de vérifier la théorie des modes obliques qui a été proposée récemment, nous avons étudié une topologie différente: les transistors multicanaux.


Ces composants ont été préparés dans le cadre de la thèse de Cyrille Gardès [Gardès, Thèse].

Les composants fabriqués par C. Gardès étaient passifs c'est-à-dire qu'il n'y avait pas de contact de grille. Notre but était d'ajouter une grille en faisant un recess digital sélectif également élaboré par C. Gardès, et afin de réaliser leur caractérisation aux THz.

Chaque composant est constitué de 55 canaux de 120 ou 200 nm de large et de 80 nm à 2000 nm de long. Le pas de répétition est de 500 nm. La grille ajoutée à une longueur de 200 nm.

#### **III.6.A. Caractérisation DC**

Les caractéristiques statiques de ces composants sont équivalentes à celles d'un HEMT standard: le courant de saturation de drain est de 600 mA/mm, la transconductance est de 1020 mS/mm, la mobilité est de 13 300 cm<sup>2</sup>/Vs et la concentration est de 2.7\*10<sup>12</sup> cm<sup>-2</sup>. Les caractéristiques  $I_d(V_{ds})$  et  $I_d(V_{gs})$  d'un transistor avec des canaux de 200 nm de largeur et de 400 nm de longueur sont présentées sur la figure III.6.1.



*Fig. III.6.1: Caractéristique statique d'un transistor multicanaux*

Pour déterminer la densité de courant, nous avons utilisé la largeur effective des composants. En effet, pour les composants de faibles dimension il est nécessaire de prendre en compte la déplétion latérale du canal provoquée par des charges surfaciques sur des bords du méssa. En prenant une largeur de déplétion de 40 nm de chaque côté de la zone active ce qui est estimé à l'aide des simulations Monte Carlo, on peut obtenir la largeur effective qui est de 6.6 µm.

#### **III.6.B. Caractérisation THz**

Ensuite les transistors ont été mesurés en détection et en émission.

Les mesures de détection à températures de 10 à 300 K ont été réalisées. Pour la source d'émission nous avons utilisé deux carcinotrons. Pour la mesure en froid, l'échantillon a été placé dans le petit cryostat à cycle d'hélium fermé. Dans les deux cas, un hacheur mécanique a été utilisés. La mesure est de type photovoltaïque.

L'émission a été mesurée à basse température (4 K) avec un bolomètre InSb. L'échantillon et le bolomètre ont

### III. Étude et caractérisation de transistors à ondes plasma

été placés dans le même cryostat. L'échantillonnage a été fait par modulation de la tension d'alimentation du transistor.

#### III.6.B.a. Mesures de détection

Deux composants ont été mesurés avec la largeur des canaux de 200 nm et la longueur des canaux de 400 nm et 160 nm, appelés respectivement échantillons A et B.

A **température ambiante**, seule une détection large-bande a été observée (voir figures III.6.2 et III.6.3). La longueur des canaux du transistor sur la première figure est 400 nm, et sur la deuxième est 80 nm. Comme nous l'avons expliqué dans la partie III.5.D. , paragraphe « Caractérisation en détection », le pic sur la courbe se trouve au-delà de la tension de pincement donc la détection n'est pas résonante.




Fig. III.6.2: Détection THz par un transistor multicanaux




Fig. III.6.3: Autre exemple de détection avec un transistor multicanaux

A **basse température**, autour de 10 K, un pic de résonance a été obtenu avec un transistor de 400 nm de longueur de canal. La réponse à différentes températures est présentée sur la figure III.6.4. On peut voir que pour les températures supérieures à 60 K la résonance disparaît. Ceci doit être lié à la diminution du temps de relaxation du moment électronique et par conséquent à la diminution du facteur de qualité.




Fig. III.6.4: Signal de détection pour différentes températures




Fig. III.6.5: Fréquence de détection en fonction de la tension de grille (points); la réponse simulée (lignes)

La figure III.6.5 présente la dépendance de la fréquence de détection avec la tension de grille. Les points correspondent aux mesures de deux transistors – avec les canaux de 400 nm (échantillon A) et de 160 nm (échantillon B) de longueur. Les lignes représentent les calculs en utilisant l'équation de l'onde plasma dans une

### III. Étude et caractérisation de transistors à ondes plasma

structure 2D. Comme nous l'avons dit dans la partie III.4.B.c. , récemment Dyakonov a démontré [Dyakonov, Oblique Modes] la présence des modes obliques dans un cas de composant large (c'est-à-dire la largeur de canal est supérieure ou égale à la longueur). Dans ce cas l'onde plasma a un vecteur d'onde à deux dimensions: parallèle ( $m$ ) et perpendiculaire ( $n$ ) au transport électronique. Ainsi les différents modes peuvent exister. Les valeurs de  $m$  et  $n$  sur la figure III.6.5 correspondent à ces modes ( $m, n = 1, 2, 3...$ ).

L'analyse de résultat de détection à température de 10 K donne la conclusion suivante.

La largeur de pic à mi-hauteur (FWHM) est égale à 18 mV de tension de grille ce qui est équivalent à 68 GHz (cette transformation peut être effectuée grâce à équation (51)). Ceci donne le facteur de qualité de 7.8 environ.

Pour estimer l'amélioration apportée par ces composants nous les avons comparés avec les HEMTs standard mesurés précédemment (voir partie III.4.B.c. ). La mesure précédente a été faite à une fréquence plus élevée de 2.5 THz à température de 4 K et le facteur de qualité trouvé était de 3.

Dans le cas des transistors multicanaux le facteur de qualité est de 7.8 à 537 GHz ce qui donnerait par extrapolation linéaire environ  $Q = 36$  à 2.5 THz. Ceci représente une amélioration de facteur de qualité par 10 environ.

Ce facteur de qualité peut être comparé à des calculs utilisant la mobilité électronique (voir équations (49) et (50)). Pour une hétérostructure standard, la mobilité à température ambiante est de 10 000 à 14 000  $\text{cm}^2/\text{Vs}$ , et à la température de l'hélium liquide de 70 000 à 180 000  $\text{cm}^2/\text{Vs}$  en fonction des propriétés de l'hétérostructure. Ces valeurs donnent un facteur de qualité de 4 à la fréquence de 2.5 THz à la RT (300 K) et de 15-30 à LT (4-77 K).

On constate que le facteur de qualité à LT obtenu par ce calcul correspond à celui extrapolé sur les transistors multicanaux. De plus, il est beaucoup plus élevé que la valeur de 3 obtenue sur les HEMTs standards.

Cette faible valeur doit certainement provenir de la présence de modes obliques dans les HEMTs standards, dus à la largeur très grande devant la longueur. Ceci n'est pas le cas des composant multicanaux, dont la faible largeur des canaux empêche la propagation de modes oblique, et permet d'obtenir une détection résonante.

Ce résultat permet de conclure que l'influence des modes obliques est importante: la structure dont la largeur est comparable ou inférieure à la longueur permet d'augmenter le facteur de qualité par 10 et de s'approcher de sa valeur maximale.

Ces résultats ont également été publiés dans un journal Applied Physics Letters [Shchepetov, APL].

Cependant nous n'avons pas pu réaliser les mesures en fonction de la fréquence, entre autres aux mêmes fréquences que celles utilisées sur les HEMTs, à cause du dysfonctionnement de l'alimentation du carcinotron, qui ne permettait pas de changer la fréquence. Autre problème observé avec ces composants est leur fragilité (risque de claquage électrique) pendant le refroidissement à la température de l'hélium, donc la répétition des mesures est très délicate.

#### **III.6.B.b. Mesures d'émission**

Les mesures d'émission ont été faites à basse température (4 K).

L'émission a été observée sur deux échantillons: un transistor avec les canaux de 120 nm de largeur et 160 nm de longueur et un transistor avec les canaux de la même largeur et de 2000 nm de longueur.

Le premier transistor a montré une émission de faible intensité, la fréquence d'émission était basse. Le deuxième a émis du signal plus fort, le spectre était différent pour deux tensions de grille.

Dans les deux cas, l'émission était accompagnée de changement du courant de drain c'est-à-dire d'une brutale augmentation ou diminution.

La figure III.6.6 présente le signal d'émission ainsi que le courant de drain en fonction de la tension de drain pour le premier composant. Sur cette figures on peut voir le changement de comportement du transistor à partir de  $V_{ds}=0.5$  V : le courant de drain augmente et le signal d'émission apparaît. La tension de grille dans cette mesure est de -0.2 V.

### III. Étude et caractérisation de transistors à ondes plasma




Fig. III.6.6: Signal d'émission et courant de drain du transistor avec les canaux de 160 nm




Fig. III.6.7: Spectre d'émission

La figure III.6.7 montre le spectre d'émission pour deux tensions de drain. Le niveau de signal est très faible et le niveau de bruit est élevé, la forme de spectre est similaire au spectre de bruit de bolomètre. Par ailleurs, on ne distingue pas les deux courbes à différentes tensions de drain. Dans cette mesure la tension de grille est de 0 V.

La figure III.6.8 présente les caractéristiques statique et d'émission du deuxième transistor (avec les canaux de 2000 nm de longueur) pour deux tensions de grille.




Fig. III.6.8: Signal d'émission et courant de drain du transistor avec les canaux de 2000 nm




Fig. III.6.9: Spectre d'émission

Sur la figure III.6.9 on peut voir le spectre d'émission de ce composant. On peut observer sur ces deux figures que le comportement du transistor est similaire à celui du premier composant (avec les canaux de 160 nm de longueur).

La figure III.6.10 présente l'influence de la tension de grille sur le signal d'émission pour le deuxième composant. Le courant de grille est également présenté.

Sur cette figure on voit que la dépendance de l'émission avec la tension de grille peut être complexe, ce qui a été observé sur les transistors standards..




Fig. III.6.10: Signal d'émission et courant de grille en fonction de la tension de grille

### **III.6.C. Conclusion sur les structures multicanaux**

Nous avons réalisé les caractérisations statiques et THz en détection et en émission. La détection résonante a été observée. L'émission a eu le caractère similaire aux mesures précédentes. La dépendance de la tension de grille est aléatoire. Le spectre d'émission n'a pas de corrélation avec la géométrie et les dimensions.

Ces structures n'ont pas pu apporter les informations supplémentaires nécessaires pour la compréhension du phénomène de l'onde plasma excepté les modes obliques qui semblent disparaître dans les structures multicanaux.

### **III.7. Conclusion et perspectives des transistors à ondes plasma**

Dans cette partie nous avons présenté les caractérisations des transistors à onde plasma. Nous avons vu qu'il est possible de réaliser des détecteurs et des émetteurs de la radiation THz avec les composants à base de HEMT III-V.

En revanche, la physique des processus qui se produisent dans le composant n'est pas entièrement comprise:

- **Émission:** seulement une partie de composants possède la capacité d'émettre le signal THz. Le facteur influant principalement sur la capacité d'émettre le signal THz est inconnu. La fréquence est très basse et n'est pas accordable par la tension de grille. Le pic d'émission est très large c'est-à-dire que le facteur de qualité est faible. La puissance d'émission est faible.

- **Détection:** la réponse en détection est faible, l'accordabilité de la fréquence également, ainsi que le facteur de qualité sur les HEMTs standards. Le fonctionnement à température ambiante est difficile.

Les problèmes de l'émission peuvent être liés à différents faits: une influence des zones hors grille, des modes obliques, la structure non optimale ou une autre origine d'instabilité. Une autre étude structurale et paramétrique est nécessaire.

L'un des problèmes en détection semble être résolu. L'utilisation des transistors multicanaux a permis de diminuer l'influence des modes obliques et par conséquent d'augmenter le facteur de qualité jusqu'à sa valeur théorique. La possibilité d'ajustement de la fréquence avec la tension de grille reste à vérifier.

Afin d'augmenter la réponse en détection il faudrait améliorer le couplage entre la radiation incidente et le composant, par exemple en ajoutant une antenne et/ou une lentille. Ceci peut aussi être intéressant aussi pour l'émission. L'amélioration des conditions de bords peut également être nécessaire.

Il est évident que les transistors à onde plasma ont des potentialités pour la réalisation de détecteurs et d'émetteurs de la radiation THz.

À partir de la comparaison des performances obtenues avec les transistors plasma et des performances des dispositifs commercialisés vient la possibilité d'utilisation des transistors à onde plasma pour les applications faible bruit.

*Actuellement c'est le seul composant capable de détecter une large gamme de fréquences à différentes températures y compris à température ambiante, en mode large-bande ou résonant avec la fréquence ajustable par la tension.*

Un projet commun entre DGA, TRT-Thalès, IEMN et Université de Montpellier II, nommé DEMETER, est actuellement en cours de réalisation.

Ce projet vise le développement d'un détecteur hétérodyne à base de transistor à onde plasma.



\*\*\*\*

## **IV. ÉTUDE ET CARACTÉRISATION DE TRANSISTORS DOUBLE-GRILLE**

\*\*\*\*



## **IV.1. Introduction**

La première considération de deux grilles (de part et d'autre du canal) dans un FET a été faite par W. Shockley dans son invention du transistor à effet de champ [Shockley, FET].

Ensuite, les transistors double-grille ont été proposés en 1984 par Sekigawa [Sekigawa, XMOS] sur la filière Silicium comme une amélioration possible du MOSFET.

Le but est d'améliorer le fonctionnement du transistor à effet de champ en jouant sur l'efficacité de la commande de charge, ce qui permettrait de diminuer les effets de canal court.

Les premiers transistors double-grille ont été réalisés à base de MOSFET sur substrat de silicium. Plus tard N. Wichmann durant sa thèse à l'IEMN a fabriqué le premier HEMT InP double-grille [Wichmann, Thèse]. Les transistors avaient une longueur de grille de 100 nm et plus, et ils ont déjà montré leurs supériorités comparées aux transistors simple grille.

Il a été possible d'améliorer différents paramètres: la transconductance, la conductance de sortie, le courant de saturation de drain, les fréquences de coupure. N. Wichmann a montré que grâce à la deuxième grille, il est possible de diminuer les effets de canal court c'est-à-dire il devrait être possible de repousser la limitation au rapport d'aspect  $L_g/a$  ( $L_g$  – la longueur de grille,  $a$  – la distance grille-canal), fondamentale pour les longueurs de grille sub-100 nm.

Dans la première partie de ce chapitre nous allons présenter les systèmes de mesures utilisés pour la caractérisation des dispositifs.

Dans les parties suivantes, nous allons présenter les dispositifs que nous avons fabriqués à savoir deux types de transistors double-grille:

- un HEMT reporté avec une grille réalisée sur la face arrière du canal, avec une hétérostructure simple, nous allons les appeler « transistor à grille arrière » ou « BG-HEMT » (« Back-Gate HEMT »). Sur cette deuxième grille (grille arrière), une polarisation continue sera appliquée ou un signal dynamique de basse fréquence. Cette grille devrait permettre de réduire les effets de canal court, ainsi que de faire varier la tension de pincement du transistor. Nous allons présenter ce type de dispositifs plus en détails dans la partie IV.3. .

- un HEMT reporté ayant une double hétérostructure qui représente deux HEMTs superposés; ces composants seront appelés « transistor double-grille » ou « DG-HEMT » (« Double-Gate HEMT ») et seront présentés dans la partie IV.4. Sur ce composant les deux grilles sont identiques et seront connectées ensemble.

## **IV.2. Systèmes et techniques de caractérisation**

Après la fabrication, tous les transistors sont mesurés d'abord en régime statique afin de s'assurer de leur bon fonctionnement et d'extraire les caractéristiques statiques, ensuite en hyperfréquence afin de trouver les fréquences de coupure ainsi que les valeurs des éléments du schéma équivalent.

### **IV.2.A. Appareils utilisés pour les mesures**

Les transistors sont mesurés sous pointes hyperfréquences en utilisant un analyseur de réseaux et une source d'alimentation. Tous les appareils et câbles (sauf la source d'alimentation) sont adaptés pour une impédance de 50  $\Omega$ .

L'analyseur Agilent PNA<sup>93</sup> a été utilisé, il permet de mesurer les paramètres « scattering »  $S_{ij}$ <sup>94</sup> d'un quadripôle dans la gamme de fréquences à partir de 10 MHz jusqu'à 67 GHz. A partir de ces paramètres, tous les éléments extrinsèques et intrinsèques du schéma équivalent du transistors peuvent être déduits.

L'analyseur est connecté aux pointes de mesures grâce aux câbles coaxiaux semi-rigides en connectique V<sup>95</sup>.

Les pointes utilisées pour connecter les composants sont des sondes hyperfréquences coplanaires Cascade Microtech Infinity pour la bande 0-67 GHz.

La source d'alimentation Agilent à deux ou plusieurs voies, est connectée au PNA, ou directement sur les pointes hyperfréquences en passant par un filtre (« T de polarisation ») qui permet de séparer le signal continu et haute fréquence. La source permet de générer en continu le courant ou la tension, et en même temps de mesurer la tension ou le courant respectivement.

La méthode d'épluchage, qui permet d'extraire les éléments du schéma équivalent, est décomposée en deux grandes phases (voir [Dambrine, Thèse]):

- une mesure du transistor froid ( $V_{ds}=0$  V) pour deux tensions de grille: à canal fermé ( $V_{gs}<<V_{th}$ ,  $V_{th}$  étant la tension de seuil grille-source) et à canal fortement ouvert ( $V_{gs}>>V_{th}$ ). Ces mesures permettent de déterminer les paramètres extrinsèques du transistor comme les résistances, les capacités et les inductances d'accès;
- une mesure en fonctionnement du transistor ( $V_{ds}\neq 0$ ). En utilisant les éléments extrinsèques déterminés durant la première phase, on peut déterminer l'ensemble des éléments intrinsèques: la transconductance  $G_m$ , la conductance de sortie  $G_d$  et les capacités de grille  $C_{gs}$  et  $C_{gd}$ .

Tous les appareils utilisés pour les mesures sont pilotés par ordinateur à l'aide du logiciel Agilent IC-CAP.

### **IV.2.B. Troisième pointe utilisée**

Le transistor à grille arrière (BG-HEMT) possède une électrode supplémentaire pour la deuxième grille donc il est nécessaire d'ajouter une pointe supplémentaire au système de mesure. Même si cette électrode de transistor n'a pas d'accès coplanaire, nous nous sommes aperçus lors de nos mesures que l'utilisation d'une pointe statique perturbe les mesures, nous l'avons donc remplacé par une troisième pointe hyperfréquence.

Cette troisième pointe n'étant pas utilisée pour faire les mesures hyperfréquence, elle a été connectée à la source de tension directement afin de pouvoir changer la polarisation continue de la grille arrière et étudier son influence.

<sup>93</sup> Agilent PNA est une appellation associée de VNA (Vector Network Analyser) par Agilent, à ne pas confondre avec PNA (Power Network Analyser) d'autres fabricants

<sup>94</sup> On met les indices « ij » pour représenter l'ensemble des paramètres  $S_{11}$ ,  $S_{12}$ ,  $S_{21}$  et  $S_{22}$

<sup>95</sup> V est un type de connecteur coaxial adapté pour les fréquences jusqu'à 67 GHz.

### **IV.2.C. Calibration du système de mesure hyperfréquence**

Avant de commencer à mesurer les transistors en hautes fréquences, il est nécessaire de calibrer l'ensemble PNA et station sous pointes c'est-à-dire de trouver les pertes et les réflexions liées au PNA, aux câbles de connexion et aux pointes hyperfréquences. Ces mesures permettent de calculer les paramètres de correction, qui sont ensuite appliqués aux mesures faites sur le composant.

La calibration utilisée pour nos mesures est de type LRM<sup>96</sup>. Elle consiste en 3 motifs d'étalonnage:

- une ligne de transmission (« Line »);
- un dipôle de réflexion (« Reflect ») (dans notre cas la réflexion est obtenue en circuit ouvert quand les pointes hyperfréquences sont soulevées);
- une impédance 50  $\Omega$  (« Match »).

Ces motifs sont réalisés sur un substrat d'alumine. Les détails des méthodes de calibration peuvent être trouvés dans [Dambrine, Thèse] ou [Delcourt, Thèse].

Il existe aussi la possibilité de réaliser la calibration directement sur la même plaque où sont fabriqués les composants. L'avantage de cette méthode est le fait que l'on tient compte du substrat utilisé – Si, GaAs, InP ou autre, ainsi que les particularités des motifs à mesurer. Cette méthode est souvent utilisée pour les mesures des plaques industrielles qui représentent plusieurs niveaux de métallisation avec des structures différentes.

### **IV.2.D. Extraction des lignes coplanaires d'accès**

Les transistors fabriqués possèdent des accès coplanaires de longueur de l'ordre de 100  $\mu\text{m}$ . Cette distance est variable suivant le positionnement des pointes hyperfréquences.

Pour obtenir les paramètres  $S_{ij}$  dans le plan du transistor, il est nécessaire de soustraire ces accès c'est-à-dire compenser le *décal* de propagation du signal à travers ces accès. Il existe différentes méthodes pour soustraire ces accès:

- mesurer une ligne coplaire de transmission de la même longueur que les deux plots d'accès de transistor ensemble (grille et drain). En supposant les lignes sans pertes et d'impédance caractéristique 50  $\Omega$  (ce qui est la majorité des cas), on peut extraire un temps de retard de ces mesures. Ce temps de retard correspond au déphasage introduit par la ligne de longueur  $L$ . Dans ce cas, le délai de propagation du signal à travers la ligne de transmission mesurée est deux fois plus grand que celui de transistor;
- mettre une valeur de délai approximative et mesurer les capacités des plots de transistors, elles doivent être nulles car elles représentent le délai; dans le cas opposé ajuster le délai et reprendre la mesure des capacités;
- mesurer un motif dit « circuit ouvert » sur la plaque des composants, qui représente un transistor sans zone active, transformer les paramètres  $S_{ij}$  mesurés en paramètres  $Y_{ij}$  et ensuite les déduire des mesures du composant. Cette méthode permet de tenir compte des éventuelles pertes des lignes (diélectriques ou résistives)

Les méthodes peuvent être combinées: on peut mesurer la ligne de transmission afin de trouver le délai approximatif et ensuite ajuster sa valeur grâce aux mesures des capacités de plots. La valeur obtenue peut être comparée avec une mesure du motifs « circuit ouvert ».

---

96 LRM – Line Reflect Match

### IV.3. Transistor à grille arrière (BG-HEMT)

#### IV.3.A. Introduction

Comme nous l'avons dit précédemment, le transistor à grille arrière représente un HEMT reporté sur un substrat hôte, sur lequel nous avons gravé le substrat et les couches d'arrêt et ensuite nous avons réalisé une deuxième grille sur la face arrière de canal. Sa structure est donnée sur la figure IV.3.1.




Fig. IV.3.1: Structure d'un transistor à grille arrière

L'hétérostructure de la zone active de ce composant est identique à celle du HEMT standard.

Ce travail est la première réalisation de transistors à grille arrière de la filière III-V. Pour cet essai, nous avons décidé d'ajouter une grille n'ayant pas d'accès coplanaire afin de ne pas compliquer excessivement le procédé de fabrication. Par conséquent cette grille ne pourra pas être polarisée en signal hyperfréquence, seulement une tension statique ou de basse fréquence peut être appliquée.

Les améliorations attendues de l'ajout de la deuxième grille sont les suivantes:

- une diminution des effets de canal court grâce à la suppression de la couche tampon épaisse car dans ce cas il n'y aura plus d'injection de porteurs chauds dans cette couche ce qui est le cas dans les HEMTs standards (voir [Nguyen, Vertical scaling] et [Mateos, MC bufferless]);
- une diminution des effets de canal court par la modification du champ électrique – la deuxième grille plus longue que la grille principale devrait permettre d'étaler le champ électrique et donc de diminuer le gradient de champ à la sortie de la grille c'est-à-dire à l'interface grille-drain. Le gradient important du champ électrique dans cette zone est en partie responsable de l'effet kink<sup>97</sup>;
- une augmentation de l'efficacité de commande de charge (i.e. augmentation de la transconductance  $G_m$ ) grâce à un meilleur confinement des électrons dans le canal;
- une possibilité de modification du point de polarisation y compris de la tension de pincement. Grâce à la deuxième grille il sera possible de modifier – compenser ou amplifier - le champs créé par la grille principale.

En revanche il y a un certain nombre d'inconvénients:

- une augmentation de la capacité grille-source et grille-drain à cause de la deuxième grille ce qui engendre une baisse de fréquence maximale de fonctionnement;
- le procédé de fabrication est assez compliqué et nécessite un report de la plaque sur un substrat hôte.

97 L'effet kink est une augmentation du courant de drain avec l'augmentation de la tension de drain, observée dans la zone de saturation

### IV.3.B. Première série

Dans la première série de transistors (N° de la plaque 16166-1a) nous avons déposé la grille arrière sur une couche d'InP (voir figure IV.3.1) afin d'essayer d'éviter les problèmes de charges de surface qui peuvent apparaître sur une couche d'AlInAs exposée à l'air.

Tout d'abord ces transistors ont été mesurés en régime statique afin de trouver les composants avec les meilleures performances. Ensuite sur quelques transistors sélectionnés nous avons réalisé les mesures hyperfréquences.

#### IV.3.B.a. Mesures statiques

Par la suite, nous allons distinguer les tensions appliquées sur les grilles:  $V_{gs}$  est la tension appliquée sur la première grille,  $V_{bg}$  est la tension appliquée sur la deuxième grille (grille arrière).

La présence de la deuxième grille indépendante multiplie le nombre possible de mesures – à la place de deux mesures statiques habituelles sur un HEMT standard - le courant de drain en fonction de la tension de drain  $I_d(V_{ds})$  pour différentes tensions de grille  $V_{gs}$  et le courant de drain en fonction de la tension de grille  $I_d(V_{gs})$  pour différentes tensions de drain  $V_{ds}$  – on peut obtenir :

- les caractéristiques  $I_d(V_{ds})$  pour différentes valeurs de  $V_{gs}$  paramétrées par la tension de la deuxième grille  $V_{bg}$ ;
- les caractéristiques  $I_d(V_{gs})$  pour différentes valeurs de  $V_{ds}$  paramétrées par  $V_{bg}$ ;
- les deux mêmes caractéristiques que précédemment mais avec les polarisations des grilles inversées: mesures en fonction de  $V_{bg}$  paramétrées par  $V_{gs}$ ;
- les mesures  $I_d(V_{ds})$  pour différentes  $V_{gs}$  avec les deux grilles connectées à la même source de tension  $V_{gs} = V_{bg}$ ;
- les caractéristiques  $I_d(V_{ds})$  pour différentes  $V_{gs}$  avec la deuxième grille flottante:  $I_{bg}=0$ ;
- les caractéristiques  $I_d(V_{ds})$  pour différentes  $V_{bg}$  avec la première grille flottante:  $I_g=0$ .

Sur les caractéristiques suivantes, nous avons présenté un transistor avec la grille principale de 100 nm et la deuxième de 500 nm, le développement du transistor est de 2x50  $\mu\text{m}$ .

Sur la figure IV.3.2 nous avons présenté les caractéristiques  $I_d(V_{ds})$  pour différentes  $V_{gs}$ . À trois tensions  $V_{bg}$ . Il est intéressant de noter qu'elles sont meilleures à des tensions de deuxième grille positives: le courant maximal est plus important et le pincement du transistor est meilleur. Cet effet est probablement lié avec l'augmentation du gradient de champ électrique créé par la deuxième grille.

On remarque que le courant de saturation de drain était assez faible, de 420 mA/mm.




Fig. IV.3.2: Caractéristique  $I_d(V_{ds})$  pour différentes  $V_{bg}$




Fig. IV.3.3: Caractéristique  $I_d(V_{gs})$  pour différentes  $V_{bg}$

#### IV. Étude et caractérisation de Transistors double-grille

Sur la Fig IV.3.3 nous avons tracé le courant de drain (en échelle logarithmique) en fonction de la tension de la première grille pour plusieurs valeurs de  $V_{bg}$ . Le courant présenté est la somme de  $I_d$  et  $I_{bg}$  car le courant de la deuxième grille est assez important (ceci est équivalent au courant de source  $I_s$ ). On peut voir que la pente en régime sous le seuil<sup>98</sup> (partie linéaire sur la courbe) reste quasiment constante (de l'ordre de 70 mv/dec( $I_d$ )) pour les différentes valeurs de  $V_{bg}$  ce qui signifie qu'il est possible de changer la tension de pincement (et le point de polarisation) sans modifier les propriétés du transistor.

Sur la Fig. IV.3.4 nous avons présenté la transconductance  $G_m$  en fonction de  $V_{gs}$  pour différentes valeurs de  $V_{bg}$ , sa valeur maximale est de 600 mS/mm. On peut voir que le maximum de transconductance peut être déplacé sur l'axe de  $V_{gs}$  à l'aide de  $V_{bg}$ . Sur le même graphique nous avons présenté les caractéristiques  $I_d(V_{gs})$  pour différentes  $V_{bg}$  où on peut voir que la tension de pincement peut être décalée aussi. Pour le moment il n'est pas possible d'atteindre la tension de pincement positive à cause du courant de fuite à forte tension de la deuxième grille trop important.

Comme pour le cas du courant de saturation de drain, la valeur de la transconductance est faible. Cette dégradation vient probablement de la diminution de mobilité ou de concentration d'électrons qui peut être liée soit à la mauvaise conception ou réalisation de l'hétérostructure, soit à la dégradation pendant les étapes technologiques (par exemple, l'apparition du potentiel surfacique sur la face avant ou arrière, déplaçant le canal).




Fig. IV.3.4: Transconductance et courant de drain en fonction de  $V_{gs}$  pour différentes  $V_{bg}$




Fig. IV.3.5: Transconductance et courant de drain en fonction de  $V_{bg}$  pour différentes  $V_{gs}$

Sur la figure IV.3.5 nous avons présenté les mêmes caractéristiques que sur le graphique précédent mais cette fois les deux grilles sont inversées: nous avons tracé la transconductance  $G_{mbg}$  et le courant de drain  $I_d$  en fonction de  $V_{bg}$  pour différentes  $V_{gs}$ . On peut voir que l'efficacité de la commande avec la deuxième grille est beaucoup plus faible. Cela peut s'expliquer probablement par la présence des charges mobiles dans la couche d'InP<sup>99</sup> (voir figure IV.3.6) qui ne participent pas au transport électronique mais écrantent le champ électrique.



Fig. IV.3.6: Schéma d'un transistor à grille arrière

<sup>98</sup> Le paramètre "pente sous le seuil" sera décrit plus en détail dans la partie IV.4.C.a.

<sup>99</sup> Il s'agit de la couche d'InP sur laquelle la grille arrière est déposée

#### IV. Étude et caractérisation de Transistors double-grille

Sur les figures IV.3.7 et IV.3.8 nous avons présenté les caractéristiques  $I_d(V_{ds})|V_{gs}$  et  $I_d(V_{ds})|V_{bg}$  dans la configuration où la deuxième grille est flottante c'est-à-dire  $I_{bg}$  dans le premier cas et  $I_g$  dans le deuxième, sont nuls. Sur ces courbes on peut voir la similarité des comportements mais comme sur les figures IV.3.4 et IV.3.5, la commande avec la deuxième grille est moins bonne et le pincement n'est pas possible à cause du courant de fuite de la grille arrière.




Fig. IV.3.7: Caractéristique  $I_d(V_{ds})$  à grille arrière flottante




Fig. IV.3.8: Caractéristique  $I_d(V_{ds})$  à grille principale flottante

Sur la figure IV.3.9 les caractéristiques du contact Schottky  $I_g(V_{gs})$  sont présentées pour différentes valeurs de tension sur la deuxième grille. La figure IV.3.10 présente les mêmes caractéristiques pour la grille arrière, l'insertion dans cette figure présente la caractéristique symétrique par rapport à  $V_{bg}$  ( $V_{bg} = -0.6 \div 0.6$  V).




Fig. IV.3.9: Caractéristique Schottky de la grille avant




Fig. IV.3.10: Caractéristique Schottky de la grille arrière

Nous avons remarqué que les fuites dans la grille arrière sont importantes, la caractéristique Schottky obtenue est inversée. A fortes polarisations négatives de cette grille ( $V_{bg} < -0.4$  V), le courant  $I_{bg}$  devient de même ordre de grandeur que le courant de drain. Nous expliquons ce comportement par la présence des impuretés dans la couche d'InP.

#### IV.3.B.b. Mesures hyperfréquences

Ensuite nous avons réalisé les mesures en hautes fréquences dans la gamme 0-50 GHz afin de déterminer les performances des transistors ainsi que pour extraire les valeurs des éléments du schéma équivalent petit signal.

La calibration classique utilisant le substrat de calibration en alumine a été employée.

Nous avons utilisé une station de mesures à support de pointes mobile (appelée station semi-automatique) ce

#### IV. Étude et caractérisation de Transistors double-grille

qui permet de poser toutes les sondes en même temps<sup>100</sup>. En effet nous avons observé que si l'on pose une pointe après l'autre, la qualité de contact est dégradée ce qui nous a amené à la conclusion qu'il est nécessaire de poser toutes les pointes en même temps. Ceci est lié aux propriétés de la plaque reportée, en particulier la tenue mécanique du BCB (voir Chapitre II. , partie II.5. ).

Comme nous l'avons dit dans la première partie de ce chapitre, pour polariser la deuxième grille nous avons utilisé une pointe hyperfréquence Cascade Microtech Infinity. En revanche comme cela a été remarqué par la suite pendant les mesures, la forme et la disposition des accès de la grille substrat ont été mal choisis – les lignes de contact passent très près du plot de drain (ceci peut être vu sur la figure IV.3.11) ce qui amène à l'augmentation des pertes et à la dégradation des performances du transistor.




Fig. IV.3.11: Schéma d'un transistor avec l'accès de la grille arrière

Les caractéristiques obtenues en hyperfréquences sont les suivantes.

La figure IV.3.12 présente le gain en courant  $H_{21}$  mesuré à 20 GHz en fonction de la tension  $V_{gs}$  pour différentes valeurs de  $V_{bg}$ . La tension drain-source est de 800 mV. On peut voir que le maximum de gain peut être obtenu à différentes  $V_{gs}$  (de 0 à -0.2 V) en changeant la tension  $V_{bg}$ . La valeur de gain reste quasi-constante, elle est de 15 dB environ. La figure IV.3.13 présente la même caractéristique pour le gain en puissance  $U$ . Son comportement est similaire, le maximum de gain peut être obtenu à  $V_{gs}$  de -0.1 à -0.3 V en fonction de la tension de grille arrière. Le gain maximal obtenu est de 16 dB.




Fig. IV.3.12: Gain en courant pour différentes  $V_{bg}$




Fig. IV.3.13: Gain en puissance pour différentes  $V_b$

<sup>100</sup>Il existe aussi des stations de mesures avec le support fixe où il n'est possible que poser pointe par pointe

#### IV. Étude et caractérisation de Transistors double-grille

La figure IV.3.14 présente la transconductance et la conductance de sortie intrinsèques. Contrairement aux caractéristiques statiques, la valeur maximale de la transconductance intrinsèque dépend de la tension de grille substrat. Ceci peut s'expliquer par la dépendance des résistances d'accès ( $R_s$  et  $R_d$ ) de la tension de grille arrière.




Fig. IV.3.14: Transconductance et conductance de sortie intrinsèques

Le gain en tension est un paramètre important pour l'obtention de gain en puissance élevé. Une faible valeur indique souvent des problèmes de canal court. Sur la figure IV.3.15 nous avons tracé le gain en tension qui est le rapport de la transconductance sur la conductance de sortie intrinsèques  $G_m/G_d$ , en fonction de  $V_{gs}$  pour différentes valeurs de  $V_{bg}$ . Comme sur les caractéristiques précédentes, le déplacement du maximum avec la tension de grille substrat est limité par le courant de fuite de grille. On remarque que la valeur de rapport  $G_m/G_d$  est assez faible, de l'ordre de 5-8 pour différents transistors. Ceci est lié à la faible valeur de la transconductance  $G_m$  et à la valeur importante de la conductance de sortie  $G_d$  (elle ne présente pas d'amélioration attendue car elle est proche de la valeur pour un HEMT standard).




Fig. IV.3.15: Rapport de  $G_m/G_d$  intrinsèques




Fig. IV.3.16: Rapport de  $C_{gs}/C_{gd}$  intrinsèques

La figure IV.3.16 présente le rapport des capacités  $C_{gs}$  sur  $C_{gd}$  en fonction de  $V_{gs}$  pour différentes valeurs de  $V_{bg}$ . De même manière, le maximum de rapport  $C_{gs}/C_{gd}$  peut être déplacé à l'aide de  $V_{bg}$  d'environ 200 mV de tension de la première grille.

Dans les tableaux 13.a-b nous avons résumé les paramètres obtenus. Nous avons également présenté les valeurs des éléments du schéma équivalent pour différents transistors. Nous avons donné les éléments extrinsèques: les résistances  $R_s$ ,  $R_d$ ,  $R_g$  et les inductances  $L_{ps}$ ,  $L_{pd}$ ,  $L_{pg}$  d'accès, les capacités des plots  $C_{pg}$  et  $C_{pd}$  (voir tableau 13.a), ainsi que les éléments intrinsèques: les capacités de grille  $C_{gs}$  et  $C_{gd}$  (tableau 13.b). Nous avons également présenté les valeurs des fréquences de coupure  $F_t$  et  $F_{max}$  ainsi que la fréquence de coupure intrinsèque  $F_c$ , la transconductance  $G_m$  et la conductance de sortie  $G_d$  intrinsèques et les rapports  $G_m/G_d$  et  $C_{gs}/C_{gd}$ . Les transconductances et les conductances de sortie ont été mesurées à plusieurs tensions de deux grilles.

#### IV. Étude et caractérisation de Transistors double-grille

Tableau 13.a: Valeurs des éléments extrinsèques du schéma équivalent

$L_g$	$L_{bg}$	$W$	$G_m$ max	$I_d$	$F_t$	$F_{max}$	$R_g$	$R_d$	$R_s$	$C_{pg}$	$C_{pd}$	$L_{pg}$	$L_{pd}$	$L_{ps}$
nm	nm	$\mu\text{m}$	mS/mm	mA/mm	GHz		$\Omega^*\text{mm}$	$\Omega/\text{mm}$		fF/mm		pH		
50	500	2x50	600	400	90	110	60	0,8	0,7	6	45	72	74	1
100	500	2x50	600	420	110	90	80	0,8	0,7	1	40	72	74	1
50	250	2x50	470	430	110	90	70	0,8	0,7	1,5	35	72	74	1
50	250	2x50	460	420	100	80	90	0,8	0,7	9	35	72	74	1
100	250	2x50	490	380	90	90	80	0,9	0,7	10	20	72	74	1
100	250	2x50	500	440	110	80	80	0,8	0,7	6	40	70	70	1
50	250	2x15	280	250	60	90	200	0,24	0,21	1	15	72	74	1

Tableau 13.b: Valeurs des éléments intrinsèques du schéma équivalent

$L_g$	$L_{bg}$	$V_{gs}$	$V_{bg}$	$G_m$	$G_d$	$C_{gs}$	$C_{gd}$	$F_c$	$G_m/G_d$	$C_{gs}/C_{gd}$	$G_m/G_d$	$C_{gs}/C_{gd}$
nm	nm	V	V	mS/mm		fF/mm		GHz			max	max
50	500	-0,15	0,5	840	180	600	198	222	4,67	3,03	7,36	3,24
		-0,1	0	800	138	613	190	190	5,8	3,23		
		-0,05	-0,5	660	126	573	189	183	5,84	3,03		
100	500	-0,1	0,5	1100	300	810	190	212	3,7	4,3	4,98	4,54
		-0,05	0	970	217	795	175	195	4,5	4,5		
		0	-0,5	805	185	750	180	171	4,35	4,17		
50	250	-0,2	0,5	625	359	422	174	237	1,74	2,43	2,82	2,62
		-0,1	0	604	308	419	169	229	1,96	2,48		
		0	-0,5	533	225	415	164	204	2,37	2,53		
50	250	-0,15	0,5	730	305	404	208	287	2,39	1,94	3,81	2,19
		-0,1	0	690	207	413	193	266	3,33	2,16		
		-0,1	-0,5	562	158	399	188	225	3,56	2,12		
100	250	-0,1	0,5	753	235	555	160	216	3,2	3,47	4,92	3,72
		-0,05	0	659	157	562	151	187	4,2	3,72		
		0	-0,5	556	122	542	153	163	4,56	3,54		
100	250	-0,15	-0,5	834	451	418	229	318	1,85	1,83	3,54	2,2
		-0,1	0	814	334	431	214	301	2,44	2,01		
		-0,05	0,5	726	241	433	205	267	3,01	2,11		
50	250	-0,1	-0,5	295	112	324	289	151	3,63	1,12	4,03	1,24
		-0,05	0	305	90	315	280	154	3,39	1,13		
		0,05	0,5	303	82	321	272	150	3,7	1,18		

En comparaison avec un HEMT standard (voir par exemple [Parenty, Thèse] ou [Wichmann, Thèse]), on peut voir que les valeurs des résistances d'accès  $R_s$  et  $R_d$  sont assez élevées – de l'ordre de 0.8  $\Omega/\text{mm}$  tandis que dans un HEMT standard elles sont de 0.15-0.3  $\Omega/\text{mm}$ . Ceci peut s'expliquer par une faible concentration d'électrons dans la structure ou par une mobilité dégradée.

La capacité de plot de grille  $C_{pg}$  a une valeur similaire à un HEMT standard (environ 5-10 fF/mm), la capacité  $C_{pd}$  a une valeur environ 2 fois plus grandes (30-40 fF/mm au lieu de 15-20 fF/mm). Ceci doit être lié à l'accès de la grille arrière qui se trouve entre le plot de drain et la masse (la source).

Les capacités de grille  $C_{gs}$  et  $C_{gd}$  sont similaires à celles d'un HEMT standard (environ 600-1000 fF/mm et 150-200 fF/mm respectivement).

A cause de la dégradation des paramètres principaux (la qualité de contact de grille, la concentration et/ou la mobilité électronique), il est difficile de comparer les fréquences de coupure avec les valeurs habituelles.

### IV.3.C. Deuxième série – suppression de la couche d'InP

Afin de résoudre le problème principal de la première série de composants (qui était un contact Schottky de mauvaise qualité), nous avons essayé de trouver une solution pour supprimer la couche d'InP entre la deuxième grille et la barrière d'AlInAs.

Le matériau AlInAs a la propriété de s'oxyder très rapidement à l'air ambiant et de créer sur sa surface les charges immobiles qui risquent de dégrader les performances du transistor. Pour éviter l'oxydation de la couche et l'apparition des charges, il a été décidé de passiver la structure avec une couche de nitrure de silicium. La métallisation de grille a été déposée directement sur la barrière AlInAs juste avant le dépôt de nitrure de silicium (N° de la plaque 16166-2b). La structure est présentée sur la figure IV.3.17.



Fig. IV.3.17: Structure d'un transistor de la deuxième série

Les résultats de caractérisation étaient légèrement décevants. Le courant de saturation de drain n'excédait pas quelques mA/mm ce qui peut être lié au potentiel de surface de la deuxième barrière d'AlInAs recouverte d'une couche de  $\text{Si}_3\text{N}_4$ . La majorité des composants était court-circuitée entre les deux grilles. Le court-circuit est probablement provoqué par la gravure très rapide d'une couche d'InP ce qui peut dégrader la barrière d'AlInAs arrière.

A cause des problèmes de fissuration des zones actives des transistors et d'autres motifs (voir Chapitre II – Technologie, partie II.4.C.d. ), nous n'avons pas pu réaliser les mesures de la mobilité et de la concentration d'électrons par effet Hall.

La solution pour améliorer le contact Schottky de la deuxième grille peut consister en la réalisation d'une couche d'InP plus fine, de l'ordre de 40 Å. En même temps, l'épaisseur de la deuxième barrière d'AlInAs peut être réduite également afin d'améliorer la commande de charges dans le canal par la grille arrière.

### IV.3.D. Comparaison avec les simulations Monte Carlo

Nous avons comparé les résultats obtenus en mesures avec les simulations Monte Carlo. Les simulations permettent de mieux comprendre la physique des processus qui se passent dans un dispositif, d'évaluer les performances liées au changement de la structure, et d'estimer les performances possibles du composant.

Ces simulations ont été réalisées par B.G. Vasallo de l'Université de Salamanque en Espagne.

Le composant simulé a une structure géométrique et une structure de couche (matériaux, compositions et épaisseurs) identiques à celles du composant réel (voir figure IV.3.18). La longueur de la grille principale est de 100 nm et la longueur de la grille arrière est de 300 nm.

#### IV. Étude et caractérisation de Transistors double-grille




Fig. IV.3.18: Structure simulée

La couche d'InP présente dans la première série des transistors à grille arrière, a été remplacée pour les simulations par une couche d'AlInAs de même épaisseur (10 nm). La partie du transistor entre la source est la grille est prise plus courte que sur un HEMT fabriqué (200 nm au lieu de 500 nm) car cette région n'a pas d'influence sur le fonctionnement du transistor, en même temps la diminution de la structure permet de réduire le temps de calcul.

#### IV.3.D.a. Transistor avec et sans couche tampon

D'abord, la comparaison entre des composants avec et sans<sup>101</sup> couche tampon a été réalisée, les structures simulées sont données sur les figures IV.3.20 et IV.3.19.




Fig. IV.3.20: Structure de simulation "sans couche tampon"




Fig. IV.3.19: Structure de simulation "avec couche tampon"

Il a été montré que les performances sont améliorées pour le transistor sans couche tampon. Le résumé des résultats obtenus est donné dans le tableau 14. Dans ce tableau nous avons également présenté la variation des paramètres entre la structure avec et sans couche tampon. Les résultats sont donnés pour une structure avec  $L_g=100$  nm, le développement n'a pas d'influence dans ces simulations.

Tableau 14: Comparaison des structures simulées avec et sans couche tampon

Structure	$G_m$ mS/mm	$G_d$ mS/mm	$C_{gs}$ fF/mm	$C_{gd}$ fF/mm	$F_c$ GHz	$F_t$ GHz	$F_{max}$ GHz
Avec tampon	1070	87	529	161	321	222	277
Sans tampon	1210	57	591	175	345	236	295
Variation	+13%	-34%	+12%	+9%	+8%	+6%	+6%

On peut voir une amélioration de la transconductance et de la conductance de sortie. En revanche, les capacités de grille ont augmenté aussi ce qui ne permet pas d'avoir une augmentation importante des fréquences de

<sup>101</sup> En effet pour la structure « sans couche tampon », on a utilisé une structure avec une couche tampon fine c'est-à-dire de 30 nm, l'épaisseur de la couche tampon standard étant de ~200 nm.

coupures: l'amélioration obtenue est seulement de 6 à 8%.

### IV.3.D.b. Transistor avec une grille arrière – paramètres physiques

Ensuite une structure « sans couche tampon » (c'est-à-dire avec une couche d'AlInAs fine, de 30 nm) *avec une grille arrière* a été simulée avec différentes tensions appliquées sur cette grille. Cette structure est comparée à la même structure sans couche tampon sans grille arrière.

D'abord l'influence de la deuxième grille sur les **paramètres physiques** – profil du champ électrique, potentiel électrostatique, concentration d'électrons - a été étudiée.

Pour ces simulations, la tension de  $-0.2$  V était appliquée sur la grille arrière.

Sur la figure IV.3.21 nous avons tracé l'intensité du champs électrique dans la direction de transport électronique Y. On peut voir que grâce à la deuxième grille il est possible de diminuer le pic maximal du champ entre la grille et le drain, et de l'étaler dans la zone de recess (voir Chapitre II. , partie II.2.C.f. ). En effet, le champ électrique est distribué entre deux grilles – la grille courte principale (premier pic du champ) et la grille longue arrière (deuxième pic).




Fig. IV.3.21: Champ électrique




Fig. IV.3.22: Densité d'électrons

Sur la figure IV.3.22 le profil de densité d'électrons dans la structure est présenté. Comme ceci a été prévu, quand la grille arrière est polarisée négativement, la densité d'électrons diminue.

Les figures IV.3.23 et IV.3.24 présentent le profil de potentiel dans le canal sous la première grille (partie haute du canal, près de l'espaceur) et sous la deuxième grille (partie basse du canal, près de la barrière 2) ce qui permet de voir l'influence de la deuxième grille. Grâce à la grille substrat il doit être possible de modifier le potentiel électrique de manière au final à diminuer l'effet kink.




Fig. IV.3.23: Profil de potentiel sous la grille principale




Fig. IV.3.24: Profil de potentiel sous la grille arrière

#### IV. Étude et caractérisation de Transistors double-grille

L'origine de l'**effet kink** a été expliqué dans [Suemitsu, Kink] et ensuite discutée dans [Vasallo, Kink]. En résumé le phénomène est le suivant: à des tensions de drain fortes, le champ électrique entre la grille et le drain devient important et peut provoquer l'ionisation des électrons par choc. Les trous créés sont attirés par le potentiel négatif c'est-à-dire par l'électrode de source. A l'interface entre la grille et le recess de côté source, une accumulation des trous se produit. Elle est due au potentiel négatif de la grille et à la charge surfacique négative dans la zone de recess. L'accumulation des trous qui ont une charge positive, provoque une augmentation du potentiel dans cette partie du canal. Cet effet se traduit par une compensation du champ électrique créé par la grille et par conséquent par une ouverture du canal et donc une augmentation du courant de drain. Dans le cas de notre transistor, grâce à la deuxième grille il sera possible de diminuer le gradient du champ électrique et donc minimiser la probabilité d'ionisation par choc. En même temps en appliquant une tension positive sur la deuxième grille on pourrait repousser les trous et éviter leur accumulation dans la zone sous la grille.

Sur la figure IV.3.25 on peut voir l'influence de la deuxième grille sur la densité d'électrons en direction verticale (sur l'axe d'abscisse, le 0 représente la grille principale), et sur la figure IV.3.26 le potentiel électrique. Comme attendu, l'influence principale de la deuxième grille est sur la partie basse du canal c'est-à-dire dans la zone où se passe l'injection des porteurs chauds dans la couche tampon dans un HEMT classique (c'est une autre origine de l'effet kink et de l'augmentation de la conductance de sortie). On peut voir qu'en présence de la grille arrière polarisée négativement, la concentration d'électrons dans cette partie de canal augmente. En appliquant différentes tensions sur la grille arrière il doit être possible d'attirer ou de repousser des électrons de la partie basse du canal. Ceci doit permettre de diminuer l'injection des électrons chauds dans la deuxième barrière.




Fig. IV.3.25: Densité d'électrons dans la direction verticale




Fig. IV.3.26: Potentiel électrique dans la direction verticale

#### IV.3.D.c. Caractéristiques statiques et hyperfréquences

Ensuite les caractéristiques statiques du transistor avec la grille arrière ont été simulées.

Dans les simulations Monte Carlo, seulement la partie intrinsèque du transistor est simulée. Afin d'obtenir les caractéristiques extrinsèques, on ajoute des éléments extrinsèques (les capacités des plots, les résistances d'accès) aux calculs des courants, des tensions et des gains. Pour nos calculs, les valeurs de ces éléments ont été prises de la façon suivante:

- résistances d'accès de drain et de source:  $R_d=0.15 \Omega \cdot \text{mm}$ ,  $R_s=0.10 \Omega \cdot \text{mm}$ ;
- charge surfacique dans la zone de cap layer:  $\sigma=6.2 \times 10^{16} \text{ m}^{-2}$ ;
- charge surfacique dans la zone de recess:  $\sigma=4.3 \times 10^{16} \text{ m}^{-2}$ .

Sur les figures IV.3.27 et IV.3.28, nous avons présenté les caractéristiques  $I_d(V_{ds})$  sans grille et avec la grille arrière à différentes tensions appliquées. On peut voir une diminution des résistances d'accès (augmentation de la pente en régime linéaire c'est-à-dire pour  $V_{ds} < 0.1-0.2 \text{ V}$ ) et une meilleure saturation de courant à fortes tensions de drain c'est-à-dire une conductance de sortie plus faible.

#### IV. Étude et caractérisation de Transistors double-grille




Fig. IV.3.27: Comparaison avec et sans grille arrière




Fig. IV.3.28:  $I_d(V_{ds})$  pour différentes valeurs de  $V_{bg}$

La figure IV.3.29 présente la caractéristique de transfert simulées avec et sans la grille arrière. On voit que la tension de pincement peut être déplacée de 0.6 V environ, la pente en zone linéaire reste quasi-constante. Le même comportement a été observé en mesures électriques des composants (voir figure IV.3.3).




Fig. IV.3.29: Caractéristiques de transfert avec (à différentes tensions) et sans grille arrière

La transconductance simulée pour un transistor sans grille arrière et avec la grille polarisée à différentes tensions est présentée sur la figure IV.3.30. L'ajout de la grille entraîne une diminution de la transconductance de 25% environ. La diminution de la transconductance peut être liée à la compensation d'une grille par l'autre qui peut être observée sur les valeurs des capacités  $C_{gs}$  et  $C_{gd}$  aussi. Une autre cause peut venir de l'étalement de la concentration des électrons dans toute l'épaisseur du canal c'est-à-dire l'augmentation de la distance entre la grille et le gaz 2D. La figure IV.3.31 montre la conductance de sortie. On peut voir que grâce à la deuxième grille il est possible de diminuer considérablement la conductance de sortie. Par conséquent, le rapport  $G_m/G_d$  est augmenté d'un facteur 1.4 environ ce qui indique une diminution des effets de canal court.




Fig. IV.3.30: Transconductance simulée




Fig. IV.3.31: Conductance de sortie simulée

#### IV. Étude et caractérisation de Transistors double-grille

La valeur de transconductance intrinsèque obtenue en simulation est proche de celle obtenue expérimentalement ( $\sim 900$  mS/mm), la valeur de la conductance de sortie simulée est environ 3-4 fois plus faible (40 mS/mm contre 120-160 mS/mm). La dégradation de la conductance de sortie dans les dispositifs fabriqués peut venir de la présence des impuretés et des charges mobiles dans la couche d'InP.

Les capacités simulées  $C_{gs}$  et  $C_{gd}$  ont diminué pour le transistor avec la grille arrière d'environ 45% et 8% respectivement. Les courbes en fonction de la tension de grille principale sont présentées sur les figures IV.3.32 et IV.3.33. Comme dans le cas de la transconductance, la diminution de la capacité  $C_{gs}$  peut venir de l'étalement du gaz 2D dans le volume et de la compensation d'une grille par l'autre. Pour vérifier cette hypothèse il serait intéressant de mesurer le transistor avec les deux grilles connectées ensemble ce qui est possible après la modification du masque technologique.




Fig. IV.3.32: Capacité  $C_{gs}$  simulée




Fig. IV.3.33: Capacité  $C_{gd}$  simulée

Les fréquences de coupure sont également améliorées. La fréquence de coupure intrinsèque  $F_c$  peut être augmentée jusqu'à 44% en fonction de la tension de la deuxième grille (voir figure IV.3.34). Ceci est dû principalement à la diminution du temps de transit intrinsèque d'un électron caractérisée par la diminution du rapport  $C_{gs}/G_m$ .




Fig. IV.3.34: Fréquence de coupure intrinsèque simulée

Les fréquences de coupure des gains en puissance (figure IV.3.35) et en courant (figure IV.3.36) subissent également une augmentation jusqu'à 24% et 17% respectivement. L'augmentation des fréquences de coupure extrinsèques est moins importante que celle de  $F_c$  à cause probablement de la dégradation du rapport  $C_{gs}/C_{gd}$ .

#### IV. Étude et caractérisation de Transistors double-grille




Fig. IV.3.35: Fréquence de coupure de gain en puissance (simulation)




Fig. IV.3.36: Fréquence de coupure de gain en courant (simulation)

En prenant en compte l'amélioration obtenue grâce à la suppression de la couche tampon et celle liée à l'ajout de la deuxième grille, l'augmentation des fréquences de coupures  $F_{max}$  et  $F_t$  peut être estimée à 33% et 24%. L'augmentation de  $F_c$  est de 50% environ.

Pour les dispositifs fabriqués, comme nous l'avons vu précédemment à cause de la dégradation de différentes caractéristiques – la transconductance, la conductance de sortie, les résistances d'accès etc – nous n'avons pas observé une augmentation des performances.

#### IV.3.E. Conclusion

Nous avons réalisé les premiers HEMTs III-V avec une grille arrière (grille substrat) sur la filière GaInAs/AlInAs/InP. Les transistors ont été caractérisés en régime statistique et en hyperfréquences.

Après la fabrication, nous avons observé une dégradation des performances statiques – le courant de drain et la transconductance. L'origine doit venir de la diminution de la mobilité ou de la concentration électronique ce qui est confirmé par l'augmentation des résistances d'accès. Ceci peut être lié à la mauvaise conception de la structure (par exemple l'apparition de la charge surfacique sur la barrière arrière d'AlInAs) ou à la réalisation de certaines étapes technologiques (par exemple la gravure des couches). A cause de la fissuration des zones actives des transistors et d'autres motifs, nous n'avons pas pu réaliser les mesures de la mobilité et de la concentration par effet Hall.

L'optimisation de l'hétérostructure, de la structure du composant ou/et des étapes technologiques doivent être faites afin d'améliorer les performances.

Nous avons vu qu'en régime statique, grâce à la deuxième grille il est possible de changer le point de polarisation du transistor sans modifier ses propriétés. La pente du courant de drain en fonction de la tension de la première grille (grille courte) reste quasiment constante avec le changement de la tension de la deuxième grille (grille arrière).

Un autre problème observé concerne la qualité du contact Schottky de la deuxième grille venant du contact métal - InP. Il est impossible d'appliquer des tensions suffisantes sur cette grille, car la hauteur de la barrière Schottky est faible pour les polarisations directes et encore plus faible pour les polarisations inverses. Cet effet vient probablement de la présence des impuretés et/ou de porteurs libres présents dans la couche d'InP sous la grille. La solution serait d'essayer de supprimer (ou d'affiner) cette couche tout en évitant l'apparition de charges surfaciques provoquée par l'interface AlInAs/air ce qui dégrade les performances du transistor.

Pour améliorer la qualité de contact Schottky de deuxième grille, on pourrait diminuer l'épaisseur de la couche d'InP à 20 – 40 Å sur la barrière d'AlInAs de la face arrière du canal. D'après les différents essais, cette épaisseur est suffisante pour passer la barrière d'AlInAs sans y créer les porteurs libres ni dégrader les bandes de



## IV.4. Transistor double-grille (DG-HEMT)

### IV.4.A. Historique.

L'idée des transistors double-grille (DG-HEMTs) est de repousser la limitation à la miniaturisation des transistors qui est nécessaire pour augmenter les performances fréquentielles. Cette limite est imposée par le rapport d'aspect entre la longueur de grille et la distance entre la grille et le canal qui doit être supérieure ou égal à 5. Les meilleures performances ont été obtenues sur des HEMTs avec des grilles de 30-50 nm et une assez complexe ingénierie de couches. Si on réussit à affaiblir la limitation de rapport d'aspect, on pourrait diminuer davantage la longueur de grille et/ou d'optimiser l'hétérostructure afin d'augmenter les fréquences de fonctionnement.

Les premiers essais de fabrication des HEMTs double-grille III-V ont été effectués dans les années 2002-2005 par N. Wichmann durant sa thèse à l'IEMN. Ses transistors avaient des grilles de 100 nm de longs ce qui ne permettait pas d'étudier en détails l'influence de la deuxième grille sur les effets de canal court (le rapport d'aspect était bon).

Notre objectifs était de réaliser des transistors double-grille avec des grilles ultra-courtes – de 30 – 40 nm. Ceci, dans le but de fabriquer un transistor meilleur que l'état de l'art.

Nous allons comparer nos résultats avec un HEMT standard (SG-HEMT) fabriqué spécialement pour cette étude.

Les simulations Monte Carlo ont été réalisées également afin d'améliorer la compréhension de la physique de ces composants, d'estimer les performances possibles et de trouver des moyens d'optimisation des transistors.

### IV.4.B. Introduction

Le transistor double grilles peut être représenté comme deux HEMTs en parallèle mais avec un seul canal ce qui est représenté sur la figure IV.4.1. La différence consiste en l'absence dans le DG-HEMT de la couche tampon épaisse et en un meilleur confinement des électrons dans le puits de potentiel grâce à la deuxième grille.




Fig. IV.4.1: Schéma d'un transistor double-grilles et comparaison avec un HEMT standard

Les **avantages** apportés par cette structures sont les suivants:

- l'amélioration de la commande de charge (la transconductance) liée au meilleur confinement des électrons;

#### IV. Étude et caractérisation de Transistors double-grille

- la diminution de la conductance de sortie grâce à la suppression de la couche tampon épaisse et à l'ajout de la deuxième grille;
- la réduction de l'effet kink grâce à la suppression de la couche tampon;
- l'augmentation du courant de drain grâce au double dopages;
- la diminution des résistances d'accès par l'ajout de la deuxième couche de contacts ohmiques;
- la diminution de la résistance de grille grâce à la multiplication du nombre de doigts de grille par 2.

Une partie de ces effets a été décrite dans le paragraphe IV.3.A.

Les **inconvenients** sont les suivants:

- l'augmentation de la capacité de grille électrostatique;
- la complexité de fabrication: le report de la plaque, l'alignement des grilles;
- les effets thermiques suite à la présence de la couche de BCB ayant une mauvaise conduction thermique.

Nous pouvons estimer la variation des paramètres des transistors liée à la modification de la structure [Parenty, Thèse]. Pour la plupart des paramètres, le doublement de l'hétérostructure peut être considéré comme le doublement de la largeur effective du composant. Les évolutions des paramètres par rapport à un HEMT standard sont données dans le tableau 15.

Tableau 15: Valeurs des paramètres d'un transistor double grille par rapport aux valeurs d'un HEMT standard

Paramètre	$G_m$	$G_d$	$I_d$	$C_{gd}$	$C_{gs}$	$R_s$	$R_d$	$R_g$	$F_c$	$F_t$	$F_{max}$	$G_m/G_d$	$C_{gs}/C_{gd}$
Variation	>X2 <sup>102</sup>	</2	X2	X2	X2	X0.5	X0.5	X0.5	>X1 ~ $G_m/C_{gs}$	>X1	>X1	>X4	>X1

La transconductance  $G_m$  augmente grâce à la suppression de la couche tampon et à l'ajout de la deuxième grille car ceci permet de mieux confiner les électrons dans le canal. La conductance de sortie  $G_d$  diminue à cause de la suppression de la couche tampon. Le courant de drain  $I_d$  est double grâce au deuxième plan de dopage et une deuxième couche de contacts ohmiques, donc la concentration d'électrons dans le canal est doublée. Les capacités de grilles  $C_{gs}$  et  $C_{gd}$  augmentent par deux à cause de la deuxième métallisation de grille et au doublement de la concentration des électrons dans le canal. Les résistances d'accès de source  $R_s$  et de drain  $R_d$  sont divisées par deux grâce au deuxième cap layer. La résistance de grille  $R_g$  est divisée par 4 car elle a une dépendance inversement proportionnelle au carré du nombre de doigts de grille  $N$ :  $R_g = R_{met} / W \cdot N_{grilles}$ , où  $W$  est la largeur du composant et  $R_{met}$  – la résistance métallique (voir [Parenty, Thèse]).

La fréquence de coupure intrinsèque  $F_c$  doit augmenter grâce à l'amélioration du temps de transit d'un électrons représenté par le rapport  $C_{gs} / G_m$ . En même temps les éléments parasites telles que les résistances d'accès, sont diminuées. Par conséquent les fréquences de coupure  $F_t$  et  $F_{max}$  doivent augmenter aussi.

Les capacités et les inductances de plots restent inchangées.

Pour évaluer plus précisément les améliorations obtenues avec des HEMTs double-grille, des HEMTs standards ont été fabriqués. Ces HEMTs ont exactement la même hétérostructure que les DG-HEMTs et ont été fabriqués avec des procédés identiques et en même temps que les DG-HEMTs afin de minimiser la dispersion des résultats liée à la différence des étapes technologiques. Pour une meilleure compréhension nous allons appeler ces transistors SG-HEMT<sup>103</sup>.

Les DG-HEMTs ont deux grilles connectées ensemble c'est-à-dire la configuration de mesure – en quadripôle –

<sup>102</sup> Nous indiquons le changement possible des paramètres: augmentation (par exemple par facteur 2 - "x2"), ou diminution (par exemple par facteur 2 - "/2"). La variation peut être également supérieure ou inférieure au facteur 2 ("x >2")

<sup>103</sup> SG-HEMT – Simple Gate HEMT

#### IV. Étude et caractérisation de Transistors double-grille

reste la même que pour les SG-HEMTs, il n'y a pas de troisième électrode à polariser comme dans le cas du transistor à grille arrière (BG-HEMT).

#### IV.4.C. Caractérisation électrique

L'objectif de notre travail est de montrer que les transistors double-grille permettent de diminuer les effets de canal court.

Les transistors ont des longueurs de grille de 40 et 100 nm et des largeurs de 2x25 µm et 2x50 µm. Le numéro de la plaque DG-HEMT est 17030-1a, la plaque SG-HEMT est 17031-1a.

Le rapport d'aspect pour la grille longue est bon:

$$A = \frac{L_g = 100 \text{ nm}}{d = 18 \text{ nm}} \approx 5$$

tandis que pour les grilles courtes le rapport d'aspect est dégradé:

$$A = \frac{L_g = 40 \text{ nm}}{d = 18 \text{ nm}} \approx 2$$

Dans ces conditions, les effets de canal court doivent être vus sur le SG-HEMT avec la grille de 40 nm. Sur le DG-HEMT avec  $L_g=40$  nm les effets de canal court doivent être réduits.

#### IV.4.C.a. Mesures en régime statique.

Après la fabrication des deux plaques, les SG-HEMTs et les DG-HEMTs ont été mesurés en régime statique.

Le rendement des résultats obtenus sur les SG-HEMT est élevé, la dispersion des performances est faible. Par conséquent, le procédé de fabrication est fiable. Pour les DG-HEMTs, la reproductibilité est un peu moins bonne, ceci doit être lié au report de la plaque qui n'est pas encore suffisamment optimisé.

Les paramètres statiques des composants sont donnés dans le tableau 16.

Dans ce tableau nous avons représenté les SG-HEMTs et les DG-HEMTs avec  $L_g=40$  nm et 100 nm. Pour chaque transistor nous avons donné la transconductance extrinsèque maximale  $G_m$  et la tension de grille correspondante, le courant de drain  $I_d$  à deux tensions de grille: +0.2 V et +0.4 V, la tension de seuil  $V_{th}$  mesurée à  $V_{ds}=0.6$  V, le courant de drain sous le seuil  $I_{dth}^{104}$  et la tension de pincement  $V_p^{105}$ , le DIBL<sup>106</sup> et la pente sous le seuil S. La tension de drain dans la plupart des mesures est de 0.6 V.

Tableau 16: Mesures statiques de SG-HEMT et DG-HEMT

Type	$L_g$ nm	W µm	$G_m$ S/mm	$V_{gs}$ mV	$I_d$		$V_{th}$	$I_{dth}$ mA	$V_p$ mV	DIBL mV/V	S mV/dec
					$V_g=0.2$ mA/mm	$V_g=0.4$ mA/mm	$V_g=0.6$ mV				
<b>DG</b>	40	2x25	<b>1,6</b>	<b>-220</b>	<b>720</b>	<b>750</b>	<b>-440</b>	<b>0,06</b>	<b>-720</b>	<b>40</b>	<b>80</b>
SG			0,9	-40	600	720	-490	0,34	-1200	320	210
<b>DG</b>		2x50	<b>1,5</b>	<b>-200</b>	<b>690</b>	<b>720</b>	<b>-430</b>	<b>0,27</b>	<b>-660</b>	<b>50</b>	<b>100</b>
SG			0,93	-40	630	740	-510	0,016	-1050	340	150
<b>DG</b>	100	2x25	<b>1,7</b>	<b>-200</b>	<b>730</b>	<b>780</b>	<b>-380</b>	<b>0,10</b>	<b>-620</b>	<b>20</b>	<b>80</b>
SG			1,12	120	470	650	-220	0,002	-700	140	90
<b>DG</b>		2x50	<b>1,6</b>	<b>-200</b>	<b>680</b>	<b>710</b>	<b>-390</b>	<b>0,09</b>	<b>-660</b>	<b>24</b>	<b>80</b>
SG			1,13	100	500	670	-250	0,003	-700	150	90

104 Ce courant correspond aux fuites

105 La tension de seuil est trouvée par extrapolation en régime linéaire de  $\text{LOG}(I_d)$ . La tension de pincement est la tension ou le courant de drain correspond au courant de fuite  $I_{dth}$

106 DIBL - Drain Induced Barrier Lowering

#### IV. Étude et caractérisation de Transistors double-grille

Nous avons observé que l'augmentation de la **transconductance** et du **courant de drain** est plus faible que prévu. L'augmentation de la transconductance de DG-HEMT par rapport au SG-HEMT est de 40-50% pour  $L_g=100$  nm et 60-75% pour les  $L_g=40$  nm, alors que l'on espérait obtenir une augmentation de  $\geq 100\%$ . Le courant de saturation de drain  $I_d$  de DG-HEMT n'a quasiment pas augmenté par rapport à SG-HEMT. Pour expliquer ce résultat, il est nécessaire d'avoir plus d'information et par conséquent de réaliser des mesures hyperfréquences afin d'extraire les résistances d'accès et d'autres paramètres.

La **tension de seuil**  $V_{th}$  pour les SG-HEMTs devient plus négative pour les grilles courtes: -0.5 V au lieu de -0.23 V. Cette variation est liée à l'augmentation des effets de canal court. Pour les DG-HEMTs, la tension de seuil  $V_{th}$  reste quasi-constante: -0.43 V pour  $L_g=40$  nm et -0.38 V pour  $L_g=100$  nm. Par conséquent, les effets de canal court sont plus faibles pour un transistor double-grille.

Pour les applications numériques il est intéressant de déterminer deux autres paramètres –  $DIBL$  et  $S$  (la pente sous le seuil).

La caractéristique **DIBL** représente l'abaissement de la barrière de potentiel sous la grille causé par l'augmentation de la tension de drain. Dans le cas d'effet de canal court prononcé, lors de la variation de la tension de drain, il est nécessaire de modifier la tension  $V_{gs}$  pour conserver le canal pincé. Ceci se traduit par une variation de la tension de seuil  $V_{th}$ . Le DIBL représente la variation de cette tension de pincement en fonction de  $V_{ds}$ .

$$DIBL = \frac{\Delta V_{ds}}{\Delta V_{gs}} (I_d = const) \quad (57)$$

Sur la figure IV.4.2 la courbe verte correspond à la tension de drain de 600 mV, la courbe rouge à  $V_{ds} = 100$  mV, dans ce cas  $DIBL \approx 25$ .




Fig. IV.4.2: DIBL d'un DG-HEMT avec  $L_g=40$  nm

Plus le DIBL est faible, meilleur est le composant. D'après les valeurs données dans le tableau 16, l'amélioration de DIBL pour les DG-HEMTs par rapport aux SG-HEMTs représente un facteur de 6 à 9.

Un autre paramètre intéressant est le  $S^{107}$  qui représente la pente  $V_{gs}$  en fonction du logarithme de  $I_d$  en régime de fonctionnement proche du pincement. Ce paramètre montre quelle tension de grille il faut appliquer pour diviser le courant de drain par 10:

$$S = V_{gs1}(I_d) - V_{gs2}(I_d/10) \quad (58)$$

Ce paramètre montre la capacité de transistor à pincer le canal plus ou moins vite. Un exemple de cette caractéristique est donné sur la figure IV.4.3.

#### IV. Étude et caractérisation de Transistors double-grille




Fig. IV.4.3: Paramètre S d'un DG-HEMT avec  $L_g=40$  nm

Par analogie avec le DIBL, plus le paramètre S est faible plus la possibilité de fermeture du canal par la tension de grille est importante. Cette caractéristique est proche de la transconductance  $G_m$ , car elle caractérise l'efficacité de contrôle des charges.

On peut remarquer que pour les grilles longues, les valeurs de S pour le SG-HEMT et pour le DG-HEMT sont proches (90 et 80 respectivement) donc il n'y a quasiment pas d'amélioration. En revanche, pour les grilles courtes, le S pour le SG-HEMT est de l'ordre de 150-210, tandis que pour le DG-HEMT est de 80-100 ce qui représente une amélioration par facteur 1.5 – 2.5.

#### IV.4.C.b. Mesures hyperfréquences

Pour les mesures hyperfréquences, nous avons effectué une calibration standard sur un substrat de calibration en alumine.

La difficulté de mesure des HEMTs reportés est la détermination du délai (voir partie IV.2.D. ). En effet, à cause de la présence de la couche isolante (BCB) entre le substrat hôte et la plaque reportée, le délai est différent d'un HEMT standard et dépend fortement des propriétés de cette couche. La permittivité diélectrique du matériau (ici BCB) sur lequel sont fabriqués nos lignes d'accès, étant différente du semiconducteur, la constante de propagation est différente. De plus, pendant les mesures nous avons observé que le délai pouvait être légèrement différent d'un composant à l'autre ce qui est lié aux posés des pointes différents.

Par conséquent nous avons décidé de vérifier l'applicabilité de la méthode de calibration et d'épluchage des lignes d'accès standard aux transistors reportés c'est-à-dire ayant un substrat très différent. Pour cela nous avons fait des mesures sur des motifs de test: une ligne de transmission et un motif circuit-ouvert (CO) pour la détermination du délai. Avec la ligne de transmission, on mesure le déphasage du signal lors de la propagation d'une sonde à l'autre (la partie imaginaire des paramètres  $S_{12}$  ou  $S_{21}$ ), ensuite on essaie de le compenser par un délai introduit dans le PNA. Dans le cas du motif circuit-ouvert, on mesure ces paramètres  $S_{ij}$ , on les transforme en paramètres  $Y_{ij}$  qui sont ensuite soustraits des mesures faites sur le transistor.

Dans les deux cas les résultats obtenus (la valeur de délai) sont similaires. Ceci montre que la méthode de calibration utilisée habituellement est universelle et peut être appliquée aux transistors reportés.

Ensuite nous avons mesuré les paramètres  $S_{ij}$  des transistors fabriqués et nous avons extrait les éléments du schéma équivalent des deux types de composants: les SG-HEMTs et les DG-HEMTs. Nous avons également mesuré les gains en courant et en puissance. Les résultats obtenus sont donnés dans les tableaux 17 à 19. Dans ces tableaux nous avons présenté un composant de chaque dimension ( $L_g=40$  nm et 100 nm et  $W=2 \times 25$   $\mu$ m et  $2 \times 50$   $\mu$ m). La première colonne indique le type de composant – SG-HEMT ou DG-HEMT.

Le tableau 17 présente les **gains** en courant  $H_{21}$  et en puissance  $U$  mesurés à 20 GHz ainsi que les **fréquences**

#### IV. Étude et caractérisation de Transistors double-grille

**de coupure** de ces gains  $F_t$  et  $F_{max}$ . Sont également fournis les polarisations  $V_{gs}$ ,  $I_d$ . La tension de drain dans ces mesures est de 0.6 V.

Dans les colonnes  $V_{gs}$  et  $I_d$ , pour certains composants, nous avons donné deux valeurs. La première correspond à la polarisation optimale pour avoir le maximum de  $H_{21}$  (et donc  $F_t$ ), la deuxième pour le  $U$  (et donc  $F_{max}$ ).

Tableau 17: Paramètres hyperfréquences des SG-HEMTs et des DG-HEMTs

Type	$L_g$	$W$	$V_{gs}$	$I_d$	$H_{21}$	$U$	$F_t$	$F_{max}$	$F_c$	$F_t/F_c$	$F_{max}/F_c$
	nm	$\mu m$	mv	mA/mm	à 20GHz, dB		GHz	GHz	GHz	-	-
<b>DG</b>	40	2x25	<b>-240</b>	<b>250</b>	<b>22</b>	<b>24</b>	<b>260</b>	<b>320</b>	<b>415</b>	<b>0.63</b>	<b>0.77</b>
SG			-50; -100	410; 370	22.9	21.9	294	306	630	0.47	0.49
<b>DG</b>		2x50	<b>-280</b>	<b>240; 180</b>	<b>22</b>	<b>21.6</b>	<b>240</b>	<b>300</b>	<b>415</b>	<b>0.58</b>	<b>0.72</b>
SG			-80; -140	390; 330	24.2	22.0	321	262	670	0.48	0.39
<b>DG</b>	100	2x25	<b>-240</b>	<b>230; 200</b>	<b>19</b>	<b>23</b>	<b>170</b>	<b>240</b>	<b>260</b>	<b>0.65</b>	<b>0.92</b>
SG			80	330	21.7	23.4	240	300	430	0.56	0.70
<b>DG</b>		2x50	<b>-280</b>	<b>190; 160</b>	<b>18.7</b>	<b>21.3</b>	<b>170</b>	<b>220</b>	<b>260</b>	<b>0.65</b>	<b>0.85</b>
SG			60; 0.0	320; 270	22.2	22.4	260	290	450	0.58	0.64

Pour estimer l'influence des éléments extrinsèques, on peut étudier le rapport  $F_t/F_c$  et  $F_{max}/F_c$ , où  $F_c$  est la fréquence de coupure intrinsèque<sup>108</sup>. Ces valeurs sont données dans le tableau 17. Comme on peut le voir, même si  $F_c$  est plus basse pour les DG-HEMT ce qui est lié à la faible augmentation de la transconductance couplée au doublement de la capacité de grille, les rapports  $F_t/F_c$  et  $F_{max}/F_c$  sont plus importants pour les DG-HEMTs. Cela signifie que l'effet des éléments parasites est moins important dans les DG-HEMTs. De plus, pour les grilles très courtes, cet effet est plus marqué, indiquant la réduction des effets de canal court.

En général, pour les longueurs de grille grandes, les performances de DG-HEMT sont inférieures à celles des SG-HEMTs. Ceci doit être dû à la dégradation de la transconductance et de courant de drain observée en mesures statiques.

Pour les grilles courtes, les performances de DG-HEMT sont légèrement meilleures. Pour analyser ce résultat il est nécessaire de comparer les valeurs des éléments extrinsèques qui sont donnés dans le tableau 18, et intrinsèques qui sont donnés dans le tableau 19.

En comparant les valeurs des **résistances, capacités et inductances** des SG-HEMT et DG-HEMT qui sont données dans le tableau 18, on voit plusieurs phénomènes.

Tableau 18: Paramètres extrinsèques de SG-HEMTs et DG-HEMTs

Type	$L_g$	$W$	$R_g$	$R_d$	$R_s$	$C_{pg}$	$C_{pd}$	$L_{pg}$	$L_{pd}$	$L_{ps}$	$G_m/G_d$	$C_{gs}/C_{gd}$
	nm	$\mu m$	$\Omega/mm$	$\Omega*mm$		fF		pH			max	max
<b>DG</b>	40	2x25	<b>46</b>	<b>0.23</b>	<b>0.22</b>	<b>0.5</b>	<b>2.5</b>	<b>36</b>	<b>36</b>	<b>11</b>	<b>42</b>	<b>3.12</b>
SG			20	0.3	0.26	0.5	12	20	20	5	3.90	2.68
<b>DG</b>		2x50	<b>18</b>	<b>0.3</b>	<b>0.22</b>	<b>0.5</b>	<b>3.5</b>	<b>33</b>	<b>33</b>	<b>11</b>	<b>44</b>	<b>3.30</b>
SG			25	0.29	0.26	0.5	23.8	19	17	5	3.66	3.22
<b>DG</b>	100	2x25	<b>20</b>	<b>0.22</b>	<b>0.23</b>	<b>1</b>	<b>1.5</b>	<b>31</b>	<b>31</b>	<b>1</b>	<b>102</b>	<b>4.75</b>
SG			22	0.29	0.28	0.5	11.2	20	20	5	8.60	3.76
<b>DG</b>		2x50	<b>17</b>	<b>0.30</b>	<b>0.23</b>	<b>1</b>	<b>3.2</b>	<b>33</b>	<b>33</b>	<b>11</b>	<b>137</b>	<b>4.21</b>
SG			24	0.29	0.27	0.5	20.9	19	17	5	8.08	4.08

Les résistances  $R_g$  et  $R_d$  sont légèrement plus faibles pour les transistors double-grille ce qui était attendu.

<sup>108</sup>  $F_c$  est équivalente à  $F_t$  pour un transistor idéal qui ne contient pas d'éléments parasites. La valeur de rapport  $F_t/F_c$  proche de 1 signifierait la disparition des parasites.

#### IV. Étude et caractérisation de Transistors double-grille

Toutefois la diminution n'est pas d'un facteur 2, probablement parce que la métallisation des contacts ohmiques se trouve sur la couche de contact d'un seul côté du transistor. Les valeurs des capacités extrinsèques  $C_{pg}$  et  $C_{pd}$  sont similaires car elle ne dépendent que des plots d'accès de composant qui sont les mêmes.

En ce qui concerne la résistance  $R_{gr}$ , durant les mesures nous nous sommes aperçus que lors de la fabrication une erreur de design du masque a été commise au niveau des contacts de grille. En effet, la surface de contact entre le doigt de grille et le plot d'accès dans le contact réel était très faible ce qui pourrait expliquer une grande dispersion et la valeur importante de la résistance de grille.

Les valeurs du tableau 19 correspondent aux éléments intrinsèques des transistors – la transconductance, la conductance de sortie, les capacités de grille et les rapport  $G_m/G_d$  et  $C_{gs}/C_{gd}$ .

Les valeurs maximales de la transconductance intrinsèque  $G_m$  des SG-HEMTs sont observées à des tensions de grille de 50 et 200 mV pour des longueurs de grille de 40 nm et 100 nm respectivement, tandis que pour les DG-HEMT la transconductance maximale était trouvée à  $V_{gs}=-200$  mV pour les deux longueurs de grille. Comme attendu, la transconductance intrinsèque a augmenté pour les DG-HEMT mais insuffisamment – pour  $L_g=40$  nm l'augmentation était de 30% environ et pour  $L_g=100$  nm l'augmentation était de 5 à 20%.

En revanche, la conductance de sortie a diminué d'un facteur 4 pour  $L_g=40$  nm et de 2.4 à 4 pour les  $L_g = 100$  nm.

Tableau 19: Paramètres intrinsèques de SG-HEMT et DG-HEMT

Type	$L_g$	$W$	$V_{gs}$	$I_d$	$G_m$	$G_d$	$C_{gs}$	$C_{gd}$	$G_m/G_d$	$C_{gs}/C_{gd}$	$G_m/G_d$
	nm	$\mu m$	mV	mA/mm	S/mm		fF/mm		-	-	max
<b>DG</b>	40	2x25	<b>-200</b>	<b>300</b>	<b>2.13</b>	<b>0.15</b>	<b>824</b>	<b>264</b>	<b>18.5</b>	<b>3.12</b>	<b>42</b>
SG			40	480	1.59	0.55	402	158	2.90	2.55	3.90
<b>DG</b>		2x50	<b>-200</b>	<b>330</b>	<b>2.22</b>	<b>0.17</b>	<b>870</b>	<b>270</b>	<b>12.9</b>	<b>3.22</b>	<b>44</b>
SG			40	500	1.74	0.7	410	130	2.48	3.07	3.66
<b>DG</b>	100	2x25	<b>-160</b>	<b>330</b>	<b>2.3</b>	<b>0.15</b>	<b>1460</b>	<b>308</b>	<b>15.3</b>	<b>4.75</b>	<b>102</b>
SG			200	470	1.94	0.36	720	200	5.34	3.54	8.60
<b>DG</b>		2x50	<b>-200</b>	<b>280</b>	<b>2.10</b>	<b>0.12</b>	<b>1300</b>	<b>310</b>	<b>17.6</b>	<b>4.21</b>	<b>137</b>
SG			200	490	2.02	0.47	715	190	4.3	3.68	8.08

Les capacités intrinsèques  $C_{gs}$  et  $C_{gd}$  ont suivi les variations attendues:  $C_{gs}$  a augmenté par un facteur 2 et  $C_{gd}$  par un facteur de 1.5 à 2.

Nous avons présenté des rapports  $G_m/G_d$  et  $C_{gs}/C_{gd}$  au maximum de  $G_m$  ainsi que les valeurs maximales des rapports  $G_m/G_d$  et  $C_{gs}/C_{gd}$  (marquées dans le tableau comme «  $G_m/G_d$  max » et «  $C_{gs}/C_{gd}$  max »). On peut voir une très grande amélioration de rapport  $G_m/G_d$  pour les deux longueurs de grilles ce qui montre la diminution des effets de canal court. Le rapport  $C_{gs}/C_{gd}$  est également meilleur pour les DG-HEMTs.

Une remarque intéressante doit être faite. On peut voir que les transistors double-grille permettent d'avoir les mêmes performances qu'un HEMT standard, voire même meilleures, à courant de drain plus faible de 40 à 75% (voir les tableaux 17 et 19) ce qui veut dire que les DG-HEMTs sont intéressants pour les applications faible-consommation.

Pour trouver l'origine de l'insuffisance de l'augmentation de  $G_m$  et de  $I_{dr}$ , on peut utiliser la formule<sup>109</sup>:

$$G_m = (C_{gs} + C_{gd}) \cdot \mu \cdot \frac{V_{di}}{L_g^2 d} \quad (59)$$

<sup>109</sup> Cette approximation est vraie en régime de mobilité c'est-à-dire à des tensions de drain faibles. Toutefois, elle peut être utilisée pour déterminer l'origine du phénomène recherché car même en saturation pour les grilles très courtes le courant de drain dépend de la mobilité et de la concentration d'électrons

#### IV. Étude et caractérisation de Transistors double-grille

qui vient de:

$$G_m = \frac{\delta I_d}{\delta V_{gs}}; I_d = e n_s v W ; \quad (60)$$

$$e n_s = \frac{Q}{L_g W d} = \frac{C V_{gs}}{L_g W d}; v = \mu E = \mu \frac{V_{di}}{L_g}$$

où  $V_{di}$  est la tension de drain intrinsèque:  $V_{di} = V_{ds} - I_d^*(R_s + R_d)$ ,  $W$  – la largeur de composant,  $d$  – distance entre la grille et le canal (l'épaisseur du gaz d'électrons est prise nulle).

La capacité de grille ( $C_{gs} + C_{gd}$ ) a augmenté d'un facteur 2 comme attendu, la tension de drain  $V_{di}$  a la même valeur et les longueurs de grille sont identiques ce qui nous amène à la conclusion que l'origine de faible augmentation de transconductance  $G_m$  provient de la dégradation de la mobilité  $\mu$  dans le DG-HEMT par rapport au SG-HEMT.

Pour vérifier cette hypothèse nous pouvons calculer la mobilité à partir des mesures statiques de courant:

$$I_d = e \cdot n_s \cdot v = e \cdot n_s \cdot \mu \cdot E \quad (61)$$

La valeur de courant étant donnée dans le tableau 16.

La concentration d'électrons  $n_s$  peut être trouvée à partir de la capacité  $C_{gs}$ :

$$C_{gs} = \frac{Q}{V_{gs}} = \frac{e \cdot n_s}{V_{gs}} \quad (62)$$

La valeur de  $C_{gs}$  peut être retrouvée dans le tableau 19.

Encore une fois, la capacité  $C_{gs}$  de DG-HEMT est deux fois plus grande que celle de SG-HEMT tandis que le courant  $I_d$  de DG-HEMT est seulement de quelques pourcents plus important que celui du SG-HEMT. En supposant que le champ électrique  $E$  est similaire dans les deux structures (la tension de drain et les résistances d'accès sont similaires), cet effet peut s'expliquer par la chute de mobilité dans les DG-HEMTs de 50% environ.

Malheureusement nous n'avons pas pu mesurer directement la mobilité dans les structures à l'aide des trèfles de Hall qui sont prévus spécialement à cet effet (voir chapitre II. , partie II.2.B. ). Le problème de fissuration des zones actives des transistors et d'autres motifs pendant la fabrication dont nous avons parlé dans chapitre II – Fabrication – était encore plus important pour les motifs de grandes dimensions y compris les trèfles de Hall. À la fin du procédé de fabrication nous n'avons aucun trèfle de Hall utilisable.

Le problème de dégradation de la mobilité peut avoir différentes origines:

- la technologie de fabrication liée avec le report de la plaque et les gravures chimiques rapides,
- le potentiel de surface (sur la couche de barrière Schottky ou sur l'interface entre le semiconducteur et le BCB)
- ou la croissance de la couche active par épitaxie.

Un point important doit être rappelé. Comme ceci a été dit au début de cette partie, la structure de couches n'est pas adaptée à de faibles longueurs de grille. Le rapport d'aspect pour  $L_g=40$  nm est de 2 environ au lieu de la valeur minimal de 5. Si l'on optimise l'hétérostructure en même temps que l'on résout le problème de la dégradation de la mobilité, on peut espérer avoir des performances au niveau de l'état de l'art, voir même plus.

#### IV.4.D. Deuxième série de DG-HEMTs

Pour vérifier l'hypothèse de la dégradation de la mobilité électronique dans les DG-HEMT et résoudre le problème de haute résistance de grille (dont nous avons parlé dans la partie IV.4.C.b. ), une deuxième série de transistors double-grille a été fabriquée (N° de la plaque 17030-1b). Pour cette réalisation, nous avons ajouté sur le masque différents types de trèfles de Hall afin de mesurer la mobilité et la concentration électronique après chaque étape de fabrication. En même temps, l'erreur de conception du masque concernant les accès de grilles a été corrigée.

Malheureusement, le problème de fissuration de zones actives des composants pendant la fabrication, dont nous avons parlé précédemment, ne nous a pas permis d'avoir les résultats de mesures électriques. En effet, après la fabrication, nous n'avons pas retrouvé de composants qui n'étaient pas dégradés.

Avant de continuer l'étude de DG-HEMTs il est primordial de résoudre le problème de procédé de fabrication.

#### IV.4.E. Simulation Monte Carlo

Les résultats obtenus ont été comparés avec les simulations Monte Carlo réalisées par B.G. Vasallo de l'Université de Salamanque.

Pendant la première réalisation des DG-HEMT avec  $L_g=100$  nm par N. Wichmann, les simulations ont également été faites. Le modèle utilisé pour ces simulations a été validé par comparaison avec des résultats obtenus expérimentalement. Ensuite ce modèle a été utilisé pour les simulations des DG-HEMTs avec les pieds de grille plus courts ( $L_g=50$  nm) afin d'observer l'influence de la deuxième grille sur les effets de canal court.

La structure du composant simulé est similaire à celle que nous avons fabriquée, elle est présentée sur la figure IV.4.4. Les structures de couches sont identiques. Pour les simulations, deux longueurs de grilles ont été choisies: 50 nm et 100 nm.




Fig. IV.4.4: Structure simulée

Une simulation en régime statique a été comparée avec les mesures des transistors que nous avons fabriqués, la correspondance entre la simulation et la mesure de DG-HEMT est bonne (voir figures IV.4.5 et IV.4.6). Ces caractéristiques correspondent à un DG-HEMT mesuré  $L_g=40$  nm et à un DG-HEMT simulé de  $L_g=50$  nm. Par conséquent, nous pouvons considérer que les simulations sont valables pour les nouveaux composants.

#### IV. Étude et caractérisation de Transistors double-grille




Fig. IV.4.5: Comparaison des caractéristiques statiques  $I_d(V_{ds})$




Fig. IV.4.6: Comparaison des caractéristiques statiques  $I_d(V_{gs})$

Les simulations sont faites par analogie avec les simulations des transistors à grille arrière c'est-à-dire uniquement la partie intrinsèque du transistor est simulée. Ensuite pour les calculs des tensions, des courants et par la suite des fréquences de coupure, les éléments parasites sont ajoutés. Leurs valeurs sont ajustées afin d'avoir la meilleure cohérence entre les simulations et les mesures.

Les valeurs utilisées sont les suivantes:

- les résistances d'accès de drain et de source:  $R_d=0.15 \Omega \cdot \text{mm}$ ,  $R_s=0.10 \Omega \cdot \text{mm}$ ;
- la charge surfacique dans la zone de cap layer:  $\sigma=6.2 \times 10^{16} \text{ m}^{-2}$ ;
- la charge surfacique dans la zone de recess:  $\sigma=4.3 \times 10^{16} \text{ m}^{-2}$ .

Cela signifie que les caractéristiques statiques et les fréquences de coupures simulées correspondent à un composant réel c'est-à-dire extrinsèque.

Les simulations montrent que le courant de drain dans les HEMTs double-grille est environ deux fois plus important que dans les HEMTs standards (figures IV.4.7 et IV.4.8) ce qui était attendu théoriquement. Les courbes statiques  $I_d(V_{ds})$  sont identiques pour les deux longueurs de grille ( $L_g=50$  et  $100$  nm) sauf la saturation de courant pour les fortes tensions de drain, qui est moins bonne pour les grille courtes (amplification des effets de canal court).




Fig. IV.4.7: Comparaison de caractéristiques statiques simulées pour  $L_g = 100$  nm




Fig. IV.4.8: Comparaison de caractéristiques statiques simulées pour  $L_g = 50$  nm

La transconductance simulée (figure IV.4.9) correspond à celle estimée théoriquement c'est-à-dire deux fois plus grande que dans les SG-HEMTs. D'après les simulations, la transconductance est similaire pour deux longueurs de grille (50 et 100 nm) pour les DG-HEMT et elle est plus faible pour la grille courte dans le cas de SG-HEMT. Ceci indique que l'augmentation des effets de canal court est moins importante sur les transistors double-grille. La

#### IV. Étude et caractérisation de Transistors double-grille

conductance de sortie (figure IV.4.15) diminue pour les transistors double-grille.




Fig. IV.4.9: Transconductance simulée




Fig. IV.4.10: Conductance de sortie simulée

Les capacités de grille  $C_{gs}$  (figure IV.4.11) et  $C_{gd}$  (figure IV.4.14) suivent également les évolutions théoriques: elles sont environ deux fois plus grandes pour le DG-HEMT.




Fig. IV.4.11: Capacité de grille  $C_{gs}$  simulée




Fig. IV.4.12: Capacité de grille  $C_{gd}$  simulée

Comme cela a été attendu, les valeurs de la fréquence intrinsèque  $F_c$  pour les DG-HEMTs et les SG-HEMTs avec les grille longues ( $L_g=100$  nm) sont similaires, de l'ordre de 400 GHz. Pour les grille courtes, l'amélioration de  $F_c$  est plus importante avec les DG-HEMTs qu'avec les SG-HEMTs ce qui confirme nos estimations (533 GHz contre 476 GHz). L'amélioration de  $F_c$  pour un DG-HEMT comparé à un SG-HEMT est de 12% environ.




Fig. IV.4.13: Fréquence de coupure intrinsèque  $F_c$

Les fréquences de coupure des gains en puissance  $F_{max}$  (figure IV.4.14) sont identiques pour les deux longueurs de grille pour chaque type de composant - 286 GHz pour le DG-HEMT et 226 GHz pour le SG-HEMT. Ceci doit être

#### IV. Étude et caractérisation de Transistors double-grille

lié au fait que le rapport d'aspect est bon pour la grille longue ( $L_g/a \sim 5$ ), et il est fortement dégradé pour les grilles courtes ( $L_g/a \sim 2.5$ ). Par conséquent l'amélioration apportée par la réduction de la longueur de grille est compensée par l'augmentation des effets de canal court. En revanche la fréquence de coupure des DG-HEMTs est supérieure à celle de SG-HEMT de 23%. L'amélioration de  $F_{max}$  dans le DG-HEMT par rapport au SG-HEMT est principalement due au fait que le gain en tension  $G_m/G_d$  est meilleur. Le rapport  $C_{gs}/C_{gd}$  est quasiment constant et par conséquent ne participe pas à l'amélioration des fréquences de coupure.




Fig. IV.4.14: Fréquence de coupure de gain en puissance ( $F_{max}$ )




Fig. IV.4.15: Fréquence de coupure de gain en courant ( $F_t$ )

Les fréquences de coupure des gains en courant  $F_t$  (figure IV.4.15) sont identiques pour les deux longueurs de grille pour le SG-HEMT (210 et 215 GHz) ce qui doit être lié à la dégradation du rapport d'aspect comme dans le cas de  $F_{max}$ . En même temps les  $F_t$  sont différentes pour deux longueurs de grille pour le DG-HEMT ( $F_t \sim 258$  GHz pour  $L_g=50$  nm et  $F_t=214$  GHz pour  $L_g=100$  nm). Cette amélioration est possible grâce à la diminution des effets de canal court par rapport au SG-HEMT pour la grille courte. Pour la grille longue, les fréquences  $F_t$  sont similaires entre le DG-HEMT et le SG-HEMT car les améliorations apportées à au DG-HEMT ( $G_m$ ,  $G_d$  etc) sont compensées par les dégradations (capacités augmentées). Pour la grille courte l'augmentation de fréquence de coupure pour le DG-HEMT est de 21% environ.

Les simulations montrent que les potentialités des DG-HEMT sont très prometteuses, les améliorations en fréquences obtenues même avec la structure de couche non optimisée sont assez importantes.

Les résumés des résultats obtenus en simulation et leur comparaison avec les valeurs obtenues expérimentalement, sont donnés dans le tableau 20 pour les transistors avec une grille courte (50 nm pour les simulation et 40 nm pour le mesures) et dans le tableau 21 pour les transistors avec une grille longue (100 nm dans les deux cas). Dans ces tableaux nous avons présenté les paramètres simulés pour un SG-HEMT, un DG-HEMT, l'amélioration obtenue et la comparaison avec les résultats de mesures. Les tableaux présentent le courant de drain, la transconductance et la conductance de sortie, les capacités de grille ainsi que les fréquences de coupure. Par analogie avec les mesures, nous pouvons calculer le rapport  $F_t/F_c$  et  $F_{max}/F_c$ . Les valeurs obtenues sont également données dans les tableaux.

Tableau 20: Résumé des résultats et comparaison avec l'expérience,  $L_g=50$  nm

	$I_d$ mA/mm	$G_m$ mS/mm	$G_d$ mS/mm	$C_{gs}$ fF/mm	$C_{gd}$ fF/mm	$F_c$ GHz	$F_t$ GHz	$F_{max}$ GHz	$F_t/F_c$	$F_{max}/F_c$
Simulation SG	380	1195	198	370	175	476	215	218	0.45	0.46
Simulation DG	800	2620	186	791	332	533	256	286	0.48	0.54
Variation	<b>+110%</b>	<b>+120%</b>	<b>-6%</b>	<b>+114%</b>	<b>+90%</b>	<b>+12%</b>	<b>+19%</b>	<b>+31%</b>	<b>+7%</b>	<b>+17%</b>
Mesure SG	600	1590	550	402	158	630	294	306	0.47	0.49
Mesure DG	750	2130	150	824	264	415	260	320	0.63	0.77
Variation	<b>+25%</b>	<b>+34%</b>	<b>-73%</b>	<b>+105%</b>	<b>+67%</b>	<b>-34%</b>	<b>-12%</b>	<b>+5%</b>	<b>+34%</b>	<b>+57%</b>

#### IV. Étude et caractérisation de Transistors double-grille

Tableau 21: Résumé des résultats et comparaison avec l'expérience,  $L_g=100$  nm

	$I_d$ mA/mm	$G_m$ mS/mm	$G_d$ mS/mm	$C_{gs}$ fF/mm	$C_{gd}$ fF/mm	$F_c$ GHz	$F_t$ GHz	$F_{max}$ GHz	$F_t/F_c$	$F_{max}/F_c$
Simulation SG	314	1444	174	598	194	402	209	226	0.52	0.56
Simulation DG	740	2572	77	1084	384	387	214	286	0.55	0.74
Variation	<b>+136%</b>	<b>+78%</b>	<b>-55%</b>	<b>+81%</b>	<b>+98%</b>	<b>-4%</b>	<b>+2%</b>	<b>+27%</b>	<b>+6%</b>	<b>+32%</b>
Mesure SG	650	1940	360	720	200	430	240	300	0.56	0.70
Mesure DG	780	2300	150	1460	308	260	170	240	0.65	0.92
Variation	<b>+20%</b>	<b>+19%</b>	<b>-58%</b>	<b>+103%</b>	<b>+54%</b>	<b>-40%</b>	<b>-29%</b>	<b>-20%</b>	<b>+16%</b>	<b>+31%</b>

On peut voir que les évolutions prédites *théoriquement* sont cohérentes avec les *simulations*.

En comparant les résultats des *simulations* avec les résultats obtenus *expérimentalement* on peut voir une dégradation de la transconductance et de courant de drain. Par conséquent les fréquences sont également dégradées.

#### IV.4.F. Conclusion sur les transistors double-grille

Dans cette partie nous avons présenté les résultats des caractérisations des transistors HEMTs double grilles.

Les caractérisations électriques obtenues sont similaires à ce qui était attendu.

Le faible niveau de transconductance que nous avons observé est probablement lié à la dégradation de la mobilité électronique, ce qui semble être observé sur les mesures statiques et hyperfréquences.

Les performances à hautes fréquences ne sont pas encore à l'état de l'art car la structure de couche n'est pas optimisée pour une grille sub-50 nm, le but était de montrer que la diminution de la longueur de grille peut être suivie sans avoir l'apparition des effets de canal court grâce à la deuxième grille.

Les améliorations apportées par la nouvelle structure sont déjà intéressantes pour les applications numériques grâce à l'amélioration du comportement sous le seuil (DIBL et S), et pour les applications faible-consommation, car il est possible d'avoir les mêmes performances qu'avec les HEMTs standards, mais à consommation beaucoup plus faible (consommation peut être diminuée de 40 à 70%).

Les simulations Monte Carlo en régime statique ont montré la similarité entre les mesures et les simulations et donc l'applicabilité du modèle. Les simulations en hyperfréquence nous ont donné une idée des performances que l'on peut obtenir avec ces composant qui sont assez importantes.

En améliorant la structure de couche et en évitant la dégradation de la mobilité électronique, il doit être possible d'atteindre les performances à l'état de l'art ou supérieures.



\*\*\*\*\*

## **V. CONCLUSION ET PERSPECTIVES GÉNÉRALES**

\*\*\*\*\*



## V. Conclusion et perspectives générales

Nous avons présenté le résumé des travaux réalisés au cours de cette thèse intitulée « Étude et fabrication de dispositifs nanométriques pour applications THz ». Afin d'atteindre ces fréquences, nous avons développé deux types de composants : les transistors à ondes plasma et les transistors double-grille. Le transistor à onde plasma est basé sur la possibilité de réaliser des émetteurs ou des détecteurs de signaux de fréquence THz, par la présence d'ondes plasma dans un gaz d'électrons bidimensionnel d'un HEMT. Les transistors double-grille sont destinés à augmenter les fréquences de fonctionnement des HEMTs conventionnels. De plus, l'ajout d'une seconde grille apporte de nouvelles fonctionnalités.

Pour les **transistors à ondes plasma**, nous nous sommes intéressés à l'amélioration des conditions de bord de la cavité résonnante au THz, constitué du canal d'un HEMT. Cette solution a été suggérée par M. Dyakonov et M. Shur pour améliorer les conditions de détection et plus particulièrement l'émission d'un signal THz. Les auteurs de ces travaux préconisent l'ajout d'un court circuit à la fréquence de travail THz côté source du transistor. Une capacité entre la source et la grille peut jouer ce rôle, et n'empêche pas les polarisations distinctes de la source et de la grille. Nous avons donc élaboré un procédé qui permet d'intégrer des capacités MIM dans le procédé HEMT standard. La qualité des capacités ainsi que le rendement de fabrication sont très satisfaisants ce qui est confirmé par les mesures statiques et hyperfréquences.

Aux fréquences THz, nous avons réalisé des mesures de détection directe et d'émission. Les fréquences que nous avons réussi à détecter, sont dans la gamme de quelques centaines de GHz jusqu'à quelques THz. La détection peut être faite à température basse ou ambiante. Dans les deux cas de température, une détection résonante a été observée avec la possibilité de modifier la fréquence de résonance avec la tension de grille. En mesure de détection en température ambiante, la réponse a été estimée à 1 V/W et la puissance équivalente de bruit à  $10^{-9}$  W/Hz<sup>0.5</sup> environ, ce qui peut faire d'un transistor à onde plasma un bon détecteur pour l'imagerie THz ou la spectroscopie. Ces valeurs peuvent être améliorées grâce à l'optimisation des conditions de polarisation, de la structure du transistor et du couplage (par exemple on peut ajouter une antenne). En revanche, le facteur de qualité mesuré était presque 10 fois plus faible que la valeur attendue.

En ce qui concerne l'émission, elle a été observée à températures basse et ambiante également. A basse température, nous avons réussi à mesurer le spectre qui représente une courbe avec ou parfois sans résonance, autour de 700 GHz environ, et qui s'étend jusqu'aux plusieurs THz, en revanche la fréquence d'émission n'est pas modifiable par la tension de grille. A température ambiante, uniquement la mesure d'émission, intégrée dans la bande passante du bolomètre, a été réalisée, car le niveau de puissance est assez faible. En général, la puissance d'émission peut être estimée à quelques nW. Une antenne et/ou une lentille ainsi que l'optimisation de la structure pourraient augmenter le niveau de signal émis.

Ces caractérisations THz nous ont amenés à la conclusion suivante: le transistor réel est plus compliqué que le modèle utilisé pour la théorie de Dyakonov et Shur qui ne prend en compte que la partie du canal sous la grille. Le dispositif réel est plus compliqué, il est constitué d'autres zones, telles que les zones d'accès avec et sans cap layer. L'hypothèse que l'oscillation plasma dépend d'autres zones du composant, peut expliquer nos observations expérimentales: la fréquence d'émission plus basse que prévu, le facteur de qualité faible, l'impossibilité d'accorder la fréquence d'émission avec la tension de grille. Par conséquent il était nécessaire de modifier le modèle afin de l'adapter à la structure réelle et changer la topologie du composant pour réaliser une étude supplémentaire, afin de trouver la zone du composant responsable de la génération ou de la détection du signal THz par des ondes plasma. De plus, les conditions de bords imposées par cette théorie semblent être incomplètes.

Afin d'améliorer la compréhension de la physique des ondes plasma, nous avons réalisé une deuxième série de composants pour faire une étude paramétrique, celle-ci a pour le but de vérifier le modèle de Ryzhii, qui intègre les différentes zones du transistor. L'étude paramétrique porte sur la longueur de grille, l'espace source-drain, source-grille et grille-drain. Pour cette réalisation, nous avons développé une technique de gravure chimique originale appelée « recess digital » qui permet de graver les matériaux semiconducteurs couche atomique par couche atomique. Ceci est très intéressant pour les applications où la bonne précision et le bon contrôle de gravure sont nécessaires, en particulier l'extension latérale de la zone recessée. Cette gravure a été employée pour le recess sur

## V. Conclusion et perspectives générales

les HEMTs InP. Les mesures THz sur ces dispositifs n'ont pas donné de nouvelles informations concernant la compréhension des ondes plasma.

D'après les simulations Monte Carlo, les oscillations plasma doivent être observées dans ce type de composant, elles suivent la théorie de Ryzhii: la fréquence dépend de tous les régions constituant le composant. En même temps, à certaines polarisations de transistor, peut apparaître un effet GUNN ultra-rapide.

Par ailleurs, une mesure intéressante a été faite – une détection d'un battement optique de lasers infrarouges (c'est-à-dire une détection indirecte). Dans cette mesure nous avons réussi à obtenir une détection résonante et ajustable en fréquence par la tension de grille. La fréquence de base détectée était de 100 à 200 GHz, et les harmoniques de rang plus élevé (3F, 5F) ont été détectées également. La mesure a été faite à température ambiante et le facteur de qualité était proche de sa valeur théorique, c'est-à-dire de 1. Ce résultat a motivé la poursuite de cette activité par un projet de recherche sur un détecteur hétérodyne basé sur un transistor à ondes plasma. Ce projet inclut l'IEMN, l'Université de Montpellier II et Thalès-TRT.

Enfin des HEMTs multicanaux ont été caractérisés en détection THz. L'espace source-drain de ces transistors est constitué de fins canaux en parallèle (largeur de 120 et 200 nm) de longueur variable (80 nm à 2  $\mu$ m) sur lesquels une grille de commande est déposée. Une réponse résonnante autour de 500 GHz a été obtenue à basse température. Le facteur de qualité sur ces structures est plus élevé que celui obtenu avec un HEMT standard. L'utilisation de structure multicanaux semble donc être une solution pour améliorer les conditions de détection. Cette amélioration a été attribuée par de récents travaux de M. Dyakonov, à la suppression des modes obliques (c'est-à-dire des modes transversaux de propagation de l'onde plasma). Toutefois cette hypothèse doit être confirmée.

Il est évident que ce type de dispositifs - les transistors à ondes plasma - est intéressant pour beaucoup d'applications émergentes, mais les études complémentaires sont nécessaires. Il est nécessaire de trouver l'origine de l'émission THz qui a été observée. Pour la détection il est nécessaire de vérifier l'hypothèse sur la présence des modes obliques. Ensuite il serait intéressant de travailler sur l'amélioration du couplage entre la radiation émise/détectée et le dispositif à l'aide d'une antenne et/ou une lentille.

En ce qui concerne les **transistors à grille arrière**, c'était la première réalisation des HEMTs III-V avec une grille sur la face arrière du canal (grille substrat). L'ajout de cette grille devrait permettre de réduire les effets de canal court et aussi d'offrir la possibilité de faire varier la tension de pincement du transistor. La technologie inclut le report sur un substrat hôte et la réalisation de la grille sur la face arrière, par conséquent la couche tampon épaisse, qui se trouve au-dessous du canal, est supprimée.

Les simulations Monte Carlo de ces dispositifs ont montré que grâce à la suppression de la couche tampon épaisse et à l'ajout de la deuxième grille, il doit être possible d'augmenter la transconductance et en même temps de diminuer la conductance de sortie et les capacités parasites de grille. Ceci permettrait d'augmenter les performances statiques et fréquentielles. D'après ces simulations, les améliorations des fréquences de coupure attendues sont de l'ordre de 25 à 50 %.

Des plus grâce à la structure originale on pourrait utiliser ces dispositifs pour réaliser des modulateurs, des mélangeurs, des circuits à alimentation unique ou d'autres « circuits » hyperfréquences couplés avec un amplificateur. La possibilité de faire varier la tension de pincement peut s'avérer intéressante dans les technologies numériques DCFL (nécessité de HEMTs normally OFF et ON sur le même substrat).

Les caractérisations statiques ont prouvé les fonctionnalités prévues: il est possible de changer le point de polarisation (y compris la tension de pincement) sans modifier les propriétés du transistor. Actuellement nous avons réussi à "déplacer" la tension de pincement de 200 mV environ. La cause de cette faible valeur vient de la qualité du contact de grille arrière qui est réalisée sur une couche d'InP. Si l'on applique des tensions trop importantes, le courant de fuite devient trop important. Ceci doit être lié à la présence des charges / d'impuretés dans la couche d'InP. Un autre problème observé concerne le courant de drain qui était environ 2 fois plus faible (de 0.4 A/mm) que sur les HEMTs standard, par conséquent la transconductance était fortement dégradée aussi (de 0.5 S/mm). Cette dégradation doit provenir de la baisse de la concentration et/ou de la mobilité dans la

## V. Conclusion et perspectives générales

structure suite une mauvaise conception et/ou réalisation de l'hétérostructure ou lors de certaines étapes technologiques.

En mesures hyperfréquences, nous avons observé l'influence de la grille arrière sur le comportement du transistor. La transconductance ainsi que les maxima des gains en courant et en puissance peuvent être déplacés également de 200 mV environ. Les valeurs de ces paramètres restent quasi-constantes.

Pour résoudre les problèmes observés et améliorer les performances des transistors, il faudrait modifier la structure des couches en augmentant l'épaisseur du cap layer et probablement en ajoutant une deuxième couche de contact ohmique sur la face arrière afin de diminuer les résistances d'accès et augmenter la concentration d'électrons dans la structure. Ceci permettrait d'augmenter le courant de drain et la transconductance. Concernant le contact Schottky, l'amincissement de la couche d'InP, utilisée pour protéger la barrière arrière de la structure, devrait permettre d'augmenter la hauteur de barrière de potentiel et ainsi améliorer le contact Schottky. La réduction des effets de canal court n'a pas été observée probablement à cause de la conduction parasite dans la couche d'InP (et par conséquent l'augmentation de  $G_d$ ) et à cause de la transconductance dégradée. En résolvant ces deux problèmes majeurs, on peut espérer d'obtenir les améliorations attendues.

Notre objectif pour la fabrication des **transistors double-grille** était d'atteindre des dimensions sub-50 nm. Les transistors double-grilles sont basés sur une double hétérostructure symétrique par rapport au canal, et par conséquent utilise le report du substrat.

Les simulations Monte Carlo ont montré que grâce à la suppression de la couche tampon, au doublement de la structure (deux plans de dopage, deux couches de contacts ohmiques) et à la deuxième grille, l'amélioration des performances des transistors double-grilles avec une grille courte, pourrait atteindre 100 % pour les caractéristiques statiques (courant de drain et transconductance) et 30 % pour les caractéristiques fréquentielles (fréquences de coupure).

Pour la fabrication nous avons utilisé une technique intéressante pour la réalisation de grilles de faibles dimensions: une structure de grille en double T utilisant une couche d'oxyde de silicium, ceci est pour obtenir un bon rendement de fabrication et diminuer les capacités parasites. L'alignement des deux grilles (face avant et arrière) obtenue grâce aux précautions que nous avons prises, est très bon. Le procédé de fabrication développé permet d'obtenir les longueurs de grille de 30-40 nm avec un bon alignement et un bon rendement. Nous avons réalisé les transistors avec les longueurs des grilles de 40 nm et de 100 nm. En même temps que les transistors double-grille, nous avons fabriqué les HEMTs standards, utilisés ensuite pendant les mesures comme la référence.

Les mesures statiques ont montré une augmentation des paramètres comme la transconductance et le courant de drain. Les caractéristiques sous le seuil (DIBL - Drain Induced Barrier Lowering et S - pente sous le seuil) sont améliorées aussi : le DIBL pour un DG-HEMT est de 20 mV/V pour la grille longue et 40 mV/V pour la grille courte, ce qui représente la réduction d'un facteur  $\sim 8$  comparé à un HEMT standard. La pente sous le seuil S est quasi-constante, elle est de 80 mV/dec environ, et pour un HEMT standard elle est de 150-210 mV/dec pour la grille de 40 nm et de 90 mV/dec pour la grille de 100 nm. Ces résultats indiquent que les effets de canal courts sont diminués. En effet, la tension de pincement est peu affectée par la diminution de la longueur de grille. Ce qui n'est pas le cas pour les HEMTs standard, qui subissent une dégradation de leur tension de pincement en cas de réduction de longueur de grille. En revanche, l'augmentation de la transconductance et du courant de drain est insuffisante: de 50-70 % et de 0-10 % respectivement, contre une augmentation de 100 % attendue. Nous avons conclu que cet effet est lié à la dégradation de la mobilité électronique dans le canal.

En caractérisation hyperfréquence, pour les grilles longues, il n'y a pas d'amélioration car le rapport d'aspect est bon, l'augmentation du courant de drain et de la transconductance est compensée par l'augmentation des capacités de grille. En revanche pour les grilles courtes (40 nm), nous avons observé une augmentation par rapport à un HEMT standard de la fréquence  $F_{max}$  de 5 à 15 % (c'est-à-dire de 300-320 GHz contre 260-300 GHz) . La  $F_t$  est plus basse pour le DG-HEMT (240-260 GHz contre 290-320 GHz) à cause de la dégradation de la mobilité électronique liée à la baisse de la transconductance. Les capacités de grille ont suivi les évolutions prédites. Les rapports  $G_m/G_d$ ,  $F_{max}/F_c$  et  $F_t/F_c$  sont améliorés également ce qui indique la diminution des effets de canal court, et

## V. Conclusion et perspectives générales

la diminution de l'influence des éléments parasites (car les fréquences extrinsèques  $F_{max}$  et  $F_t$  se rapprochent de la fréquence intrinsèque  $F_c$ ). Les valeurs maximales obtenues sont de 40 à 140 pour le rapport  $G_m/G_{dt}$ , de 0.65 pour le rapport  $F_t/F_c$  et de 0.72 à 0.92 pour le rapport  $F_{max}/F_c$ . Un autre effet a été observé avec un DG-HEMT : les mêmes performances peuvent être obtenues à consommation plus faible qu'avec un HEMT standard (consommation réduite de 40 à 70 %) ce qui est très intéressant pour les applications faible consommation.

En général, nous avons observé la diminution des effets de canal court par l'ajout d'une deuxième grille. La diminution des effets de canal court est liée à la suppression de la couche tampon et à l'ajout de la deuxième grille. En optimisant la structure des couches et en résolvant les problèmes observés, on peut prétendre à une amélioration des performances par rapport à l'état de l'art.

\*\*\*\*\*

## **VI. ANNEXES**

\*\*\*\*\*




## VI.1. Annexe 1 - Masques des plaques réalisées

Les premiers masques ont été réalisés sous logiciel Wavemaker® Layout de Barnard Microsystems. Ensuite le logiciel gratuit avec le code-source ouvert LayoutEditor™ de Jürgen Thies. Ce deuxième logiciel semble être plus performant et facile à utiliser. Il est cross-plateforme ce qui permet de l'utiliser sous Microsoft Windows® ou Linux. De plus il supporte différents types de fichier, y compris GDS®, OASIS® et autres. Il est d'ailleurs préférable d'utiliser le format OASIS plutôt que GDS car il offre la meilleure compression des données et par conséquent la taille du fichier plus petite.

### VI.1.A. Masque général de la plaque N° 11136 (TTOP2 et TTOP3)

Transistors à ondes plasma basés modèle de Dyakonov et Shur, avec capacités intégrées



## VI. Annexes

### Description du masque

Le masque contient les HEMTs standard, les HEMTs avec capacités interne et externe, les transistors multidoigts. Les transistors sont insérés dans les accès coplanaires et les accès adaptés au montage. Sur certains transistors, une antenne spirale large-bande est ajoutée.

Les motifs de test et d'alignement sont inclus.

### La liste des dispositifs sur le masque

	A	B	C	D
1	MD22*6 $\mu$ -50n-1 $\mu$	CapaExt2*5 $\mu$ -50n-1.3 $\mu$	CapaExt2*5 $\mu$ -50n-1.3 $\mu$	CapaExt2*5 $\mu$ -50n-1.3 $\mu$
2	MD22*81 $\mu$ -50n-1 $\mu$	TGN2*5 $\mu$ -50n-1.3 $\mu$	TGN2*5 $\mu$ -50n-1.3 $\mu$	TGN2*5 $\mu$ -50n-1.3 $\mu$
3	X	-	-	-
4	CapaExt3 $\mu$ *50n-1.2 $\mu$	-	CapaExt10 $\mu$ *50n-1.2 $\mu$	-
5	-	-	-	-
6	-	Spiral CapaExt3 $\mu$ *50n-1.2 $\mu$	-	Spiral CapaExt10 $\mu$ *50n-1.2 $\mu$
7	-	-	-	-
8	Classic30n-2*10 $\mu$ -1.3 $\mu$	Classic30n-2*10 $\mu$ -1.3 $\mu$	Classic50n-2*10 $\mu$ -M3-1.3 $\mu$	Classic50n-2*10 $\mu$ -M3-1.3 $\mu$
9	MD22*81 $\mu$ -50n-1 $\mu$	CapaExt-2*5 $\mu$ -50n-1.3 $\mu$	CapaExt-2*5 $\mu$ -50n-1.3 $\mu$	CapaExt-2*10 $\mu$ -50n-1.3 $\mu$
10	Capacité 60 $\mu$ *60 $\mu$	TGN-2*5 $\mu$ -50n-1.3 $\mu$	TGN-2*5 $\mu$ -50n-1.3 $\mu$	TGN-2*10 $\mu$ -50n-1.3 $\mu$

	E	F	G	H
1	CapaExt2*10 $\mu$ -50n-1.3 $\mu$	CapaExt2*15 $\mu$ -50n-1.3 $\mu$	CapaExt2*20 $\mu$ -50n-1.3 $\mu$	CapaExt2*25 $\mu$ -50n-1.3 $\mu$
2	TGN2*10 $\mu$ -50n-1.3 $\mu$	TGN2*15 $\mu$ -50n-1.3 $\mu$	TGN2*20 $\mu$ -50n-1.3 $\mu$	TGN2*25 $\mu$ -50n-1.3 $\mu$
3	-	MD53*20 $\mu$ *50n-1 $\mu$	CapaExt5 $\mu$ -50n-M2-1.3 $\mu$	CapaExt5 $\mu$ -50n-1.3 $\mu$
4	-	Spiral MD53*20 $\mu$ *50n-1 $\mu$	CapaExt5 $\mu$ -50n-L/4-16.3 $\mu$	CapaExt5 $\mu$ -50n-M3-1.3 $\mu$
5	-	-	CapaExt2*100 $\mu$ -50n-1.3 $\mu$	-
6	-	MD53*20 $\mu$ *50n-0.5 $\mu$	MD53*20 $\mu$ *50n-0.5 $\mu$	-
7	-	Spiral MD53*20 $\mu$ *50n-0.5 $\mu$	Spiral MD53*20 $\mu$ *50n-0.5 $\mu$	-
8	Classic50n-2*10 $\mu$ M3-1.3 $\mu$	Classic50n-2*10 $\mu$ M2-1.3 $\mu$	Classic50n-2*10 $\mu$ -1.3 $\mu$	-
9	CapaExt-2*15 $\mu$ -50n-1.3 $\mu$	CapaExt-2*20 $\mu$ -50n-1.3 $\mu$	CapaExt-2*25 $\mu$ -50n-1.3 $\mu$	-
10	TGN-2*15 $\mu$ -50n-1.3 $\mu$	TGN-2*20 $\mu$ -50n	TGN-2*25 $\mu$ -50n-1.3 $\mu$	-

Remarque:

Classic – un HEMT standard

CapaExt – un transistor avec une capacité externe

TGN – un transistor avec une capacité interne


MD – un transistor multi-doigts

Spiral – une antenne spirale est ajoutée au transistor

Les transistors sont donnés dans le tableau sous la forme: type – W ( $\mu$ m) – L<sub>g</sub> (nm) – L<sub>sd</sub> ( $\mu$ m), par exemple: Classic 2\*25 $\mu$  - 60n - 1.3 $\mu$ .

### VI.1.B. Masque général de la plaque N° 11253 (TTOP4 et TTOP5)

Transistors à ondes plasma pour le modèle de Ryzhii, étude paramétrique



#### Description du masque

Les lignes A et H du masque contiennent des transistors avec les accès coplanaires destinés aux mesures hyperfréquences. Dans la ligne A le composant est inséré en série entre les plots d'accès, dans la ligne H – en parallèle.

Les lignes B à G contiennent des dispositifs avec la longueur de grille différente ( $L_g=200, 400, 800$  et  $1500$  nm). Les lignes B et C ont la distance entre les contacts ohmiques  $L_{sd}=1.3 \mu\text{m}$ , les lignes de D à G ont  $L_{sd}=2.6 \mu\text{m}$ .

Les différentes colonnes contiennent des composants avec les grilles décalées: les colonnes 1 et 4 – une grille centrée, les colonnes 2 et 5 - une grille décalée de 25%, les colonnes 3 et 6 – une grille décalée de 33%. Les colonnes 1 à 3 ont le développement  $W=25 \mu\text{m}$ , les colonnes 4 à 6 ont  $W=10 \mu\text{m}$ .

## VI. Annexes

Les colonnes 7 et 8 consistent des dispositifs spécifiques (sans grille, sans recess etc).

Les motifs de test et d'alignement sont inclus également.

### La liste des dispositifs sur le masque

	<b>1</b>	<b>2</b>	<b>3</b>	<b>4</b>
<b>A</b>	-		HFhz 2,6_25_1500_cent	
<b>B</b>	1,3_25_200_cent	1,3_25_200_d1/4	1,3_25_200_d1/3	1,3_10_200_cent
<b>C</b>	1,3_25_400_cent	1,3_25_400_d1/4	1,3_25_400_d1/3	1,3_10_400_cent
<b>D</b>	2,6_25_200_cent	2,6_25_200_d1/4	2,6_25_200_d1/3	2,6_10_200_cent
<b>E</b>	2,6_25_400_cent	2,6_25_400_d1/4	2,6_25_400_d1/3	2,6_10_400_cent
<b>F</b>	2,6_25_800_cent	2,6_25_800_d1/4	2,6_25_800_d1/3	2,6_10_800_cent
<b>G</b>	2,6_25_1500_cent	2,6_25_1500_d1/4	2,6_25_1500_d1/3	2,6_10_1500_cent
<b>H</b>	-		HFvt 2,6_25_1500_cent	


	<b>5</b>	<b>6</b>	<b>7</b>	<b>8</b>
<b>A</b>	HFhz 2,6_25_200_cent		HFhz 1,3_25_200_cent	HFhz 1,3_25_200_d1/4
<b>B</b>	1,3_10_200_d1/4	1,3_10_200_d1/3	1,3_25_0_0	2,6_10_200_cent_gr
<b>C</b>	1,3_10_400_d1/4	1,3_10_400_d1/3	1,3_10_0_0	2,6_10_200_d1/3_gr
<b>D</b>	2,6_10_200_d1/4	2,6_10_200_d1/3	2,6_25_0_0	2,6_25_200_cent_gr
<b>E</b>	2,6_10_400_d1/4	2,6_10_400_d1/3	2,6_10_0_0	2,6_25_200_d1/3_gr
<b>F</b>	2,6_10_800_d1/4	2,6_10_800_d1/3	1,3_10_	2,6_25_400_cent_gr
<b>G</b>	2,6_10_1500_d1/4	2,6_10_1500_d1/3	2,6_10_	2,6_10_400_cent_gr
<b>H</b>	HFvt 2,6_25_200_cent		HFvt 1,3_25_200_cent	HFvt 1,3_25_200_d1/4

Les dispositifs sont donnés sous la forme: L<sub>sd</sub> \_ W \_ L<sub>g</sub> \_ décalage.

Tous les transistors ont un doigt de grille sauf les transistors dans les lignes A et H qui ont deux doigts de grille.

### VI.1.C. Masque général de la plaque N° 16166 (DG-HEMT1)

#### Transistors à grille arrière (BG-HEMT)



#### Description du masque


Ce masque consiste des transistors avec une grille arrière de différentes dimensions:

- les différentes colonnes correspondent aux différentes longueurs de grille principale ( $L_g=50$  et  $100$  nm) et arrière ( $L_{bg}=250$  et  $500$  nm);
- les lignes correspondent aux différentes largeurs des composants ( $W=2 \times 15$ ,  $2 \times 25$ ,  $2 \times 35$  et  $2 \times 50$   $\mu\text{m}$ );
- entre autres les motifs de test et d'alignement sont inclus.

Deux trèfles de Van der Pauw pour les mesures de Hall sont inclus dans le masque, ceci afin de pouvoir mesurer la mobilité et la concentration électronique dans la structure à différentes étapes.

**VI.1.D. Masque général des plaques N° 17030 et 17031 (DG-HEMT2 et SG-HEMT)**

**Transistors double-grille (DG-HEMT)**



**Description du masque**

Ce masque consiste des transistors double-grille de deux longueurs de grille ( $L_g=40$  et  $100$  nm) et deux développements ( $W=2 \times 25$  e  $2 \times 50$   $\mu\text{m}$ ).

Les différentes lignes correspondent aux différents décalages d'une grille par rapport à l'autre: de  $-30$  nm pour la première ligne à  $+30$  nm pour la dernière, la ligne au milieu a un décalage nul.

Le masque contient les motifs de calibration de système de mesures sous pointes sur la plaque des composants. Les motifs sont: une ligne de transmission, deux motifs en circuit ouvert et et deux en circuit fermé.

Deux trèfles de Van der Pauw sont inclus dans le masque, ceci afin de pouvoir mesurer la mobilité et la concentration électroniques dans la structure à chaque étape. De plus, ceci permet de mesurer, après la fabrication, les paramètres en fonction des tensions des grilles appliquées.

Les motifs de test et d'alignement sont également inclus.

## **VI.2. Annexe 2 – Procédés de fabrication**

### **VI.2.A. Liste des produits utilisés lors des étapes technologiques**

- EDI<sup>110</sup>
- Alcool IPA<sup>111</sup>
- Acétone

Produits de lithographie:

- Révélateurs:
  - électronique MicroChem Corporation MIBK<sup>112</sup>
  - optique AZ-EM® AZ400K, AZ326MIF<sup>113</sup> et AZ726MIF;
- Résines électroniques PMMA<sup>114</sup> et P(MMA-MAA)<sup>115</sup>:
  - MicroChem Corporation PMMA 950K – 4%
  - MicroChem Corporation PMMA 495k – 3%
  - MicroChem Corporation P(MMA (8.5) MAA) - 13%
  - AllResist AR-P<sup>116</sup> 679.04 - PMMA 950 - 4%
  - AllResist AR-P 617.08 - P(MMA (8.5) MA) - 33%
- Résines optiques AZ:
  - AZ-EM® AZ1518
- Polymère de collage
  - Dow Cyclotene BCB<sup>117</sup> 3022-46
- Promoteurs d'adhérence:
  - Dow AP3000
  - AllResist HMDS<sup>118</sup>

Produits chimiques:

- Eau hydrogénée:
  - H<sub>2</sub>O<sub>2</sub> 30%
- Acides:
  - HCl 37%
  - H<sub>2</sub>SO<sub>4</sub> 96-98%
  - H<sub>3</sub>PO<sub>4</sub> 85%
- Bases:
  - NH<sub>4</sub>OH – 30%

---

110 EDI - Eau Désionisée

111 IPA – IsoPropyl Alcohol

112 MIBK - Methyl IsoButyl Ketone

113 MIF – Metal Ion Free

114 PMMA - Poly(Methyl MethAcrylate)

115 PMAA - Poly(MethAcrylic Acid)

116 ARP – All Resist Process

117 BCB - BisbenzoCycloButene

118 HMDS - HexaMethylDiSilizane

## **VI.2.B. Les étapes communes utilisées dans les procédés**

### Désoxydation:

- gravure  $\text{NH}_4\text{OH}+\text{H}_2\text{O}$  de 4+80ml pendant 1 min;
- rinçage  $\text{H}_2\text{O}$  pendant 30 sec;
- séchage avec  $\text{N}_2$ ;

### Résinage monocouche électronique classique:

- dépôt sur tournette de PMMA 950K-4%<sup>119</sup>;
- recuit sur plaque chauffante à 80°C pendant 10 sec, ensuite à 200°C pendant 5 min;
- épaisseur nominale obtenue 110 nm;

### Résinage bicouche électronique classique:

- dépôt sur tournette de P(MMA-MAA) 13%-8.5;
- recuit sur plaque chauffante à 80°C pendant 10 sec, ensuite à 200°C pendant 5 min;
- dépôt sur tournette de PMMA 495K-3%;
- recuit sur plaque chauffante à 80°C pendant 10 sec, ensuite à 200°C pendant 5 min;
- épaisseur nominale obtenue 670 nm;

### Résinage bicouche électronique en T:

- dépôt sur tournette de promoteur d'adhérence HMDS;
- dépôt sur tournette de AR-P<sup>120</sup> 679 - PMMA 950 - 4%;
- recuit sur plaque chauffante à 80°C pendant 10 sec, ensuite à 200°C pendant 5 min;
- dépôt sur tournette de AR-P 617 - P(MMA (8.5) MAA) - 7%;
- recuit sur plaque chauffante à 80°C pendant 10 sec, ensuite à 200°C pendant 5 min;
- épaisseur nominale obtenue 760 nm;

### Lithographie et révélation électroniques (classique et en T):

- écriture électronique avec Leica EBPG5000+ (tension d'accélération de 100 kV pour la lithographie en T);
- mélange MIBK+IPA 30+60 ml pendant 2 min;
- (pour la lithographie en T - Enlèvement du Ge, les détails sont donnés dans la suite);
- révélation avec MIBK/IPA pendant 1 min (révélation de la résine en bicouche T dure 2 min)
- rinçage IPA 30 sec;
- séchage avec  $\text{N}_2$ ;

### Résinage monocouche optique:

- dépôt sur tournette de AZ1518
- recuit sur plaque chauffante à 80°C pendant 1min;
- épaisseur nominale obtenue 1.1  $\mu\text{m}$ ;

### Lithographie et révélation optique standard:

- insolation avec aligneur MA6 pendant 4 sec à 10  $\text{mW}/\text{cm}^2$  (dose=40  $\text{mJ}/\text{cm}^2$ )
- mélange AZ400+ $\text{H}_2\text{O}$  50+300 ml pendant 15 sec;
- révélation avec AZ400/ $\text{H}_2\text{O}$  pendant environ 45 sec (contrôle visuel de la révélation);
- rinçage  $\text{H}_2\text{O}$  pendant 30 sec;
- séchage avec  $\text{N}_2$ ;

### Lithographie et révélation optique Novolak:

- résinage monocouche optique AZ1518 standard;
- traitement de surface AZ328 pendant 25 sec;
- lithographie optique standard, dose=23  $\text{mJ}/\text{cm}^2$

<sup>119</sup>Nous ne donnons pas les détails de dépôt de résine car ils dépendent de l'épaisseur désirée, de la tournette utilisée et ils évoluent au cours de temps

<sup>120</sup>ARP – All Resist Process

## VI. Annexes

- recuit sur plaque chauffante 110°C pendant 1 min;
- mélange AZ728MIF+H<sub>2</sub>O 50+150 ml pendant 30 sec;
- révélation avec AZ728MIF/H<sub>2</sub>O pur pendant environ 45 sec (contrôle visuel de la révélation);
- rinçage H<sub>2</sub>O pendant 30 sec;
- séchage avec N<sub>2</sub>;

### Dépôt de Nitrure de Silicium

- préchauffage à 260°C pendant 15 min;
- dépôt de 60 nm de Si<sub>3</sub>N<sub>4</sub>;

### Dépôt d'Oxyde de Silicium

- préchauffage à 260°C pendant 15 min;
- dépôt de 30 nm de SiO<sub>2</sub>;

### Gravure<sup>121</sup> de couche isolante (Si<sub>3</sub>N<sub>4</sub> ou SiO<sub>2</sub>) pour plots d'épaissement (RIE SF<sub>6</sub>):

- gravure par plasma SF<sub>6</sub> 20 sccm 100 W 200 mTorr pendant environ 45 sec (contrôle avec interféromètre);

### Gravure de couche isolante (Si<sub>3</sub>N<sub>4</sub> ou SiO<sub>2</sub>) pour pied de grille (RIE CHF<sub>3</sub>/CF<sub>4</sub>):

- gravure par plasma CHF<sub>3</sub>/CF<sub>4</sub> 20/20 sccm 100 W 50 mTorr pendant environ 1-3 min (contrôle avec interféromètre);
- nettoyage par plasma O<sub>2</sub> 30 sccm 75 W 30 mTorr 15 sec;

### Gravure des mesa:

- mélange H<sub>3</sub>PO<sub>4</sub>+H<sub>2</sub>O<sub>2</sub>+H<sub>2</sub>O de 10+2+160 ml pendant 2 min;
- gravure avec H<sub>3</sub>PO<sub>4</sub>/H<sub>2</sub>O<sub>2</sub>/H<sub>2</sub>O pendant 55 sec;
- rinçage avec EDI pendant 30 sec;

### Gravure du substrat d'InP:

- mélange HCl+H<sub>2</sub>O de 80+40 ml pendant 2 min;
- gravure avec HCl+H<sub>2</sub>O pendant 30 min;
- renouvellement de la solution de gravure HCl+H<sub>2</sub>O;
- gravure avec HCl+H<sub>2</sub>O pendant 30 min (contrôle visuel de la fin de gravure);
- rinçage avec EDI pendant 2 min;

### Recess standard (AS):

- mélange HCl+H<sub>2</sub>O de 10+100 ml pendant 2 min;
- mélange Acide Succinique (AS) + H<sub>2</sub>O<sub>2</sub> de 120+16 ml pendant 2 min;
- désoxydation avec HCl/H<sub>2</sub>O pendant 30 sec;
- gravure avec AS/H<sub>2</sub>O<sub>2</sub> pendant 1 min;
- rinçage sous EDI courante 2 min;

### Enlèvement du Ge:

- mélange H<sub>2</sub>O<sub>2</sub>+H<sub>2</sub>O 100+100ml pendant 2 min;
- gravure avec H<sub>2</sub>O<sub>2</sub>+H<sub>2</sub>O pendant 40 sec;
- rinçage avec EDI pendant 30 sec;

### Métallisation type contacts ohmiques:

- gravure in-situ dans bâti de métallisation: plasma Ar à 150 eV pendant 1 min 30;
- dépôt de la séquence Ni/Ge/Au/Ni/Au de 25/400/800/50/600 Å;
- recuit dans un four de recuit rapid JetFirst à 280°C pendant 20 s sous N<sub>2</sub>H<sub>2</sub>;

### Métallisation type plots d'épaissement:

- gravure in-situ dans bâti de métallisation: plasma Ar à 150 eV pendant 1 min 30;
- dépôt de la séquence Ti/Au de 1000/4000 Å;

### Métallisation type grilles:

---

121 Les paramètres de gravures sont différents en fonction du bâti utilisé

## VI. Annexes

- gravure in-situ dans bâti de métallisation: plasma Ar à 150 eV pendant 1 min 30;
- dépôt de la séquence Ti/Pt/Au de 250/250/3500 Å;

### Lift-off (retrait de la métallisation):

- dissolution de résine dans acétone pendant ~1-3 heures (contrôle visuel);
- rinçage avec acétone;
- rinçage avec IPA;
- séchage avec N<sub>2</sub>;

### Dérésinage:

- dissolution de résine dans acétone pendant 15-30 min;
- rinçage avec acétone;
- rinçage avec IPA;
- séchage avec N<sub>2</sub>;

### Nettoyage de résine:

- insolation pleine plaque sous Deep-UV<sup>122</sup> pendant 30-60 min;
- dissolution de la résine dans acétone pendant 15-30 min;
- rinçage avec acétone;
- rinçage avec IPA;
- séchage avec N<sub>2</sub>;

### Report sur un substrat hôte (GaAs ou Si):

- dépôt sur tournette de promoteur d'adhérence AP3000 sur le substrat hôte suivi par dépôt de BCB 3022-46;
- dépôt sur tournette de promoteur d'adhérence AP3000 sur la plaque composants suivi par dépôt de BCB 3022-46;
- mise en contact de la plaque composants avec le substrat hôte;
- collage sous 1 atm. pendant 45 min à 80°C
- recuit long dans un four sous N<sub>2</sub>:
  - montée en température jusqu'à 100°C pendant 40 min;
  - pallier à 100°C pendant 15 min;
  - montée en température jusqu'à 150°C pendant 15 min;
  - pallier à 150°C pendant 15 min;
  - montée en température jusqu'à 260°C pendant 80 min;
  - pallier à 260°C pendant 80 min;
  - refroidissement.

---

122 Deep-UV – UV profond (265 nm)

**VI.2.C. Procédé amélioré de fabrication des transistors à ondes plasma à capacité MIM intégrée (double couche de nitrure de silicium), N° Op. 11136, épitaxie N° S040603.**

Étape	Détails	Remarques
1. Marques et contacts ohmiques	Désoxydation Résinage bicouche électronique Lithographie et révélation électroniques Métallisation type contacts ohmiques Lift-off et nettoyage de résine	Dose 110/90 <sup>123</sup> $\mu\text{C}/\text{cm}^2$
2. Isolation par gravure mesa	Résinage optique Lithographie et révélation optiques Gravure mesa Dérésinage et nettoyage de résine	
3. Dépôt de $\text{Si}_3\text{N}_4$	Dépôt de $\text{Si}_3\text{N}_4$	
4. Plots d'épaississement	Résinage optique Lithographie et révélation optiques Gravure de $\text{Si}_3\text{N}_4$ Dérésinage et nettoyage Lithographie optique Novolak Métallisation type plots d'épaississement Lift-off et nettoyage de résine	RIE $\text{SF}_6$
5. Ouverture $\text{Si}_3\text{N}_4$ pour grille	Résinage électronique Lithographie et révélation électroniques Gravure de $\text{Si}_3\text{N}_4$ Dérésinage et nettoyage	Épaisseur 180 nm Dose 290 $\mu\text{C}/\text{cm}^2$ RIE $\text{CHF}_3/\text{CF}_4$
6. Dépôt 2-ème couche de $\text{Si}_3\text{N}_4$	Dépôt de $\text{Si}_3\text{N}_4$	
7. Pied de grille	Résinage électronique Lithographie et révélation électroniques Gravure de $\text{Si}_3\text{N}_4$ Dérésinage et nettoyage	Épaisseur 200 nm Dose 220 $\mu\text{C}/\text{cm}^2$ RIE $\text{CHF}_3/\text{CF}_4$
8. Haut de grille, recess et métallisation de grille	Résinage bicouche électronique Lithographie et révélation électroniques Recess standard Métallisation type grille Lift-off et nettoyage de résine	Dose 182 $\mu\text{C}/\text{cm}^2$

123 Deux doses différentes sont appliquées aux différents motifs (première aux lignes fines répétées, deuxième aux autres motifs)

**VI.2.D. Procédé amélioré de fabrication des transistors à ondes plasma pour une étude paramétrique, N° Op. 11253, épitaxie N° S040605.**

Étape	Détails	Remarques
1. Marques et contacts ohmiques	Désoxydation NH <sub>4</sub> OH Résinage bicouche électronique Lithographie et révélation électroniques Métallisation type contacts ohmiques Lift-off et nettoyage de résine	Dose 170 µC/cm <sup>2</sup>
2. Isolation par gravure mesa	Résinage optique Lithographie et révélation optiques Gravure mesa Dérésinage et nettoyage	
3. Dépôt de Si <sub>3</sub> N <sub>4</sub>	Dépôt de Si <sub>3</sub> N <sub>4</sub>	
4. Plots d'épaississement	Résinage optique Lithographie et révélation optiques Gravure de Si <sub>3</sub> N <sub>4</sub> Dérésinage et nettoyage Lithographie optique Novolak Métallisation type plots d'épaississement Lift-off et nettoyage de résine	RIE SF <sub>6</sub>
5. Pied de grille	Résinage électronique Lithographie et révélation électroniques Gravure de Si <sub>3</sub> N <sub>4</sub> Dérésinage et nettoyage	Épaisseur 200 nm Dose 220 µC/cm <sup>2</sup> RIE CHF <sub>3</sub> /CF <sub>4</sub>
6. Haut de grille, recess et métallisation de grille	Résinage bicouche électronique Lithographie et révélation électroniques  Recess standard / digital  Métallisation type grille Lift-off et nettoyage de résine	Dose 182 µC/cm <sup>2</sup> plaque 1 – recess standard avec AS plaque 2 – recess digital avec H <sub>2</sub> SO <sub>4</sub> (10 steps)

**VI.2.E. Procédé de fabrication des transistors à grille arrière (BG-HEMT), N° Op. 16166, épitaxie N° G060205**

Étape	Détails	Remarques
1. Marques et contacts ohmiques	Désoxydation Résinage bicouche électronique Lithographie et révélation électroniques Métallisation type contacts ohmiques Lift-off et nettoyage de résine	Dose 182 $\mu\text{C}/\text{cm}^2$
2. Isolation par gravure mesa	Résinage optique Lithographie et révélation optiques Gravure mesa Dérésinage et nettoyage	
3. Dépôt de $\text{Si}_3\text{N}_4$	Dépôt de $\text{Si}_3\text{N}_4$	
4. Plots d'épaissement	Résinage optique Lithographie et révélation optiques Gravure de $\text{Si}_3\text{N}_4$ Dérésinage et nettoyage Lithographie optique Novolak Métallisation type plots d'épaissement (reportée) Lift-off et nettoyage de résine	RIE $\text{SF}_6$     Ti/Au/Ti <sup>124</sup> 50/400/50 nm
5. Pied de grille	Résinage électronique Lithographie et révélation électroniques Gravure $\text{Si}_3\text{N}_4$ Dérésinage et nettoyage	Épaisseur 130 nm Dose 200 $\mu\text{C}/\text{cm}^2$ RIE $\text{CHF}_3/\text{CF}_4$ et $\text{O}_2$
6. Haut de grille, recess et métallisation de grille	Résinage bicouche électronique Lithographie et révélation électroniques Recess standard Métallisation type grille (reportée) Lift-off et nettoyage de résine	Dose 200 $\mu\text{C}/\text{cm}^2$   Ti/Pt/Au/Ti 25/25/325/25 nm
7. Report sur substrat hôte	Dépôt de BCB, mise en contact et recuit long	
8. Gravure de substrat et de couche d'arrêt	Gravure du substrat d'InP Gravure de la couche d'arrêt de GaInAs	Gravure type mesa, 1 min 30
9. Haut de grille	Résinage bicouche électronique Lithographie et révélation électroniques Métallisation type grille Lift-off et nettoyage de résine	Dose 200 $\mu\text{C}/\text{cm}^2$

<sup>124</sup> Cette séquence des métaux (c'est-à-dire avec une couche de Titan ajoutée) est nécessaire pour une meilleure adhérence des composants sur le BCB après le report

## VI.2.F. Procédé de fabrication des transistors double-grille (DG-HEMT), N°

### Op. 17030, épitaxie N° G061207

Les étapes 1 à 6 sont utilisées pour la fabrication de transistor simple-grille (SG-HEMT) de référence, N° Op. 17031, épitaxie a le N° G061203

Étape	Détails	Remarques
1. Marques et contacts ohmiques	Désoxydation	
	Résinage bicouche électronique	
	Lithographie et révélation électroniques	Dose 182 $\mu\text{C}/\text{cm}^2$
	Métallisation type contacts ohmiques	
2. Isolation par gravure mesa	Lift-off et nettoyage de résine	
	Résinage optique	
	Lithographie et révélation optiques	
	Gravure mesa	
3. Dépôt de SiO <sub>2</sub>	Dérésinage et nettoyage	
	Dépôt de SiO <sub>2</sub>	
4. Pied de grille	Résinage électronique	Épaisseur 130 nm
	Lithographie et révélation électroniques	Dose 200 $\mu\text{C}/\text{cm}^2$
	Gravure SiO <sub>2</sub>	RIE CHF <sub>3</sub> /CF <sub>4</sub> et O <sub>2</sub>
	Dérésinage et nettoyage	
5. Plots d'épaissement	Résinage optique	
	Lithographie et révélation optiques	
	Gravure de SiO <sub>2</sub>	RIE SF <sub>6</sub> (sur une plaque CHF <sub>3</sub> /CF <sub>4</sub> <sup>125</sup> )
	Dérésinage et nettoyage	
	Lithographie optique Novolak	
	Métallisation type plots d'épaissement (reportée)	Ti/Au/Ti 50/400/50 nm
6. Haut de grille en T, recess et métallisation	Lift-off et nettoyage de résine	
	Résinage bicouche électronique en T	
	Lithographie et révélation électroniques	Dose 160/250 <sup>126</sup> $\mu\text{C}/\text{cm}^2$ , révélation 2 min
	Recess standard	
	Métallisation type grille	Ti/Pt/Au/Ti 25/25/325/25 nm
7. Report sur substrat hôte	Lift-off et nettoyage de résine	
8. Gravure de substrat et de couche d'arrêt	Dépôt de BCB, Mise en contact et recuit long	
	Gravure du substrat d'InP	
	Gravure de la couche d'arrêt de GaInAs	Gravure type mesa, 1min30
9. Dépôt de SiO <sub>2</sub>	Gravure de la couche d'arrêt d'InP	Gravure type « substrat InP », 10 s
	Dépôt de SiO <sub>2</sub>	
10. Pied de grille	Résinage électronique	Épaisseur 130 nm
	Dépôt de 10 nm de Ge	
	Lithographie et révélation électroniques	Dose 285/400 $\mu\text{C}/\text{cm}^2$ (écriture à 100 kV)
	Gravure SiO <sub>2</sub>	RIE CHF <sub>3</sub> /CF <sub>4</sub> et O <sub>2</sub>
	Dérésinage et nettoyage	

<sup>125</sup>Gravure type RIE sur le masque de résine optique (AZ1518) est non souhaitable car elle provoque l'apparition des traces de résine difficilement enlevables

<sup>126</sup>Première dose correspond à l'écriture haute résolution (petits motifs), deuxième – basse résolution (grands motifs)

VI. Annexes

11. Haut de grille en T, recess et métallisation	Résinage bicouche électronique en T	
	Lithographie et révélation électroniques en T	Dose 150/250 $\mu\text{C}/\text{cm}^2$ , révélation 2 min
	Recess standard	
	Métallisation type grille (reportée)	Ti/Pt/Au/Ti 25/25/325/25 nm
	Lift-off et nettoyage de résine	

## **VI.2.G. Détails des manipulations pour la réalisation du recess digital**

### **Procédure utilisée pour le recess digital à base d'acide sulfurique (H<sub>2</sub>SO<sub>4</sub>):**

- mélange de H<sub>2</sub>O<sub>2</sub>+H<sub>2</sub>O 6+200 ml pendant 2 min;
- mélange de H<sub>2</sub>SO<sub>4</sub>+H<sub>2</sub>O 1+200 ml pendant 2 min;
- oxydation du matériau:
  - oxydation avec H<sub>2</sub>O<sub>2</sub>+H<sub>2</sub>O pendant 60 sec;
  - rinçage 1-er bain de EDI pendant 25 sec;
  - rinçage 2-ème bain de EDI pendant 20 sec;
- gravure du matériau:
  - gravure avec H<sub>2</sub>SO<sub>4</sub>+H<sub>2</sub>O pendant 30 sec;
  - rinçage 3-ème bain de EDI pendant 25 sec;
  - rinçage 4-ème bain de EDI pendant 20 sec;
- répétition de l'oxydation et de la gravure (durée du cycle complet est 3 min);
- rinçage avec EDI pendant 2 min.

4 bains de rinçage sont nécessaires pour éviter le mélange de l'oxydant avec la solution de gravure.

### **Procédure utilisée pour le recess digital à base d'acide citrique (C<sub>6</sub>H<sub>8</sub>O<sub>7</sub>):**

- mélange de H<sub>2</sub>O<sub>2</sub>+H<sub>2</sub>O 6+200 ml pendant 2 min;
- préparation de C<sub>6</sub>H<sub>8</sub>O<sub>7</sub><sup>127</sup>;
- oxydation du matériau:
  - oxydation avec H<sub>2</sub>O<sub>2</sub>+H<sub>2</sub>O pendant 60 sec;
  - rinçage 1-er bain de EDI pendant 25 sec;
  - rinçage 2-ème bain de EDI pendant 20 sec;
- gravure du matériau:
  - gravure avec la solution d'acide citrique pendant 30 sec;
  - rinçage 3-ème bain de EDI pendant 25 sec;
  - rinçage 4-ème bain de EDI pendant 20 sec;
- répétition de l'oxydation et de la gravure (durée du cycle complet est 3 min);
- rinçage avec EDI pendant 2 min.

Chaque bain de rinçage est renouvelé après chaque utilisation.

### **Solutions basées sur d'autres acides inorganiques:**

- solution à base d'acide orthophosphorique:
  - mélange de H<sub>3</sub>PO<sub>4</sub>+H<sub>2</sub>O 1+200 ml pendant 2 min;
- solution à base d'acide hydrochlorhydrique:
  - mélange de HCl+H<sub>2</sub>O 10+200 ml pendant 2 min;

---

127 L'acide citrique est tamponné avec une base NH<sub>4</sub>OH afin d'avoir le pH égal à 5.0

### **VI.3. Annexe 3 - Liste des publications et des conférences scientifiques**

#### **La liste des publications dans les journaux scientifiques:**

- 1. Oblique modes effect on terahertz plasma wave resonant detection in InGaAs/InAlAs multi-channel transistors**  
A.Shchepetov, C.Gardès, Y.Roelens, A.Cappy, S.Bollaert, S.Boubanga-Tombet, F.Teppe, D.Coquillat, S.Nadar, N.Dyakonova, H.Videlier, W.Knap, D.Seliuta, R.Vadoklis and G.Valušis  
Appl. Phys. Lett. 92, 242105, 2008
- 2. Current driven resonant plasma wave detection of terahertz radiation by multi-channel InGaAs Field Effect Transistors – Toward Dyakonov-Shur instability**  
S.Boubanga-Tombet, F.Teppe, D.Coquillat, S.Nadar, N.Dyakonova, H.Videlier, W.Knap, A.Shchepetov, C.Gardès, Y.Roelens, S.Bollaert, D.Seliuta, R.Vadoklis and G.Valušis  
Appl. Phys. Lett. 92, 212101, 2008
- 3. Digital wet etching of InGaAs/InAlAs modulation-doped heterostructure for nanometer-scale devices**  
C.Gardès, A.Shchepetov, Y.Roelens, S.Bollaert and X.Wallart  
Submitted to Journal of Vacuum Science Technology, vol. B
- 4. Plasma oscillations in nanotransistors for room temperature detection and emission of terahertz radiation**  
A.El Fatimy, R.Tauk, S.Boubanga, F.Teppe, N.Dyakonova, W.Knap, J.Lyonnet, Y.M.Meziani, T.Otsuji, M.-A.Poisson, E.Morvan, S.Bollaert, A.Shchepetov, Y.Roelens, Ch.Gaquiere, D.Theron and A.Cappy  
Phys. Stat. Sol. (c), N° 1, 244– 248, 2008
- 5. Experimental and theoretical investigation of terahertz optical beating detection by plasma waves in HEMTs**  
H.Marinchio, J.Torres, G.Sabatini, P.Nouvel, C.Palermo, L.Chusseau, L.Varani, F.Teppe, P.Shiktorov, E.Starikov, V.Gruzinskis, A.Shchepetov, S.Bollaert and Y.Roelens  
Phys. Stat. Sol. (c), N° 1, 257-260, 2008
- 6. Low frequency noise in InAlAs/InGaAs modulation doped field effect transistors with 50nm gate length**  
M.E.Levinshtein, S.L.Rumyantsev, R.Tauk, S.Boubanga, N.Dyakonova, W.Knap A.Shchepetov, S.Bollaert, Y.Rollens and M.S.Shur  
Journal of Applied Physics 102, 064506, 2007
- 7. Room temperature tunable detection of subterahertz radiation by plasma waves in nanometer InGaAs transistors**  
F.Teppe, M.Orlov, A.El Fatimy, A.Tiberj, W.Knap, J.Torres, V.Gavrilenko, A.Shchepetov, Y.Roelens and S.Bollaert  
Appl. Phys. Lett. 89, 222109, 2006
- 8. Tunable plasma wave resonant detection of optical beating in high electron mobility transistor**  
J.Torres, P.Nouvel, A.Akwoue-Ondo, L.Chusseau, F.Teppe, A.Shchepetov and S.Bollaert  
Appl. Phys. Lett. 89, 201101 2006

**9. Resonant and voltage-tunable terahertz detection in InGaAs/InP nanometer transistors**  
A.El Fatimy, F.Teppe, N.Dyakonova, W.Knap, D.Seliuta, G.Valušis, **A.Shchepetov**, Y.Roelens, S.Bollaert, A.Cappy and S.Rumyantsev  
Appl. Phys. Lett. 89, 131926, 2006

**10. Room-temperature terahertz emission from nanometer field-effect transistors**  
N.Dyakonova, A.El Fatimy, J.Łusakowski, W.Knap, M.I.Dyakonov, M.-A.Poisson, E.Morvan, S.Bollaert, **A.Shchepetov**, Y.Roelens, Ch.Gaquiere, D.Theron and A.Cappy  
Appl. Phys. Lett. 88, 141906, 2006

### **Conférences internationales :**

**1. Fabrication Technology and Device Performances of Ultra-Short 30-nm-Gate Pseudomorphic In(0.52)Al(0.48)As/In(0.75)Ga(0.25)As HEMTs**  
N.Wichmann, **A.Shchepetov**, I.Duszynski, Y.Roelens, X.Wallart, G.Dambrine, A.Cappy and S.Bollaert  
IPRM 2008. 25-29 May 2008, Versailles, France

**2. Room temperature amplification of optical-beating photoresponse in HEMTs**  
J.Torres, P.Nouvel, Ch.Palermo, L.Chusseau, L.Varani, F.Teppe, **A.Shchepetov** and S.Bollaert  
IRMMW -THz 2007. Proceeding published in IEEE. Page(s):738 - 739. 2-9 Sept. 2007, Cardiff, UK

**3. Room temperature detection and emission of Terahertz radiation by plasma oscillations in nanometer size transistors**  
W.Knap, F.Teppe, A.El Fatimy, N.Dyakonova, S.Boubanga, D.Coquillat, C.Gaquiere, **A.Shchepetov** and S. Bollaert  
IRMMW -THz 2007. Proceeding published in IEEE. Page(s):998 - 999. 2-9 Sept. 2007, Cardiff, UK

**4. Tunable plasma wave resonant detection of optical beating in high electron mobility transistor**  
J.Torres, P.Nouvel, L.Chusseau, F.Teppe, **A.Shchepetov** and S.Bollaert  
CLEO®/Europe-IQEC 2007. 17-22 June 2007. Munich, Germany.

**5. Plasma Wave HEMTs for THz applications.**  
**A.Shchepetov**, Y.Roelens, S.Bollaert, A.Cappy, N.Dyakonova, W.Knap, J.Lusakowski, F.Teppe, A.El Fatimy and M.Dyakonov  
IRMMW-THz 2006. Proceeding published in IEEE. Page(s):136 – 136. 18-22 Sept. 2006, Shanghai, China.

**6. Room-temperature terahertz emission from nanometer field-effect transistors**  
N.Dyakonova, A.El Fatimy, J.Łusakowski, W.Knap, M.I.Dyakonov, M.-A.Poisson, E.Morvan, S.Bollaert, **A.Shchepetov**, Y.Roelens, Ch.Gaquiere, D.Theron and A.Cappy  
IRMMW-THz 2006. Proceeding published in IEEE. Page(s):145 – 145. 18-22 Sept. 2006, Shanghai, China.

**7. Plasma wave HEMTs for THz applications**  
**A.Shchepetov**, Y.Roelens, S.Bollaert, A.Cappy, N.Dyakonova, W.Knap, J.Lusakowski and M.Dyakonov  
ESA Microwave Workshop. 15-16 May 2006, Estec, Nordwijk, Netherlands

**8. Resonant terahertz detection in InGaAs/AlInAs and AlGaIn/GaN based nanometric transistors**

## VI. Annexes

A.El Fatimy, F.Teppe, W.Knap, D.Seliuta, G.Valusis, M.Orlov, S.Bollaert, C.Gaquiere and **A.Shchepetov**  
17th ISSTT. 10-12 May 2006, Paris, France

### **9. Fabrication of plasma wave HEMTs for THz applications**

**A.Shchepetov**, Y.Roelens, S.Bollaert, A.Cappy, N.Dyakonova, W.Knap, J.Lusakowski and M.Dyakonov  
HETECH '05. 2-5 October 2005, Smolenice Castle, Slovakia

### **10. New HEMT structures for THz applications**

A.Cappy, N.Wichmann, S.Bollaert, X.Wallart, Y.Roelens, **A.Shchepetov** and W.Knap  
63rd Device Research Conference, DRC'05. 20-22 June 2005, 255-256, Santa Barbara, CA, USA

## **Conférences nationales :**

### **1. HEMTs AISb/InAs pour applications ultra-faible consommation**

S.Bollaert, A.Olivier, Y.Roelens, N.Wichmann, **A.Shchepetov**, G.Dambrine, A.Cappy, L.Desplanques et X.Wallart  
JNMO, 03-06 juin 2008, ile d'Oléron, France

### **2. Plasma wave HEMTs for THz applications**

**A.Shchepetov**, Y.Roelens, S.Bollaert, A.Cappy, N.Dyakonova, W.Knap, J.Lusakowski, F.Teppe, A.El Fatimy and M.Dyakonov  
4-ème Journée THz. 29 mai - 01 juin 2007, Bombannes, France

### **3. HEMT AISb/InAs pour applications ultra-faible consommation**

S.Bollaert, Y.Roelens, L.Desplanques, N.Wichmann, **A.Shchepetov**, X.Wallart, G.Dambrine et A.Cappy  
Actes des 15èmes Journées Nationales Microondes, (JNM) 2007, Toulouse, France. 23-25 mai 2007

### **4. HEMT AlInAs/InGaAs pseudomorphique sur substrat d'InP de longueur de grille de 30nm et de Ft = 450GHz**

N.Wichmann, **A.Shchepetov**, I.Duszynski, Y.Roelens, X.Wallart, G.Dambrine, A.Cappy and S.Bollaert  
Actes des 15èmes Journées Nationales Microondes, JNM 2007, Toulouse, France, 23-25 mai, 2007

### **5. HEMTs for millimeter and sub-millimeter waves applications**

S.Bollaert, A.Cappy, G.Dambrine, I.Duszynski, Y.Roelens, **A.Shchepetov**, X.Wallart and A.Wiesz  
GDR THz, Montpellier, France, 27-28 juin, 2005

### **6. Nanotransistors pour émission THz**

S.Bollaert, Y.Roelens, **A.Shchepetov**, X.Wallart, A.Cappy, J.Lusakowski, W.Knap, N.Dyakonova et M.Dyakonov  
3èmes Journées THz, Aussois, France, 10-13 mars, 2005



\*\*\*\*\*

## **VII. BIBLIOGRAPHIE**

\*\*\*\*\*



## VII. Bibliographie

[**190 GHz LNA NGST**] : M.Barsky et al, "Advanced InP and GaAs HEMT MMIC technologies for MMW commercial products", DRC 07 Conference proceeding, IEEE, 2007

[**220 GHz LNA Ommic**] : JC. Orhac et al, "Millimetre Wave MMIC LNA for Future Atmospheric Sounders ", ESA conference proceeding, , 2006

[**32 nm IMEC**]: IMEC, "32 nm SRAM fabricated using EUV technology", [www2.imec.be/imec\\_com/imec-reports-major-progress-in-euv\\_.php](http://www2.imec.be/imec_com/imec-reports-major-progress-in-euv_.php), 2008

[**45 nm node**]: Wikipedia, "45nm technological node", [www.wikipedia.org/wiki/45nm](http://www.wikipedia.org/wiki/45nm),

[**Chaplik**] : A.V. Chaplik et al, "", Zh. Eksp. Teor. Fiz., Springerlink, p.746, N°, Vol.62, 1972

[**CMOS 485 GHz**] : S. Lee, "Record RF performance of 45-nm SOI CMOS Technology", IEDM, IEEE, 2007

[**CMOS 50 GHz clock**] : T.Ohmi et al, "Revolutional Progress of Silicon Technologies Exhibiting Very High Speed Performance Over a 50-GHz Clock Rate", TED, IEEE, p.1471-1477, N°6, Vol.54, .2007

[**CMOS 60 GHz Radio**] : Terry Yao et al, "Algorithmic Design of CMOS LNAs and PAs for 60-GHz Radio", Journal of Solid-State Circuits, IEEE, p.1044-1057, N°5, Vol.42, 2007

[**COSMOS**]: Darpa, "Compound Semiconductor Materials On Silicon (COSMOS)", [www.darpa.mil/mto/programs/cosmos/index.html](http://www.darpa.mil/mto/programs/cosmos/index.html), 2007

[**Dambrine, Thèse**] : G. Dambrine, "Caractérisation des transistors à effet de champ: mesure de la matrice de repartition directe du schéma équivalent", Thèse à USTL EUDIL, 1989

[**Delcourt, Thèse**] : S. Delcourt, "Caractérisation de composants et dispositifs actifs en basse température en bande Ka et Q: application à la filière métamorphique", Thèse à IEMN, 2007

[**Detector noise**]: M.I. Finkel et al, "Hot electron bolometer mixer for 20 - 40 THz frequency range", [www.scontel.ru/Scontel\\_Eng](http://www.scontel.ru/Scontel_Eng),

[**DualLogic**]: IMEC, "DualLogic", [www.ims.demokritos.gr/DUALLOGIC/](http://www.ims.demokritos.gr/DUALLOGIC/), 2007

[**Dyakonov, Oblique Modes**]: M. Dyakonov, "Boundary instability of a two-dimensional plasma", <http://arxiv.org/abs/0802.3780v1>, 2008

[**Dyakonov, Plasma waves**] : M. Dyakonov et al, "Shallow Water Analogy for a Ballistic Field Effect Transistor: New Mechanism of Plasma Wave Generation by dc Current", Phys. Rev. Let., APS, p.2465-2469, N°15, Vol.71, 1993

[**Dyakonova, RT emission**] : N. Dyakonova et al, "Room-temperature terahertz emission from nanometer field-effect transistors", APL, AIP, p., N°141906, Vol.88, 2006

[**Fatimy, THz LT Detection**] : A.E. Fatimy, "Resonant and voltage-tunable terahertz detection in InGaAs/ InP nanometer transistors", APL, AIP, p., N°131926, Vol.89, 2006

[**Fourré, Thèse**] : H. Fourré, "Réalisation et caractérisation de transistors à effet de champs à hétérojonction de la filière AlInAs/GaInAs pour applications en ondes millimétriques", Thèse à IEMN,

## VII. Bibliographie

1997

[**Gardès, Thèse**] : C. Gardès, "Composants nanométriques balistiques de la filière InGaAs/InAlAs/InP pour applications hautes fréquences ", Thèse à IEMN, 2008

[**HBT InP 184-255 GHz ampli**] : V. Radisic, "Demonstration of 184 and 255-GHz Amplifiers Using InP HBT Technology", Microwave and wireless communication letters, IEEE , p.281-283, N°4, Vol.18, 2008

[**HBT InP 311 GHz VCO**] : V. Radisic, "Demonstration of a 311-GHz Fundamental Oscillator Using InP HBT Technology", Trans on Microwave theory and techniques, IEEE, p.2329-2335, N°11, Vol.55, 2007

[**HEMT 1 THz**] : R. Lai et al, "Sub 50 nm InP HEMT Device with Fmax Greater than 1 THz", IEDM, IEEE, 2007

[**HEMT 610 GHz Ft**] : S.-J. Yeon, "610 GHz InAlAs/In<sub>0.75</sub>GaAs Metamorphic HEMTs with an Ultra-Short 15-nm-Gate ", IEDM, IEEE, 2007

[**Hirakawa, THz Bloch oscillations**] : K. Hirakawa et al, "Negative Differential Conductivities and Terahertz Gain in Bulk Semiconductors and Superlattices", 66th DRC, IEEE, 2008

[**Hoël, Thèse**] : V. Hoël, "Conception, réalisation et caractérisation de transistors à effet de champ à hétérojonction sur substrat d'InP pour circuits intégrés coplanaires en bandes V et W", Thèse à IEMN, 1998

[**JPL THz Schottky Multiplier**]: Erich Schlecht, [trs-new.jpl.nasa.gov/space/bitstream/2014/40569/1/07-0781.pdf](http://trs-new.jpl.nasa.gov/space/bitstream/2014/40569/1/07-0781.pdf), 2007

[**Kizilyalli, Short Channel Effect**] : I.C. Kizilyalli et al, "Scaling Properties and Short-Channel Effects in Submicrometer AlGaAs/GaAs MODFET's: a Monte Carlo Study", TED, IEEE, p.234-249, N°2, Vol.40, 1993

[**Knap, First THz emission**] : W. Knap et al, "Terahertz emission by plasma waves in 60 nm gate high electron electron mobility transistors", APL, AIP, p.2331-2333, N°13, Vol.84, 2004

[**LT-GaAs**] : J. Zhang et al, "Terahertz pulse generation and detection with LT-GaAs photoconductive antenna", IEE Proceedings Optoelectronics, IEEE, p.98-101, N°2, Vol.151, 2004

[**Mateos, MC bufferless**] : T. Mateos et al, "Improvement of the high frequency performance of HEMTs by bufferless technology", IPRM, IEEE, 2002

[**Mateos, Ultra fast GUNN**] : J. Mateos et al, "Ultra fast Gunn effect at THz frequencies in HEMTs", IPRM, IEEE, 2006

[**Nguyen, Aspect ratio**] : L.D. Nguyen, "Ultra-High-Speed Modulation doped Fiel Effect Transistors: A Tutorial Review", IEEE, 1992

[**Nguyen, Vertical scaling**] : L. Nguyen et al, "Vertical scaling of ultra-high-speed AlInAs-GaInAs HEMTs", IEDM, IEEE, 1989

[**Parenty, Thèse**] : T. Parenty, "Etude et perspective des transistors à hétérostructure AlInAs/GaInAs de longueur de grille inférieure à 100nm et conception de circuits intégrés en bande G", Thèse à IEMN, 2003

## VII. Bibliographie

[**PHBT 765 GHz**] : W. Snodgrass et al, "Pseudomorphic InP/InGaAs Heterojunction Bipolar Transistors (PHBTs) Experimentally Demonstrating  $f_T = 765$  GHz at  $25^\circ\text{C}$  Increasing to  $f_T = 845$  GHz at  $-55^\circ\text{C}$ ", IEDM, IEEE, 2006

[**QCL 5 THz 300 K**] : M. Belkin et al, "Room temperature terahertz quantum cascade laser source based on intracavity difference-frequency generation", APL, AIP, p.201101, N°, Vol., 2008

[**QCL JPL**] : Q. Hu, JPL report 2006-2007, JPL, 2007

[**QinetiQ**]: QinetiQ, "Home, inspired solutions for a changing world", [www.qinetiq.com](http://www.qinetiq.com),

[**Ryzhii, Plasma responsivity**] : V. Ryzhii et al, "Plasma mechanism of terahertz photomixing in high-electron mobility transistor under interband photoexcitation", JAP, AIP, p.5756, N°10, Vol.92, 2002

[**Ryzhii, Recessed gate**] : V.Ryzhii et al, "Plasma oscillations in high-electron-mobility transistors with recessed gate", JAP, AIP, p.084507, N°, Vol.99, 2006

[**Sekigawa, XMOS**] : T. Sekigawa et al, "Calculated Threshold-Voltage Characteristics of an XMOS Transistor Having an Additional Bottom Gate", Sol. State Elec., Elsevier, p.827-828, N°8-9, Vol.27, 1984

[**Shchepetov, APL**] : A. Shchepetov et al, "Oblique modes effect on terahertz plasma wave resonant detection in InGaAs/ InAlAs multichannel transistors", APL, AIP, p.242105, N°, Vol.92, 2008

[**Shockley, FET**] : W. Shockley, "A Unipolar "Field-Effect" Transistor", Proceeding of the I.R.E, IEEE, p.1365-1376, N°11, Vol.40, 1952

[**Suemitsu, Kink**] : T. Suemitsu et al, "An Analysis of the Kink Phenomena in InAlAs-InGaAs HEMT's Using Two-Dimensional Device Simulation", TED, IEEE, p.2390, N°12, Vol.45, 1998

[**Teppe, RT detection sub THz**] : F. Teppe et al, "Room-temperature plasma waves resonant detection of sub-terahertz radiation by nanometer field-effect transistor", APL, AIP, p.052107, N°, Vol.87, 2005

[**TeraView**]: Teraview, "World's first company solely devoted to the commercial exploitation of Terahertz light", [www.teraview.com](http://www.teraview.com),

[**ThruVision**]: ThruVision, "Market leader in passive standoff terahertz imaging solutions", [www.thruvision.com](http://www.thruvision.com),

[**THz BWO**]: Wikipedia, "Backward wave oscillator", [www.wikipedia.org/wiki/Backward\\_wave\\_oscillator](http://www.wikipedia.org/wiki/Backward_wave_oscillator),

[**THz FEL**]: Jefferson Lab, "Breakthrough at Jefferson Lab: Terahertz Light ("T-rays")", [www.jlab.org/FEL/terahertz/](http://www.jlab.org/FEL/terahertz/),

[**THz photomixing**] : K. A. McIntosh, "Terahertz photomixing with diode lasers in low-temperature-grown GaAs", APL, AIP, p.3844, N°, Vol.85, 1995

[**THz Synchrotron**] : A. V. Makul'kin, "POSSIBLE SOURCE OF TERAHERTZ COHERENT SYNCHROTRON RADIATION BASED ON AN ULTRAMINIATURE SYNCHROTRON", Atomic Energy, Springerlink, p.846-852, N°5, Vol.101, 2006

[**THz Technology: An Overview**] : P.H. Siegel, "TERAHERTZ SENSING TECHNOLOGY. THz

## VII. Bibliographie

Technology: An Overview ", World Scientific, 2003

[**THz Telecom**] : T. Nagatsuma , "Exploring Sub-Terahertz Waves for Future Wireless Communications ", IRMMW-THz 2006, IEEE, 2006

[**TLM, Loh**] : W.M. Loh, "Modeling and measurement of contact resistances", TED, IEEE, p.512-524, N°3, Vol.34, 1987

[**TLM, Williams**] : R. Williams, "Modern GaAs processing methods", Artech House Microwave Library, Boston, 1990

[**Torres, Optical beating**] : J. Torres et al, "Tunable plasma wave resonant detection of optical beating in high electron mobility transistor", APL, AIP, p.201101, N°, Vol.89, 2006

[**Vasallo, Kink**] : B.G. Vasallo, "Monte Carlo study of kink effect in short-channel InAlAs-InGaAs high electron mobility transistors", JAP, AIP, p.4096, N°6, Vol.94, 2003

[**Veksler, THz detection DC current**] : D. Veksler et al, "Room-temperature plasma waves resonant detection of sub-terahertz radiation by nanometer field-effect transistor", Phys. Rev. B, APS, p.125328, N°, Vol.73, 2006

[**Wichmann, Gravure InP**] : N. Wichmann, "HEMT AlSb/InAs pour applications ultra-faible consommation", Journées Nationales de Microondes (JNM), , 2007

[**Wichmann, Thèse**] : N. Wichmann, "Conception, Fabrication et Caractérisation de Transistors Double-Grille de la filière AlInAs/GaInAs adapté en maille sur substrat InP. ", Thèse à IEMN, 2005



## RÉSUMÉ

Les applications émergentes dans la gamme des fréquences TéraHertz (THz,  $10^{12}$  Hz) stimulent le développement des composants actifs et passifs rapides ainsi que des émetteurs et des détecteurs de radiation travaillant dans ce domaine. Les dispositifs actuels ne répondent pas à tous les besoins de l'industrie à cause de la consommation, la taille et le coût très importants. La solution pour la réalisation des émetteurs et des détecteurs peut venir des transistors à ondes plasma que nous avons étudiés. Ce sont les composants à base de HEMT III-V exploitants les nouvelles propriétés de transport électronique. Les mesures de ces dispositifs ont montré les possibilités de l'émission et de la détection de la radiation autour de 1 THz, à température basse et ambiante. Une détection résonante avec une fréquence ajustable est possible. D'un autre côté il est nécessaire de réaliser les composants actifs électroniques (transistors) capables de fonctionner aux fréquences proches du THz. Ceci est nécessaire pour la réalisation des circuits rapides comme les amplificateurs, les mélangeurs et autres. Pour répondre à cette demande, nous avons étudié deux types de transistors double-grille. Les mesures ont prouvé l'amélioration des performances statiques et dynamiques (saturation de courant de drain et courant de drain maximal, efficacité de commande, transconductance et conductance de sortie, fréquences de fonctionnement). De plus, la consommation aux performances équivalentes est plus faible. Les simulations montrent que les performances peuvent être améliorées d'avantage.

### Title

Study and fabrication of nanometer devices for THz applications

### Abstract

The emergent applications in the Terahertz (THz) frequencies range stimulate the development of active and passive rapid devices as much as of emitters and detectors working in this domain. Actually existent devices do not respond to all industry needs because of too high consumption, size and cost, and other inconvenient. A solution for realisation of emitters and detectors could come from plasma-wave transistor that we studied. These devices are based on III-V HEMT and utilised a particular behaviour of electronic transport. Measurements have shown the possibility of emission and detection of radiation at about 1 THz. From the other hand it is necessary to realize electronic active devices (transistors) able to operate near the THz range. This is necessary for realisation of rapid integrated circuits such as amplifiers, mixers and so on. To do this we have chosen to study two kinds of double-gate transistors. Measurements have shown the increasing of static and dynamic performances (maximum drain current and drain current saturation, efficiency of charge control, transconductance, output conductance, operation frequencies). Besides, the same performances can be obtained at lower consumption. Simulations show that performances could be improved even more.

### Discipline: Microondes et Microtechnologies

#### Mots Clés

HEMT	InP	Matériaux III-V
TéraHertz (THz)	double-grille	Effets de canal court
Ondes plasma	Émetteur / détecteur	

#### Adresse du Laboratoire

Institut d'Électronique, de Microélectronique et de Nanotechnologie  
U.M.R. C.N.R.S. N° 8520, Département Hyperfréquences et Semiconducteurs  
Avenue Poincaré – B.P. 60069 – 59652 Villeneuve d'Ascq - France