N° d'ordre : 41348

# **THESE**

### Présentée à

# L'UNIVERSITE DES SCIENCES ET TECHNOLOGIES DE LILLE

Spécialité : Micro et Nanotechnologies, Acoustique et Télécommunications

Pour obtenir le titre de

# DOCTEUR DE L'UNIVERSITE

### Par

# SAMIRA BOUZID - DRIAD

# REALISATION ET CARACTERISATION DE TRANSISTORS HEMTS GAN POUR DES APPLICATIONS DANS LE DOMAINE MILLIMETRIQUE

Soutenu le 20 Décembre 2013 devant la commission d'examen

# Membres du jury

M. Tuami LASRI	Professeur, Université de Lille1	Président du jury
M <sup>me</sup> Nathalie MALBERT	Professeur, Université de Bordeaux1	Rapporteur
M. Jean-Guy TARTARIN	Professeur, Université de Toulouse3	Rapporteur
M. Hassan MAHER	Professeur, Université de Sherbrooke	Examinateur
M. Marc ROCCHI	Docteur, OMMIC, Limeil Brévannes	Examinateur
M. Jean-Claude DE JAEGER	Professeur, Université de Lille1	Directeur de thèse
M <sup>me</sup> Virginie HOEL	Docteur HDR, Université de Lille1	Co-Directrice de thèse
M. Nicolas DEFRANCE	Docteur, Université de Lille1	Invité

# Table des matières

Remerciements	
INTRODUCTION GENERALE	09
CHAPITRE I : GENERALITES SUR LE NITRURE DE GALLIUM ET LES TRANSISTORS HEMTS ALGAN/GAN	1
I. Introduction	1
II. HISTORIQUE DE LA TECHNOLOGIE NITRURE DE GALLIUM (GAN)	1
III. LES APPLICATIONS EN PUISSANCE HYPERFREQUENCE.	1
III.1. Applications et propriétés du nitrure de gallium	1
III.2. Figures de mérite	1
III.2.1. La figure de mérite de Jonson (JM)	1
III.2.2. La figure de mérite de Keys (FMK)	1
III.2.3. Facteur de mérite de Baliga (BMF)	1
IV. Proprietes des materiaux nitrures et des composants a base de nitrure de	
GALLIUM(GAN)	1
IV.1 Propriétés cristallographiques	1
IV.2 La bande intérdite	1
IV.3 Le champ de claquage	2
IV.4 La conductivité thermique	2
IV.5 Mobilité des porteurs dans le semiconducteur	2
V. TECHNIQUES DE CROISSANCE DU NITRURE DE GALLIUM ET SUBSTRATS UTILISES	2
V.1 Les substrats de croissance	2
V.2 Les techniques de croissance du GaN.	2
V.2.1 La technique MOCVD	2
V.2.2 La technique MBE.	2
VI. LA STRUCTURE HEMT ALGAN/GAN	2
VI.1. L'hétérojonction AlGaN/GaN	2
VI.2. Les polarisations spontanée et piézoélectrique	2
VI.2.1. La polarisation spontanée	2
VI.2.2. La polarisation piézoélectrique	2
VI.3. Mécanisme de formation du gaz bidimensionnel	3
VI.4. Ingénierie des couches minces de la structure HEMT	3
VI.4.1. Le substrat de Silicium	3
VI.4.2. Les couches de nucléation	3
VI.4.3. Le buffer de GaN	3
VI.4.4 l. L'espaceur d'AlN	3
VI.4.5. La couche d'AlGaN	3
VI.4.6. Le cap de GaN	3
VII. L'ETAT DE L'ART ACTUEL DES TRANSISTORS HEMTS GAN	3
VIII. CONCLUSION	3
Bibliographie	3

# CHAPITRE II: CARACTERISTIQUES ELECTRIQUES ET OPTIMISATION DU CONTACT

I. Introduction
II. PRINCIPE DE FONCTIONNEMENT DES TRANSISTORS HEMT ALGAN/GAN
II.1. Principe physique des électrodes du composant : structures métal-semiconducteur
II.1.1 En l'absence d'états d'interface-Modèle de Schottky-Mott
II.1.2 En présence d'états d'interface-Modèle de Bardeen
II.2. Types de métallisations conventionnelles.
II.2.1. Métallisation des contacts ohmiques
II.2.2. Métallisation des contacts Schottky
III. CARACTERISTIQUES ELECTRIQUES DU TRANSISTOR HEMT
III.1. Le courant de drain-source.
III.2. La transconductance G <sub>m</sub>
III.3. La conductance de sortie
III.4. La capacité grille-source
III.5. La capacité grille-drain (C <sub>gd</sub> )
III.6. La capacité drain-source
III.7. Résistances et éléments parasites d'accès
III.8. La fréquence de transition et la fréquence maximale d'oscillation
IV. TECHNOLOGIE DU TRANSISTOR HEMT ALGAN/GAN
IV.1 Le procédé de nettoyage du matériau
IV.2. Principales tapes technologiques
IV.2.1. Les marques d'alignement
IV.2.2. Les contacts ohmiques
IV.2.3. Le recuit rapide (RTA) post métallisation des contacts ohmiques
IV.2.4. L'isolation du composant
IV.2.4.1. Isolation par gravure
IV.2.4.2. Isolation par implantation He+
IV.2.5.Technologie de grille
IV.2.5.1. Grille en T
IV.2.5.2. Grille nitrure
IV.2.6.Passivation des transistors.
IV.2.6.1 Passivation par un diélectrique déposé par PECVD
IV.2.6.2. Passivation par dépôt de SiN In-Situ
IV.2.7. Les plots d'épaississement.
IV.2.8. Espacements grille-source et grille-drain des transistors HEMTs à grilles en T décentrées
V. TECHNOLOGIE DE TRANSISTORS A GRILLES AUTO-ALIGNEES.
V.1. Méthodologie suivie
V.2. Etat de l'art des HEMTs AlGaN/GaN à grilles auto-alignées
V.3. Fabrication du contact Schottky double chapeaux
V.3.1. Grille double chapeaux en utilisant un quadri-couche de résine
V.3.2. Technologie de grille double chapeaux à pied nitrure
V.4. Réalisation des contacts ohmiques en technologie auto-alignée
VI. Conclusion.
BIBLIOGRAPHIE

CHAPITRE III: CARACTERISATIONS ELECTRIQUES DES HEMTS ALGAN ET OPTIMISATION DU	İ
CONTACT SCHOTTKY	104
I. Introduction.	105
II. CARACTERISATIONS ELECTRIQUES.	106
II.1. Mesures TLM (Transmission Line Method).	106
II.1.1. TLM linéaires.	
II.1.2. TLM circulaires	108
II.2. Mesures effet-Hall	
II.3. Mesures en régime statique	109
II.3.1. Caractéristique de sortie I <sub>DS</sub> (V <sub>DS</sub> )	111
II.3.2. La transconductance G <sub>M</sub> .	112
II.3.3. Mesure du courant de grille en direct et en inverse.	113
II.4. Caractérisation en hyperfréquences	115
III. INGENIERIE DU COMPOSANT.	117
III.1 Les limitations physiques et géométriques	117
III.1.1. Le rapport d'aspect	117
III.1.2. La distance grille-drain	. 117
III.1.3. La distance grille-source	. 118
III.2. L'impact du recuit des plots d'épaississement sur les performances statiques	
III.3. De la géométrie du composant	
III.3.1.Influence des espacements grille-source et grille-drain sur les performances statiques	121
III.3. 2. Influence des espacements grille-source et grille-drain sur les performances RF	122
III.3.3. Conclusion sur la géométrie du composant.	124
III.4. Etudes du claquage dans les HEMTs AlGaN/GaN sur Si (111)	
III.4.1. Etude de l'évolution de la tension de claquage du HEMT en fonction des distances grill source et grille-drain	
III.4.2. Mesure du courant de drain du HEMT avec les tensions de drain en dessous du	124
pincement	. 127
III.4.3. Conclusion sur la tenue en tension	
IV. OPTIMISATION DU CONTACT SCHOTTKY SUR GAN	
IV.1 Technologie des composants fabriqués.	
IV.2. Propriétés des structures HEMTs étudiées.	
IV.3. Les mesures statiques sur les deux plaques 1090825A et 1090825C	
IV.4. Le courant de fuite de grille	
IV.5. Conclusion sur l'optimisation du contact Schottky	
V. ETUDE DE L'EFFET KINK DANS LES HEMTS ALGAN/GAN SUR SI (111)	135
V.1. Investigation de l'effet Kink à température ambiante	
V.2. Investigation sur l'effet- kink à températures cryogéniques	
V.3. Analyse de l'évolution du courant de grille à des températures cryogéniques	
V.4. Conclusion sur l'étude de l'effet Kink	. 143
VI. Conclusion	143
VI. Bibliographie	144

CHAPITRE IV: PERFORMANCES EN FREQUENCE, MESURES EN MODE PULSE ET	
CARACTERISATION EN PUISSANCE A 18GHZ	
I. Introduction	
II. HEMTS ALGAN/GAN POUR LA MONTEE EN FREQUENCE.	
II.1. Structure et technologie du composant	
II.2. Performances statiques et hyperfréquences	
II.2.1. Mesures en régime statique.	
II.2.2. mesures hyperfréquences	
II.3. Extraction des paramètres extrinsèques en petit signal	
II.3.1. Principe de la méthode.	
II.3.1.1 Les éléments extrinsèques	
II.3.1.2. Les éléments intrinsèques.	
II.3.2. Résultats obtenus	157
III. ANALYSE DU TEMPS DE TRANSIT DANS LES HEMTS ALGAN/GAN SUR SI A LONGUEUR DE GRILLE COURTE	150
III.1 Détermination du temps de transit total du transistor.	
III.2. Analyse de l'évolution du temps de transit de drain.	
IV. ETUDE DU PHENOMENE DE PIEGES DANS LES TRANSISTORS HEMTS ALGAN/GAN	
IV.1. Nature et origine des pièges dans le le HEMT AlGAN/GaN	
IV.2. Impact des pièges sur les transistors	
IV.2.1. Gate-lag.	
IV.2.2. Drain -lag	
IV.3. Caractérisation en régime impulsionnel	
IV.3.1. Intérêt et principe des mesures pulsées	
IV.3.2. Quantification de la densité des pièges dans les HEMTs AlGaN/GaN	
IV.4. La densité de puissance escomptée à 18GHz.	
IV.5. Conclusion	
V. MESURE DE PUISSANCE HYPERFREQUENCE DES HEMTS ALGAN/GAN A 18GHZ	
V.1. Classe de fonctionnement des transistors.	
V.2. Les indicateurs de performance en puissance des transistors HEMTs	_
V.2.1. La puissance de sortie (P <sub>out</sub> )	
V.2.2. Le gain en puissance	
V.2.3. Le gain transducteur $(G_T)$ .	
V.2.4. Le rendement en puissance ajoutée (PAE).	
V.3. Mesures au LSNA des transistors AlGaN/GaN et analyse de l'effet du prétraitement de surface l'effondrement du courant de drain.	
V.3.1. Mesure de puissance à 18GHz sur l'échantillon n°1(sans prétraitement de surface)	176
V.3.1.1 Cartographie	177
V.3.1.2 Mesures de puissance hyperfréquence	178
V.3.2. Mesures de puissance à 18GHz sur l'échantillon n°2 (avec prétraitement de surface $N_2O$ )	182
VI. CONCLUSION	
VII.BIBLIOGRAPHIE	
CONCLUSION GENERALE.	
Abstract	
Lista das publications	

Réalisation et caractérisation des transistors HEMTs GaN pour des applications dans le domaine millimétrique

Réalisation et caractérisation des transistors HEMTs GaN pour des applications dans le domaine millimétrique

A mon cher époux Malik A ma petite adorable Elissa A mes chèrs frères et soeurs A mes chèrs parents et mes beaux parents...

#### Remerciments

Ce travail de thèse a été effectué dans le cadre d'une convention CIFRE entre la société OMMIC présidée par Monsieur Marc Rocchi, l'Institut d'Electonique, de Microélectronique et de Nanotechnologie (IEMN) dirigé par Monsieur Lionel Buchaillot, Directeur de recherche CNRS et l'Association Nationale de la Recherche et de la Technologie (ANRT).

Je tiens à remercier Monsieur Lionel Buchaillot et Monsieur Gilles Dambrille de m'avoir accueillie à l'IEMN ainsi que Monsieur Marc Rocchi au sein de la société OMMIC.

J'adresse mes sincères remerciements au professeur Jean Claude De Jaeger qui a assuré la direction de cette thèse. Je lui suis grandement reconnaissante pour sa disponibilité, son investissement, sa patience ainsi que ses encouragements. Je le remercie de m'avoir accueillie dans son groupe de recherche et de m'avoir offert les meilleures conditions de travail tout au long de ma thèse.

Je tiens également à remercier Monsieur Hassan Maher Professeur à l'université de Sherbooke pour m'avoir confié cette étude et m'avoir accueillie à OMMIC. Je le remercie pour ses compétences scientifiques et tout le temps qu'il m'a consacré. Merci à tout le personnel de la société OMMIC sans oublier Vincent Delmouly et Michel Renvoise.

J'adresse mes sincères remerciements au Professeur Tuami Lasri qui me fait l'honneur de présider la commission d'examen.

Je remercie sincèrement Madame Nathalie Malbert, Professeur à l'université de Bordeaux 1, et Monsieur Jean Guy Tartarin, Professeur de l'université de Toulouse 3, qui me font l'honneur de juger ce travail en qualité de rapporteurs. Je leur suis très reconnaissante de l'intérêt qu'ils ont porté à mes travaux.

Mes plus sincères remerciements s'adressent également à Madame Virginie Hoel, Docteur HDR à l'université de Lille1 qui a co-dirigé ces travaux. Je la remercie particulièrement pour sa disponibilité, ses précieux conseils notamment en technologie et ses qualités humaines. Merci pour la confiance qu'elle m'a témoignée et ses encouragements et merci d'avoir entretenu une atmosphère des plus conviviales durant tout le déroulement de cette thèse.

J'exprime ma plus grande gratitude envers Monsieur Nicolas Defrance, Maître de conférence à l'école polytechnique de Lille pour ses compétences scientifiques, sa disponibilité, sa sympathie. Je le remercie particulièrement pour ses encouragements, sa grande implication dans l'analyse des travaux effectués. Merci pour toutes les remarques très enrichissantes et ses orientations précieuses notamment dans la phase de rédaction.

Que Monsieur Ali Soltani et Madame Marie Lesecq, Maîtres de Conférences à l'Université de Lille 1 et membres du groupe de recherche Composants et Dispositifs Microondes de Puissance, et Monsieur Farid Medjdoub chercheur CNRS trouvent ici mes francs remerciements pour leur sympathie et leurs encouragements. Je tiens ici à leur exprimer mes plus sincères sentiments d'amitié.

Merci à Damien Ducatteau, Vanessa, Sylvie et Etienne pour leurs compétences en matière de caractérisation qu'ils ont souvent mises à mon service.

Ma profonde gratitude à Monsieur Marc François pour son aide précieuse en lithographie électronique et ses précieux conseils ainsi qu'à François Vaurette, Yves Deblock, et Pascal Tilmant pour leurs compétences et leur disponibilité. Je ne pourrais oublier de remercier Annie, André Leroy et tout le personnel de la salle blanche d'être toujours à l'écoute et d'avoir toujours répondu à mes attentes.

Une pensée à Valéria Giacomo-Brunel, David Brunel et le petit adorable Mathias. Je ne peux oublier les bons moments partagés à l'IEMN au bureau 119.

Mes sincères remerciements s'adressent également au Professeur El-hadj Dogheche et le Professeur Didier Decoster pour m'avoir accueillie à Lille dans le cadre de mon master. Je les remercie pour leurs compétences scientifiques, pour le temps qu'ils m'ont consacré et leur bonne humeur. Une pensée également à Monsieur Jean Pièrre Vilcot, directeur de recherche CNRS et Monsieurs Mathieu Halbwax de l'équipe optoéléctronique.

La liste est longue pour tous les citer mais je tiens à remercier tous les doctorants, les postdoctorants et tous les chercheurs et le personnel administratif, Sylvie, Farah, Anne Callewaert et Nora.

Je tiens tout particulièrement à remercier Sabine Zsunerits Professeur à l'université de Lille1, Rabah Boukherroub, Directeur de Recherche CNRS et leurs deux princesses Ines et Lisa. Je les remercie pour leurs encouragements, la motivation qu'ils ont su me communiquer dans des phases difficiles et de m'avoir soutenue tout au long de ma thèse. Je n'oublierai jamais les bons moments que nous avons partagés ensemble.

Je remercie mes chers parents, mes frères et sœurs. Je n'en serais point là sans eux... Une pensée particulière à mon petit frère Massi et ma pertite soeur Katia qui ont toujours su me redonner le sourire.

Je remercie ma belle famille, ainsi que mes chers cousins et cousines qui ont toujours pensé à moi.

J'exprime mes sincères remerciements à mon cher époux Malik qui a su être patient tout le long de ce travail. Je le remercie pour son soutien, ses encouragements qui m'ont été d'une grande aide durant toute cette période. Enfin, une tendre pensée pour notre petite adorable Elissa. Tu nous as apporté de la joie et du bonheur dans notre quotidien. Ton visage et ton sourire m'ont aidé à surmonter les moments les plus difficiles. Bientôt on pourra passer plus de temps ensemble et vivre pleinement notre quotidien.

et caractérisat	tion des transist	ors HEMTs Ga	N pour des app	plications dans	s le domaine m	illimétrique
		<u>Introducti</u>	on générale			
	et caractérisa	et caractérisation des transist		et caractérisation des transistors HEMTs GaN pour des application  des transistors HEMTs GaN pour des applications des transistors HEMTs GaN pour des applications des transistors des transistors de la complexitation de la complexitation des transistors de la complexitation de		et caractérisation des transistors HEMTs GaN pour des applications dans le domaine m

Le domaine de la microélectronique a été marqué ces dernières décennies par un accroissement de la demande en matière de composants pouvant fonctionner dans des plages de fréquences de plus en plus élevées [1], [2], [3]. Les besoins émergeants dans ce domaine ne sont pas uniquement liés au marché des télécommunications, mais bien à d'autres domaines d'applications tels que l'électronique embarquée à destination de l'automobile, les équipements médicaux et l'aéronautique.

Ces applications nécessitent l'utilisation d'amplificateurs de puissance fonctionnant dans des gammes de fréquences supérieures au gigahertz. Ainsi, grâce aux résultats probants enregistrés ces dernières années [1-4] dans le domaine des transistors à effet de champ, les tubes à vide de puissance se sont vus remplacés par des transistors dotés de cette technologie pouvant atteindre des plages de fréquences plus élevées.

Au début des années 90, les transistors de puissance fonctionnant au-delà du gigahertz étaient principalement basés sur une technologie de semi-conducteurs III-V petit gap, comme l'arséniure de gallium (GaAs). Bien que cette dernière ait permis une montée en fréquence importante comparativement à la technologie silicium (Si), ses limitations en termes de densité de puissance (1,6 W/mm à une fréquence de 2GHz) et en dissipation thermique (0,5W/cm. K), constituent à l'heure actuelle un obstacle non négligeable pour franchir de fortes puissances dans le domaine des ondes millimétriques. C'est ainsi que les investigations se sont intensifiées ces dernières années sur le développement de matériaux à grand gap.

L'arrivée des matériaux à large bande interdite tel que le nitrure de Gallium (GaN) sur le marché des semiconducteurs, constitue une avancée sérieuse pour l'électronique de puissance haute fréquence. Indisponible à l'état naturel, le nitrure de gallium (GaN) est un matériau synthétique dont l'élaboration en film mince reste solidaire à un substrat d'accueil. Dans le cas idéal, ce substrat d'accueil est le GaN à l'état massif qui permet l'obtention de films minces de très bonne qualité cristallographique en raison d'un accord en mailles parfaitement satisfait. Cependant, ce dernier reste très couteux et la disponibilité de substrats semi-isolants de taille suffisante pose encore un problème. Pour contourner ce problème, d'autres substrats de substitution ont été développés parmi lesquels on peut trouver le saphir, le carbure de silicium, le diamant et le silicium. Le carbure de silicium s'est révélé être très attractif pour la croissance du GaN avec un faible désaccord de mailles cristallines et une bonne conductivité thermique en comparaison avec le saphir et le silicium. En revanche, le coût des films obtenus reste pénalisant et le recourt aux substrats bas coûts apparait comme une réelle alternative permettant d'envisager leur embarquement dans les appareils grand public telle que la téléphonie mobile par exemple. Ainsi, la combinaison d'un matériau grand gap avec un substrat silicium comme support de croissance constitue un atout et à la fois un vrai challenge pour cette filière. En effet, le substrat de silicium contribue à pallier la faible disponibilité du GaN à l'état massif et permet surtout de réduire les coûts de production grâce aux tailles importantes des plaques épitaxiées (jusqu'à 12 pouces). Avec une bande interdite de 3.6 eV et un champ critique de claquage de 5.10<sup>6</sup> V/cm, le nitrure de gallium est naturellement prédestiné aux applications de fortes puissances. En effet, pour les transistors à effet de champ à base de GaN, la tension de claquage résultante est nettement supérieure à 50 V, alors que celle-ci dépasse rarement les 10 V dans le cas des technologies silicium ou III-V usuelles (InP, GaAs). En outre, les propriétés piézo-électriques de ces matériaux lui offrent de meilleures densités de courant notamment dans la structure de type HEMT (High Electron Mobilité Transistors) sans avoir recours au dopage, ce qui accroît davantage les potentialités de ces matériaux.

En vue de contribuer au développement de la technologie des composants III-N, et notamment à la maturité de la technologie GaN, notre étude est axée sur la mise au point d'un procédé de fabrication des transistors HEMTs AlGaN/GaN dans l'objectif d'accroitre leurs performances et de réduire leur coût de production, grâce notamment à l'utilisation du silicium en guise de substrat d'accueil. L'objectif principal est basé sur le développement d'étapes critiques de fabrication, simples, fiables et reproductibles, des HEMTs AlGaN/GaN sur silicium (111) avec une fréquence de fonctionnement supérieure à 90 GHz et une fréquence maximale au-delà de 200GHz.

Les travaux assignés à cette étude sont donc axés sur :

- 1. La détermination d'une structure optimisée grâce à des simulations de type Schrödinger Poisson de la structure HEMT;
- 2. La détermination d'une topologie de composants submicroniques pour atteindre les performances souhaitées ;
- 3. La conception des masques électroniques avec les dimensions géométriques optimales
- 4. La mise au point des étapes technologiques critiques de fabrication d'un HEMT
- 5. La caractérisation des transistors en régimes statique et dynamique
- 6. L'extraction des éléments parasites en régime petit signal
- 7. Les mesures de la densité de puissance à 18GHz

Ce manuscrit est scindé en quatre parties principales : le chapitre I est dédié au rappel des propriétés physiques et électriques du nitrure de gallium et du nitrure d'Aluminium mais aussi aux techniques de croissance de ces matériaux ainsi qu'aux substrats utilisés à cet effet. Ensuite, après avoir abordé les propriétés piézoélectriques et le principe de la formation du gaz bidimensionnel dans l'hétérostructure AlGaN/GaN, nous décrirons l'empilement et le rôle des couches de la structure HEMT utilisée dans le cadre de notre travail. Enfin, en vue de cerner l'évolution des investigations sur les transistors HEMTs AlGaN/GaN, un état de l'art en fréquence ainsi qu'en densité de puissance en sortie sont répertoriés.

Après un bref rappel de la théorie et du mécanisme physique de la structure métal semiconducteur, le second chapitre sera dédié à l'étude du transistor HEMT AlGaN, en rappelant les indicateurs de performances en statique comme en hyperfréquence pour ensuite aborder la technologie de fabrication. Les étapes technologiques de fabrication ainsi que les différentes technologies de grille développées seront ensuite présentées avec les optimisations apportées à chaque étape dans le cadre de ce travail. L'accent sera notamment porté sur la technologie de grille en T et de la grille à double chapeaux qui constitue un profil innovant pour accroître les performances hyperfréquences des transistors HEMTs. Le profil double chapeaux constitue aussi une bonne perspective pour la fabrication de transistors basés sur la technologie des HEMTs à grilles auto-alignées que nous avons développée au cours de ces travaux. Après présentation de

l'état de l'art actuel pour les HEMTs AlGaN/GaN à grille auto-alignée, nous décrivons l'approche technologique adoptée pour leur fabrication ainsi que les différentes contraintes rencontrées.

Le chapitre III est consacré à la caractérisation des transistors à longueur de grille courte tant en régime statique qu'en hyperfréquence. L'ensemble des résultats obtenus seront présentés et analysés. L'étude en régime petit signal a conduit à l'extraction des éléments intrinsèques et extrinsèques du transistor. Une étude sur la géométrie du composant a été également accomplie grâce à la fabrication de HEMTs AlGaN/GaN avec des distances grille-source et grille-drain différentes. L'évolution des performances statiques et hyperfréquences avec différents espacements drain-source et grille-source a été analysée. Ensuite, les mesures de courant de grille en fonctionnement transistor pour différentes tensions V<sub>DS</sub> à température ambiante ont été effectuées. Les résultats obtenus attestent de la présence de l'effet Kink. Ce dernier est marqué par une augmentation du courant de drain au voisinage de la tension de coude accompagnée d'un accroissement du courant de grille. La forme du courant de grille prend la forme d'une cloche à mesure que la tension de drain augmente, ce qui laisse penser au phénomène de pièges sensibles à l'augmentation de la tension drain-source. Pour comprendre l'origine de ce phénomène, nous avons effectué des mesures en températures cryogéniques pour voir l'impact de la température sur l'évolution de ce phénomène. Des mesures de la tension de claquage ont été également présentées pour les différents espacements drain-source et grille-source.

Le chapitre IV est dédié principalement à la réalisation et à la caractérisation de transistors HEMTs à grilles courtes pour la montée en fréquence et en puissance hyperfréquence. Une optimisation du contact Schottky par la fabrication de grilles en T courtes et de grilles double chapeaux a permis l'obtention de performances en fréquence  $F_T$  et  $F_{MAX}$  à l'état de l'art. Une étude du temps de transit total du transistor et de la contribution du temps de drain et du temps de charge a été analysée. Dans la deuxième partie de ce chapitre, nous présenterons l'ensemble des mesures pulsées effectuées dans le but de quantifier les densités de pièges en termes de drain-lag et de gate-lag. Deux types d'échantillons ayant la même structure HEMT ont été considérés. Le premier contient une couche de passivation  $Si_3N_4/SiO_2$  (100/50nm) avec un prétraitement de surface et le second échantillon comporte une passivation à base de  $Si_3N_4$  (50nm) sans prétraitement de surface préalable. Enfin, les mesures de puissance à 18GHz ainsi que les résultats obtenus sur des transistors avec un prétraitement de surface et ceux n'ayant pas subit de prétraitement de surface sont exposés dans la dernière partie de ce chapitre.

# CHAPITRE I

LA FILIERE NITRURE DE GALLIUM POUR DES TRANSISTORS HEMTS ALGAN/GAN SUR SUBSTRAT DE SILICIUM (111)

# I. Introduction

Dans ce chapitre, nous allons rappeler les propriétés des nitrures d'éléments III-N telles que leurs propriétés cristallographiques, leurs paramètres de maille, les principales techniques de croissance et les substrats possibles pour leur synthèse. Nous évoquerons également leurs propriétés élastiques ainsi que le champ électrique interne qui limite leurs propriétés optiques. Ensuite, nous détaillerons l'hétérostructure AlGaN/GaN sur silicium (111), en rappelant le mécanisme de la formation du gaz bidimensionnel ainsi que le rôle de chaque couche constituant la structure HEMT étudiée dans le cadre de ce travail de thèse. Enfin, nous synthétiserons les performances atteintes avec les HEMTs AlGaN/GaN tant en fréquence maximale de fonctionnement qu'en densité de puissance hyperfréquence.

# II. Historique de la technologie nitrure de gallium (GaN)

Bien que la synthèse du GaN remonte pour la première fois à 1939 [5], la première épitaxie sur un substrat silicium n'a été obtenue qu'en 1969 par Maurska et Tienjen [6]. Depuis, la course à l'enrichissement de la librairie des composants, de plus en plus performants, à base de matériaux à large bande interdite s'est intensifiée à travers de nombreuses investigations visant à augmenter la fréquence de fonctionnement des transistors et leur densité de puissance hyperfréquence [7]. Par la suite Amono et al [9] ont montré la possibilité de faire croître du GaN par la technique MOCVD (Metal Organic Chemical Vapor Deposition) sur un substrat de saphir en s'appuyant sur la méthode dite « two steps method ». Cette dernière consistait à faire croître le buffer d'AlN à basses températures, suivi de la croissance de GaN à haute température. Ainsi, la croissance de GaN de bonne qualité à l'aide des réacteurs MOCVD a ouvert de nouvelles perspectives industrielles pour ce matériau. Cette réelle percée technologique, notamment dans la croissance du GaN de bonne qualité cristallographique a suscité l'intérêt de la communauté scientifique pour cette nouvelle filière. Les années 90 ont connu une effervescence en termes d'investigations portant sur le GaN, tant pour des applications optiques que pour l'électronique en hyperfréquences. En 1991, Asif Khan et al. [10] ont observé, pour la première fois, la formation spontanée d'un gaz d'électrons (2DEG) dans l'hétérostructure AlGaN/GaN.

Deux ans plus tard, le même groupe de chercheurs à démontré le premier transistor à haute mobilité électronique (HEMT) à base de l'hétérostructure AlGaN/GaN [11] [12]. Dans le domaine de l'optoélectronique, Nakamura et al. [13] ont réalisé la première diode émettant dans le bleu. Quelques années plus tard, ce même groupe a fabriqué le premier laser bleu à base de nitrure de gallium [14].

Ainsi, l'évolution des performances du GaN a été extrêmement rapide. Particulièrement, pour les applications optoélectroniques, la maturité technologique a été marquée par l'arrivée sur le marché de composants à base de GaN tels que le laser émettant dans le bleu et les diodes électroluminescentes. La figure I.1, retrace l'évolution de la technologie GaN et les inventions qui ont marqué le marché des matériaux grand gap.

Synthèse du 1 <sup>ier</sup> film GaN	Synthèse du GaN type P	Première LED GaN	Observation du Gaz 2D AlGaN/GaN	1 <sup>er</sup> HEMT AlGaN/GaN	Premier Laser bleu InGaN
1932	1961	1971	1991	1993	1996
USA	USA	USA	USA	Japon	Japon-Sony

Figure .I.1. Les principales inventions qui ont marqué l'évolution de la technologie GaN

Paradoxalement, malgré les progrès enregistrés ces dernières années, les composants à base de GaN pour l'électronique de puissance requièrent encore de sérieuses investigations pour comprendre les nombreux phénomènes physiques non maîtrisés à ce jour, à savoir : les états de surfaces, la passivation de surface, le drain-lag.. Ceci permettra également d'améliorer davantage les performances et la fiabilité des composants de la filière nitrure de gallium.

# III. Les applications en puissance hyperfréquence

# III.1. Applications et propriétés du nitrure de gallium

Bien que le silicium (Si) soit un matériau de choix pour de nombreuses applications, dans le domaine de l'amplification de puissance, cette technologie atteint vite ses limites intrinsèques. En effet, les LDMOS FETs (Lateral Double-diffused-Metal-Oxyde-Semiconductor Field- Effect – Transistors) utilisés pour les applications de puissance sont limités par une fréquence de fonctionnement inférieure à 3.5 GHz [9]. Dans ce contexte, les composants à base de GaAs représentent une bonne alternative pour remplacer la technologie silicium grâce à leurs performances fréquentielles qui les prédestinent entre autre au domaine de la téléphonie mobile, actuellement en plein essor. Néanmoins, la technologie GaAs reste pénalisée en densité de puissance en raison de son faible champ de claquage. En effet, en densité de puissance en bande S reporté dans la littérature, l'état de l'art demeure inférieur à 3.5W/mm.

En vu d'obtenir de fortes densités de puissance dans la gamme des hautes fréquences déjà franchies avec la filière GaAs, voire au delà, le développement de transistors à base de matériaux combinant un grand gap, un fort champ de claquage et une forte densité d'électrons apparaît comme une solution incontournable. Des matériaux à large bande interdite tels que le GaN et le SiC répondent favorablement au cahier des charges et offrent beaucoup de potentialités. Le tableau I.1 reprend les différentes caractéristiques physiques et électriques du nitrure de gallium ainsi que ses propriétés matériau en comparaison avec le Si et le GaAs.

	Si	GaAs	GaN
Bande interdite (eV) @	1.1 indirect	1.4 Direct	3.4 direct
300°C			
Mobilité des électrons	1400	8500	1000
(cm <sup>2</sup> /V.s)			
Mobilité des trous	600	400	30
(cm <sup>2</sup> /V.s)			
Vitesse de saturation	1	2	2.5
des électrons (10 <sup>7</sup> cm/s)			
Champ de claquage	0.3	0.4	>5
$(10^6 \text{ V/cm})$			
Conductivité thermique	1.5	0.46	1.3
(W.cm <sup>-1</sup> .K <sup>-1</sup> )			

Tableau I.1. Caractéristiques du matériau GaN comparées au Si et au GaAs.

D'après le tableau I.1, on peut remarquer que le GaN possède un champ de claquage important comparé aux autres matériaux. Ce champ de claquage élevé favorise l'obtention d'une puissance de sortie élevée (8 fois supérieure aux technologies III-V conventionnelles telle que le GaAs). La bonne conductivité thermique du GaN, qui est de l'ordre de 1.3W.cm<sup>-1</sup>.K<sup>-1</sup> contre seulement 0.46W. cm<sup>-1</sup>.K<sup>-1</sup> pour le GaAs, est très avantageuse pour l'évacuation des calories et pour pallier le problème d'auto-échauffement des dispositifs. Il convient de noter que la mobilité des électrons dans le canal (2DEG) de la structure HEMT AlGaN/GaN sur Si (111) atteint 2000 cm²/V.S [38].

Outre la vitesse de saturation des électrons relativement importante (3.10<sup>7</sup> cm/s), favorisant les applications hautes fréquences, les densités d'électrons dans le canal des transistors (2DEG) de l'ordre de 10<sup>13</sup> cm<sup>-2</sup>, (obtenues avec une hétérostructure AlGaN/GaN) sont d'un grand atout notamment pour l'amplification de puissance des signaux. De nombreux domaines d'applications de la filière III-N peuvent être énumérés, à savoir : l'aéronautique, l'automobile, les télécommunications... La figure I.2, résume les domaines phares d'applications de cette technologie.




Figure I.2. Domaines d'application des transistors HEMTs GaN

La primauté du GaN, comparée au Si ou au GaAs, dans le domaine des hautes fréquences et de la forte densité de puissance, est confirmée par les facteurs de mérite communément utilisés pour évaluer les performances des semiconducteurs pour une application donnée. Ces indicateurs de performances sont traités dans le paragraphe suivant.

## III.2. Facteures de mérite

Exprimé en fonction des paramètres intrinsèques du matériau à analyser, le «facteur de mérite» est un indicateur de performance d'un matériau. Parmi facteurs rapportées dans la littérature et servant d'indicateurs de performance dans le domaine des hyperfréquences, on distingue :

#### III.2.1. Le facteur de mérite de Johnson (JM)

Elle décrit particulièrement l'aptitude du matériau semi-conducteur à répondre aux applications hautes fréquences et de forte puissance [15].

$$JM = \frac{E_c \times V_{sat}}{2 \times \pi}$$
 Eq.I.1

Où E<sub>C</sub> est le champ électrique critique, et V<sub>sat</sub> la vitesse de saturation des porteurs.

### III.2.2. Le facteur de mérite de Keyes (FMK)

Ce facteur est décrit en fonction des paramètres électriques du matériau tels que sa conductivité thermique ( $\lambda$ ), sa permittivité électrique ( $\epsilon$ ), la vitesse de saturation des porteurs ( $\epsilon$ ) et la vitesse de la lumière dans le vide ( $\epsilon$ =8.108). Ainsi, le facteur de mérite de Keyes nous renseigne notamment sur les performances thermiques et fréquentielles que peut atteindre le matériau, [16].

$$KMS = \lambda \left( \frac{c \times v_{sat}}{4 \times \pi \times \varepsilon} \right)$$
 Eq.I.2

#### III.2.3. Facteur de mérite de Baliga (BMF)

Le facteur de mérite de Baliga apporte une appréciation en termes de tenue en tension du composant, étant donné, qu'il prend en compte la mobilité des porteurs ( $\mu$ ), la permittivité électrique du matériau (E) et le champ électrique critique ( $E_c$ ) [17].

$$BFM = \varepsilon \times \mu \times E_c^3$$
 Eq.I.3

Néanmoins, la compatibilité des matériaux avec la technologie silicium se mesure généralement par un facteur de mérite normalisé. Le tableau I.2, reprend les indicateurs de performances précédentes, mais cette fois-ci normalisés par rapport au silicium :

	Si	GaAs	GaN	4H-SiC
JFM	1	11	790	410
KFM	1	0.45	1.8	5.1
BFM	1	28	910	290

Tableau I.2 : Les différents facteurs de mérite du: Si, GaAs, GaN et SiC normalisés par rapport au silicium

Dans le but de bénéficier de la haute conductivité thermique du SiC, la croissance du GaN sur un substrat SiC peut être très prometteuse pour le domaine millimétrique. Toutefois, le coût d'élaboration du SiC à l'heure actuelle demeure très élevé, environ 2000 euros pour un substrat de trois pouces. Ceci a un impact considérable sur le coût des composants, et notamment, sur le marché basé sur cette technologie. Dans ce contexte, des techniques de croissance fiables et reproductibles ont été développées sur le substrat de silicium, réputé pour son faible coût et la disponibilité en plaquettes de grandes tailles, permettant la fabrication de composants alliant performance et bas coût.

Les résultats publiés dans la littérature sur les structures HEMTs sur substrat de silicium témoignent des potentialités de cette combinaison (matériau grand gap avec un substrat bas coût) pour des applications de puissance hyperfréquence.

# IV. Propriétés des matériaux nitrures et des composants à base de nitrures de gallium (GaN)

### IV.1. Propriétés cristallographiques

Le nitrure de gallium peut se présenter selon trois arrangements cristallographiques différents :

- Zinc Blende
- Sel gemme
- Wurtzite

#### Réalisation et caractérisation des transistors HEMTs GaN pour des applications dans le domaine millimétrique

La structure zinc blende est obtenue sur des substrats de structure cubique selon l'axe [011], tels que le SiC, le Si ou encore le GaAs. La structure sel gemme, (également appelée NaCl) est composée de deux sous-réseaux cubiques à faces centrées d'atomes d'azote et de gallium, décalés

de a/2 (a est le paramètre de maille). L'obtention de ce type de structure nécessite une forte pression, supérieure à 50 GPa. Cette forte pression qui réduit le paramètre de maille, donne naissance à des interactions inter-ioniques de Coulomb et privilégie les liaisons ioniques aux liaisons covalentes (figure. I. 3).




Figure I.3. Les différentes structures cristallographiques du GaN, a) Wurzite, b) Zinc blende, c) Sel gemme

En comparaison avec les structures Zinc blende et Sel Gemme, la structure Wurtzite ou hexagonale est la structure cristalline la plus stable tant sur le plan thermique que mécanique. Cette structure est caractérisée par les paramètres de maille a et c, mais aussi par le paramètre u = 1/c, où l est la longueur de liaison Ga-N suivant l'axe c [17]. À température ambiante a = 0,318 nm et c = 0,518 nm. Le rapport c/a est proche de la valeur théorique attendue dans une structure Wurtzite. Cette dernière est constituée de deux sous-réseaux hexagonaux : un réseau de GaN représenté par des boules vertes (figure I.4) et un réseau d'azote représenté en violet.




Figure I.4: Schéma de la structure cristalline de type Wurtzite du GaN

L'épitaxie d'un film mince de GaN est constituée d'un empilement des deux sous-réseaux : le gallium et celui de l'azote par alternance. En fonction du type d'atomes déposés en dernier lieu, (définissant la surface de l'épitaxie obtenue), on distingue deux types de film : le GaN à face gallium (avec atomes de gallium en dernier réseau) et le GaN à face azote (ayant l'azote en réseau final déposé) (figure I.5).




Figure I.5. Polarité des couches de GaN hexagonales a) polarité gallium, b) polarité azote, [30].

Néanmoins, dans les deux cas, l'association des deux éléments gallium et azote d'électronégativités différentes engendre un transfert de charges de l'élément présentant une forte électronégativité vers l'élément ayant une faible électronégativité. Ce phénomène est à l'origine de la polarisation spontanée, qui est la caractéristique première du nitrure de gallium, et qui sera abordée en détail dans le paragraphe dédié aux phénomènes de polarisation. Par ailleurs, l'élaboration du matériau peut se faire sur plusieurs directions de croissance. On distingue essentiellement trois plans (ou directions) de croissance. Le plan a, le plan m et le plan c (figure I.6).




Figure.I. 6: Représentation des trois directions de croissance possibles pour le GaN.

Réalisation et caractérisation des transistors HEMTs GaN pour des applications dans le domaine millimétrique

Le choix d'une direction, par rapport à une autre, dépend essentiellement de l'application envisagée. En effet, la croissance selon l'axe c est exclusivement destinée à des applications électriques notamment en haute fréquence, en raison d'un fort champ électrique interne qui peut atteindre plusieurs centaines voire des milliers de KV/cm. En revanche, dans le domaine de l'optoélectronique, l'intensité de la photoluminescence dans les puits quantiques se voit atténuée. En effet, la présence d'un champ électrique interne important selon cet axe (de l'ordre de 9MVcm) dans le cas des boîtes quantiques GaN/AlN [19], induit une modification de leurs propriétés optiques : un décalage de la luminescence des boîtes vers les plus basses énergies (le rouge) et une réduction de l'efficacité radiative. Ainsi, la suppression de ce champ interne par l'utilisation de structures non polaires de type [1-100] (plan m) ou plan a, est une bonne altérnative pour émettre dans les longueurs d'ondes courtes : émission dans le bleu par exemple. Néanmoins, la technologie GaN non polaire (plan a et m) est très peu développée, en raison des tailles de substrats très réduites (quelques mm²) associées à un prix relativement élevé. Certains laboratoires, notamment le CRHEA en France, développent des héterostructures GaN/ZnO basées sur l'épitaxie par jets moléculaires (EJM). Cependant, en raison des conditions de croissance très critiques, l'épitaxie du GaN non polaire est très peu maîtrisée à l'heure actuelle.

A l'inverse, la croissance du GaN selon l'axe c est obtenue aisemment par la technique MOCVD (Metal-Organic Chemical Vapor Deposition) [17-22] qui semble être maitrisée par de nombreux fabriquants de GaN à travers le monde tels que Nitronex, EpiGaN, CRHEA,... Destinées aux applications de puissance hyperfréquence qui nécessitent un fort champ électrique, les couches de GaN utilisées dans le cadre de notre travail, ont été obtenues par MOCVD suivant la direction c. Elles possédent un fort potentiel pour le développement de nouvelles générations de composants de puissance fonctionnant à de très hautes fréquences, grâce à ses propriétés physiques extrêmement favorables.

#### IV.2. La bande interdite

Par définition, la bande interdite représente l'énergie nécessaire à un électron pour passer de la bande de valence à la bande de conduction. Comme nous pouvons le constater au travers du tableau I.1, le GaN possède la plus large bande intérdite (3.3 eV). L'évolution de la largeur de bande en fonction de la température suit la loi empirique de Varshni [23] :

$$Eg(T) = Eg(0) - \frac{\alpha \cdot T^{2}}{T + \beta}$$
 Eq. I. 4

Avec Eg(0)=3.47 eV;  $\alpha$ =0.00077eV/°K et  $\beta$ =600°K

Un autre semiconducteur de la même famille des matériaux III-N est souvent allié au GaN pour développer des composants performants. Il s'agit du nitrure d'aluminium (AlN). Comme le GaN, la structure cristalline de l'AlN est hexagonale et possède également une polarisation spontanée. Ce dernier permet la formation de l'alliage AlGaN très stable thermiquement. En faisant varier la fraction molaire de l'aluminium dans la couche d'AlGaN, il devient possible de moduler sa bande interdite de 6.2 eV (pour AlN) à 3.4 eV (pour le GaN) (Figure I.7).




Figure. I.7. Energie de la bande interdite en fonction du paramètre de maille pour les matériaux GaN, AlN et AlGaN

Comme il sera démontré ultérieurement, le désaccord de mailles entre le GaN et l'AlGaN est à l'origine de la polarisation piezoélectique. Les polarisations spontannées et piezoélectriques constituent les mécanismes phares de la structure AlGaN/GaN étant donné qu'ils sont à l'origine de l'apparition du gaz d'électrons bidimentionnel à l'interface côté GaN.

La valeur de la hauteur de barrière de la couche d'AlGaN  $(E_{g(Al_xGa_{1-x}N)})$  peut être déterminée en fonction du taux d'Aluminium (x) contenu dans la couche d'AlGaN et des bandes d'énergie de l'AlN et du GaN suivant l'équation de Van Schilfgaarde [24] (équation I.5) :

$$E_{g(Al_xGa_{1-x}N)} = x \cdot E_{g_{AlN}} + (1-x)E_{g_{GaN}} + x(1-x)$$
 Eq.I.5

En résumé, le GaN et l'AlN sont des matériaux grand gap, qui présentent une polarisation spontanée et une polarisation piezoélectrique sous l'effet d'une contrainte ainsi que des champs de claquage supérieurs respectivement de 3MV/cm et 11MV/cm. Associés à une grande stabilité thermique, ces propriétés prédestinent ces matériaux à des applications à hautes tensions et hautes températures. De plus, la combinaison de ces deux matériaux engendre le ternaire AlGaN dont les propriétés physiques et électriques se révèlent très prometeuses. La question qui s'impose à ce stade est celle du taux d'aluminium optimal dans le ternaire AlGaN utilisé dans les composants HEMTs comme couche barrière. Ceci sera abordé dans le paragraphe consacré à la structure HEMT AlGaN/GaN.

#### IV.3. Le champ de claquage

Lorsque le transistor possède un champ de claquage élevé, il peut supporter des tensions de fonctionnement élevées ce qui est important pour la puissance. Les largeurs des bandes interdites du GaN et de l'AlN qui sont respectivement de 3.6 eV et 6.2 eV entrainent des champs électriques critiques de 3.3 MV/cm pour le GaN et de 11MV/cm pour l'AlN. La valeur du champ de claquage se révèle proportionnelle au gap par la relation suivante :

$$Ec \infty K. Eg(T)^{3/2}$$
 Eq.I. 6

où K est un facteur de proportionalité et Eg l'énergie du gap.

## IV.4. La conductivité thermique

La conductivité thermique  $K_{th}$  d'un matériau traduit sa capacité à évacuer la chaleur provenant de la puissance dissipée lors du fonctionnement du composant. En l'absence d'une bonne conductivité thermique, la puissance dissipée provoque une augmentation de la température du composant ce qui engendre une chute de la mobilité des électrons et une diminution des performances. Avec une conductivité thermique de (1.3W/K/cm), le GaN est nettement plus attractif comparativement au GaAs dont la conductivité thermique ne dépasse pas 0.5 W/K/cm. De plus, l'accroissement des performances thermiques des structures à base de GaN est rendue possible par son association avec le SiC comme substrat d'accueil.

## IV.5. Mobilité des porteurs dans le semiconducteur

A l'état d'équilibre thermodynamique et en l'absence d'une exitation extérieure, les électrons se déplacent de manière aléatoire dans le cristal sous l'effet de l'agitation thermique. La somme vectorielle des vitesses des porteurs est nulle et ceci ne donne lieu à aucun déplacement cohérent de charges. En revanche, l'application d'un champ électrique externe entraîne les porteurs de charges libres avec une énergie suffisante pour que la vitesse des porteurs reste proportionnelle au champ appliqué si celui-ci reste inférieur à  $10^5 \text{V/cm}$ . Ainsi, en présence d'un champ électrique externe, les porteurs se déplacent sans interaction avec le réseau cristallin pendant un temps T correspondant au libre parcourt moyen. La mobilité est liée à ce libre parcours sans choc dans le semi-conducteur. De plus, toute modification du réseau cristallin entraîne une modification de cette mobilité des porteurs. En effet, l'ajout d'atomes dopants et/ou l'augmentation de la température entrainent des perturbations dans le réseau cristallin qui affectent la mobilité. En fonction du type de matériau, lorsque le champ électrique devient important, la loi de variation de la mobilité par rapport au champ électrique se traduit généralement par une variation non linéaire de la vitesse de dérive des porteurs :

$$V = \mu$$
 (E).E Eq.I.7

Avec *v* la vitesse de dérive, μ(E) la mobilité des porteurs, et E le champ électrique. Les éléments des colonnes III-V du tableau de Mendeleïev présentent un pic de survitesse tandis que pour les autres éléments, la vitesse de dérive des porteurs est continûement croissante jusqu'à la saturation. A titre d'exemple, pour de forts champs électriques, la vitesse des porteurs dans le GaN est très supérieure à celle du GaAs : le pic de survitesse se produit pour un champ électrique de 200kV/cm pour le GaN contre seulement 5kV/cm pour le GaAs. Par ailleurs, la mobilité des électrons influence également la valeur de la tension de coude, qui représente la tension charnière entre la zone ohmique et la zone de saturation des caractéristiques I-V des transistors.

De plus, une faible mobilité des porteurs entraîne une augmentation de la résistance R<sub>ON</sub>, soit une augmentation des pertes et donc une diminution du gain et de la PAE du transistor. Ces effets seront d'autant plus présents pour des applications électroniques à hautes fréquences et/ou à de fortes températures. La vitesse de saturation des matériaux à grand gap est obtenue pour des

champs électriques beaucoup plus grands que ce que l'on obtient généralement pour les matériaux Si ou GaAs.

Une présentation des principales caractéristiques des matériaux permet de mettre en avant les potentialités des matériaux grand gap pour la génération de puissance hyperfréquence. Les différents paramètres physiques et électriques des semi-conducteurs conventionnels et ceux présentant un grand gap sont répertoriés dans le tableau I. 3 :

Matériaux	Gap E <sub>g</sub> (eV)	Champ critique E <sub>c</sub> (MV/cm)	Permittivité ε <sub>r</sub>	Mobilité élctronique μ <sub>n</sub> (cm.v <sup>-1</sup> .s <sup>-1</sup> )	Mobilité de trous μ <sub>n</sub> (cm.v <sup>-1</sup> .s <sup>-1</sup> )	Vitesse de saturation $v_{sat}(10^7 cm.s^{-1})$	Conductivité thermique K(w.k <sup>-1</sup> .cm <sup>-1</sup> )
Si	1.12	0.3	11.8	1400	600	1	1.5
GaAs	1.43	0.4	12.8	8500	400	2	0.5
6H-SiC	2.9	2.2	9.7	400	90	2	4.5
4H-SiC	3.26	2.5	10	750	115	2	4.5
GaN	3.36	3.3	9	1000	320	2.5	1.3
Diamant	5.47	10	5.5	2200	1600	2.7	20

Tableau.I.3. Caractéristiques électriques des matériaux conventiels et matériaux grand gap

A travers ce tableau, il ressort que les matériaux grand gap sont plus propices pour l'électronique de puissance, avec par exemple une conductivité thermique du carbure de silicium qui est dix fois supérieure à celle de l'arséniure de gallium. D'autre part, le champ critique du nitrure de gallium correspondant au claquage du matériau (qui est de 3.3 MV/cm) est également dix fois supérieur à celui du silicium (0.32 MV/cm). Par conséquent, le GaN va se substituer au silicium et à l'arseniure de gallium lorsqu'il est question de franchir des tensions de polarisation élevées et des densités de puissance importantes.

# V.Techniques de croissance du nitrure de gallium et substrats utilisés

#### V.1. Les substrats de croissance

Idéalement, le GaN est déposé sur un substrat de GaN massif. Bien que l'élaboration et la fabrication de composants sur GaN massif ait été démontrée [10], les substrats de GaN massif sont de taille très réduite avec un coût relativement important (> 10 000 euros) notamment pour une utilisation à l'échelle industrielle. Par conséquent, la croissance du GaN a été mise au point sur de nombreux substrats de substitution comme le saphire (Al<sub>2</sub>O<sub>3</sub>), le carbure de silicium (SiC), ou encore le silicium (Si) dont les caractéristiques cristallines et thermiques sont répértoriées dans le tableau.I.4.

	GaN	$Al_2O_3$	SiC	Si
Constante de maille (A°)	3.19	4.75	3.08	5.43
Désaccord en mailles	0	14	4	17
Coefficient de dilatation thermique(10 <sup>-6</sup> K <sup>-1</sup> )	5.6	7.5	4.46	2.6
Conductivité thermique (W/cmK)	1.7	0.5	5	1.5

Tableau.I.4. Comparaison des propiétés des substrats utilisés pour la croissance du GaN.

La croissance de GaN de bonne qualité cristallographique sur les substrats de substitution cités précédemment (saphire, SiC, Si) devient un vrai challenge en raison du désaccord de mailles qui engendre des défauts structuraux relativement importants.

Historiquement, le saphir fut le premier substrat utilisé pour la croissance du GaN grâce à son coût relativement faible et à la stabilité de ses propriétés thermiques et mécaniques. Cependant, le saphir a été très vite conccurencé par d'autres substrats (SiC, Si) en raison de sa faible conductivité thermique qui limite la densité de puissance des dispositifs. Le SiC est distinctement le substrat de substitution par excellence pour la croissance de GaN de haute qualité sans avoir recourt à l'utilisation de couches de nucléation comme dans le cas du silicium. Avec une excellente conductivité thermique (tab.I.1), ce substrat permet une meilleure dissipation de la chaleur. Malheureusement, la taille des substrats disponibles sur le marché est relativement réduite et son coût demeure considérablement élevée. Ces facteurs ont un impact non négligeable sur le coût des composants obtenus. Par conséquent, il devient intéressant de trouver un substrat de substitution bas coût, disponible et facile à élaborer. Le silicium répond largement à ces critères avec une conductivité thermique meilleure que celle du saphir (1.3 W/cm.K contre 0.5 W/cm.K pour le saphir). En revanche, l'obtention de films de GaN sur silicium devient un vrai challenge en raison du désaccord de maille. Pour pallier ce verrou technologique, de nombreuses investigations ont porté tant sur le développement d'une technique de croissance plus poussée que sur la mise en œuvre des combinaisons de films de nucléation qui permettent d'atténuer progressivement le désacord de mailles entre le substrat et le matériau GaN. Ainsi, on aboutit à des taux de dislocation les plus faibles possibles. Aujourd'hui, des techniques et des conditions critiques de croissance ont été mises au point ce qui permet l'élaboration de GaN de bonne qualité. Cependant, d'autres améliorations telles que la densité de pièges et les défauts structuraux sont en cours d'investigation pour repousser davantage les limitations en puissance rencontrées par le composant.

# V.2. Les techniques de croissance du GaN

Le fort désaccord de mailles entre le substrat et la couche épitaxiée crée des contraintes qui sont à l'origine de dislocations importantes. Pour palier ce problème, des techniques de croissance très poussées ont été développées. Parmi celles-ci, on trouve la MOCVD (Metal Organic Chemical Vapor Deposition) et la MBE qui semblent être les procédés les mieux adaptés pour la croissance des matériaux grand gap.

#### V.2.1 La technique MOCVD

L'épitaxie des matériaux par MOCVD (en anglais, Metal Organic Chemical Vapor Deposition) a été publiée pour la première fois par Manasevit en 1971[21]. Le nitrure de gallium obtenu présentait alors une forte densité de porteurs (de l'ordre de  $10^{18}$  cm<sup>-3</sup>) avec des défauts importants de morphologie. En 1986, Amano avait introduit de l'AlN en tant que couche de nucléation avant de faire croitre le GaN [22], ce qui a permis une nette amélioration de la qualité de l'épitaxie. Cette méthode a été également utilisée par Nakamura, mais cette fois-ci avec des températures de substrat beaucoup plus faibles, de l'ordre de  $450^{\circ}$ C- $600^{\circ}$ C avant la croissance du GaN à haute température avoisinant les  $1000^{\circ}$ C [23].

La technique MOCVD ou MOVPE pour (Metal Organique Vapor Phase Epitaxy) utilise des composés organo-métalliques comme précurseurs. Pour le gallium on utilise principalement le triéthylgallium ou triméthylgallium. Ces composés sont généralement liquides à température ambiante. L'hydrogène purifié est utilisé comme gaz vecteur pour les entrainer vers le réacteur. La réaction de décomposition de ces molécules est la suivante :

$$(CH_3)Ga + \frac{3}{2}H_2 \rightarrow Ga + 3CH_4$$
 Eq.I.8

Pour l'azote, différentes molécules peuvent être envisagées :

- La molécule de diazote qui est caractérisée par sa décomposition rapide. L'incorporation de l'azote dans les couches présente des difficultés notables. En conséquence, la molécule de diazote reste peu utilisée.
- La molécule d'ammoniaque, caractérisée par une décomposition thermodynamique lente, constitue un élément de choix pour l'épitaxie de GaN à haute température contrairement à la molécule de diazote.

D'autres molécules ont été également proposées, telle l'hydrazine à titre d'exemple, mais leur utilisation est très réduite en raison de la difficulté de leur exploitation. Ainsi, l'ammoniaque demeure le meilleur candidat pour la filière III-N. La formation du GaN est donnée par la réaction suivante :

$$NH_3 + Ga \rightarrow GaN + \frac{3}{2}H_2$$
 Eq.I.9

L'ammoniaque permet également de stabiliser la surface du GaN. Celui-ci a spontanément tendance à se décomposer sous les conditions de croisssance à température élevée mais aussi lorsque la pression d'azote devient inférieure à la pression d'équilibre [25]. Communément, la croissance du GaN a lieu vers 1000°C sous pression réduite. De ce fait, l'envoi d'une quantité

Réalisation et caractérisation des transistors HEMTs GaN pour des applications dans le domaine millimétrique d'ammoniaque importante au réacteur, comparée à la quantité d'organométalliques, est nécessaire afin de satisfaire le rapport d'élements V/III qui est de l'ordre de 500 pour la croissance du GaN. De plus, la quantité d'ammoniac non consommée doit être neutralisée en sortie du réacteur à l'aide d'une solution d'acide. Pour un éventuel dopage, un flux de molécules contenant le dopant est ajouté au flux déjà existant. Pour un dopage de type P, on utilise le bi-ciclopentadienyl magnesium ou le Cp<sub>2</sub>Mg tandis que le silane (SiH<sub>4</sub>) est le plus répandu pour le dopage type N. La croissance d'alliages (AlN, AlGaN, InGaN) s'effectue suivant le même procédé. Cependant, la composition de l'alliage est contrôlée par la composition du flux d'atomes à déposer, associée à une modulation des conditions de croissance (pression, température) pour chaque couche. En général, la température est faible pour la croissance de l'InGaN (environ 800°C) alors qu'elle atteint 1110°C pour l'alliage AlGaN. Un autre paramètre important de la MOCVD à relever, est celui de la vitesse de croissance, qui reste très faible, de l'ordre de quelques micromètres/heure. Les sociétés AIXTRON et EMCORE sont les grands fabricants de bâtis industriels de MOCVD dans le monde (Fig.I.10).




Figure. I.10. Schéma synoptique d'un bâti de croissance par MOCVD [27].

#### V.2.2 La technique MBE

La technique MBE (Molecular Beam Epitaxy) ou epitaxie par jet moléculaire est une technique de croissance sous ultravide. Son principe repose sur l'évaporation sous vide de matériaux à l'état solide à haute température. Les particules ainsi obtenues finissent par se déposer sur un substrat porté à une température plus faible, de l'ordre de 900°C. Les flux étant faibles, on peut considérer que les atomes se déposent un par un sur le substrat. Cependant, la qualité des couches obtenues est très conditionnée par la qualité du vide. Des sources de matériau utilisées pour la croissance de couche minces III-V sont généralement à l'état solide, à l'exception de l'azote (élement V), utilisé pour la croissance des couches III-N. Deux possibilités en découlent, dans le cas de l'azote.

La première consiste à utiliser le gaz d'ammoniaque grâce à sa décomposition thermique, comme dans le cas de la MOCVD. La seconde solution repose sur la formation de radicaux N chimiquement actifs. En fonction du type de source, plusieurs variantes de bâti MBE peuvent être énumérées. Parmi celles-ci, les bâtis à sources RF semblent être les plus répandus sur le marché. Oxford et SVT Associate sont les principaux fabricants de sources RF. Le principe de cette catégorie de bâti repose sur l'injection d'azote dans la source RF dans laquelle règne un champ à 13.56 MHz. Un jet supersonique d'atomes d'azote obtenu en sortie de la source est dirigé vers la surface de l'échantillon d'accueil, entrainant une réaction avec les atomes de gallium pour former

le GaN. Des sources ECR (Electron Cyclotron Resonance) ont été développées plus récemment. Dans ces dernières, le plasma est confiné par un champ magnétique. A la différence des sources RF, les sources ECR sont plus compactes. Toutefois, les vitesses de croissance sont plus faibles comparées aux sources RF. Quatre grands fabricants de source ECR sont répértoriés : WAVEMAT, ASTEX, EPI et plus récemment STAIB. Enfin, il convient de souligner l'arrivée d'une version récente de techniques ultravides dérivée de la MBE. Cette technique est appelée la CBE (Chemical Beam Epitaxy) où l'élément III est apporté sous forme d'organométalliques. La figure I.11 illustre le synoptique du bâti de croissance par MBE.




Figure.I. 11 Schéma synoptique d'un bâti de croissance par MBE [27]

Après avoir détaillé les substrats de croissance conventionnels et les techniques de croissance des films minces de GaN, il convient à présent d'aborder la structure HEMT et de comprendre les interactions entre les différentes couches la constituant. Ceci fera objet du paragraphe suivant qui sera dédié à la structure HEMT utilisée dans le cadre de notre travail.

### VI. La structure HEMT AlGaN/GaN

Constituée d'un empilement de films minces, la structure HEMT AlGaN/GaN est réalisée à partir d'un substrat d'accueil de substitution comme expliqué au début de ce chapitre. Le substrat utilisé dans le cadre de ce travail est le silicium (111). Le substrat de silicium de type (111) est le mieux adapté pour faire croitre du GaN hexagonal. La structure HEMT AlGaN/GaN est communément constituée d'un substrat en guise de support, d'un réseau de couches de nucléation, d'un buffer de GaN, d'une couche de barrière d'AlGaN formant une hétérojonction avec le buffer de GaN et souvent d'un cap layer de GaN de quelques nanomètres en surface (figure I.12). Afin

d'améliorer la mobilité des électrons dans le canal, les structures HEMTs AlGaN/GaN contiennent généralement une couche d'exclusion en AlN. Cette dernière améliore considérablement la qualité de l'interface AlGaN/GaN et diminue l'interaction des électrons avec la couche barrière.




Figure I.12. Schéma représentatif de la structure HEMT AlGaN/GaN

Pour mieux comprendre le rôle de chacune des couches de la structure, ainsi que leur impact sur les performances des transistors HEMT, nous avons procédé à des simulations de cette structure à l'aide d'un modèle unidimensionnel basé sur les équations de Schrödinger et Poisson. Ce modèle permet d'évaluer la courbure des bandes d'énergies ainsi que les propriétés physiques de la structure en quantifiant la densité d'électrons dans le gaz 2D (N<sub>s</sub>). Ainsi, en faisant varier l'empilement ou l'épaisseur d'une couche donnée on pourra quantifier son impact sur la densité d'électrons dans le canal et en déduire l'influence de chaque couche.

Dans un premier temps, nous allons nous intéresser à l'hétérojonction AlGaN/GaN qui constitue le cœur de la structure HEMT ainsi qu'aux phénomènes de polarisation qui en résultent. Ensuite, nous étudierons l'effet de la présence des autres couches telles que le cap layer de GaN, la couche d'exclusion en AlN, le réseau de nucléation et enfin le substrat.

#### VI.1. L'hétérojonction AlGaN/GaN

L'hétérojonction est obtenue par le dépôt d'une couche mince d'AlGaN (8 < épaisseur < 30 nm) sur un film mince de GaN d'épaisseur e~ 1.5μm, comme représenté sur la figue. I.13.




Figure. I.13. Représentation schématique de la formation de l'hétérojonction AlGaN/GaN

Lorsque l'on superpose deux fines couches de semi-conducteurs non accordées en maille, les premières mailles cristallines de la couche supérieure (AlGaN dans ce cas de figure) tendent à épouser les mailles de la couche servant de support, en l'occurrence le GaN. Cette modulation géométrique spontanée de la maille cristalline engendre des contraintes à l'interface des deux films d'AlGaN et de GaN (figure I.14.b). En fonction de la modulation paramétrique observée dans l'AlGaN, on distingue deux types de contraintes :

- Couches contraintes en tension
- Couches contraintes en compression

Le paramètre de maille du GaN qui est de l'ordre de 3.19 Å est supérieur à celui de l'AlGaN ( $a_{AIN}=3.11~\text{Å} < a_{AIGaN} < a_{GaN}=3.19~\text{Å}$ ). Dès lors que la première couche d'AlGaN est déposée, le paramètre de maille subit une contrainte en tension qui se traduit par l'élargissement de la maille élémentaire de l'AlGaN pour épouser celle du GaN (croissance pseudomorphique). Cette déformation microscopique, qui induit un champ électrique interne dans la couche d'AlGaN, est la polarisation piézoélectrique. La piézoélectricité est à l'origine d'une déformation mécanique sous l'effet d'un champ électrique et inversement. Elle engendre un champ électrique sous l'effet d'une contrainte appliquée sur le matériau en question. Il convient à présent de s'interroger sur l'effet de ce phénomène sur les propriétés de la structure HEMT. Pour répondre à cette question, nous allons rappeler dans le paragraphe suivant les phénomènes de polarisation induits dans la structure HEMT AlGaN/GaN.

#### VI.2. Les polarisations spontanées et piézoélectriques

### VI.2.1. La polarisation spontanée

Comme introduits précédemment, le GaN et l'AlN présentent une forte polarisation spontanée (P<sub>sp</sub>) orientée selon l'axe [0001] (figure. I.14). Indépendante de l'état de contrainte du matériau, cette polarisation est exclusivement due aux liaisons polaires induites entre le gallium, l'aluminium ou l'indium avec l'atome d'azote. Représentée par le vecteur P<sub>sp</sub>, les valeurs pour les trois binaires GaN, AlN et InN sont respectivement de l'ordre de -0.08 C.m<sup>-2</sup>, -0.029 C.m<sup>-2</sup> et -0.032 C.m<sup>-2</sup> [29]. Cependant, le signe négatif indique que le vecteur de polarisation est orienté dans le sens opposé à la direction de croissance [0001]. Conformément à la loi de Vegard, la polarisation spontanée d'une couche d'AlGaN ayant une concentration (x) en aluminium peut être linéairement déduite à partir des valeurs connues de la polarisation spontanée du GaN et de l'AlN [30].

$$P(X)_{sp(Al_vGa_{1-v}N)} = -0.052. x - 0.029 \text{ C/m}^2$$
 Eq. I. 11




Figure. I.14. Répartition des moments dipolaires dans une structure hexagonale

## VI.2.2. La polarisation piézoélectrique

La polarisation piézoélectrique (P<sub>PZ</sub>) apparaît dans le GaN, AlN ou l'AlGaN lorsque le matériau subit une contrainte. Orientée suivant l'axe [0001] dans une structure hexagonale et selon l'axe [111] dans le cas d'une structure cubique, la polarisation piézoélectrique vient s'ajouter à la polarisation spontanée déjà existante à l'état relaxé du matériau. L'équation I.12 permet de calculer directement cette composante en utilisant les coefficients définis dans le tableau I.5.

$$P_{PZ} = 2 \frac{a - a_0}{a_0} \left( e_{31} - e_{33} \frac{c_{13}}{c_{33}} \right)$$
 Eq.I.12

Où le terme  $\frac{a-a_0}{a_0}$  représente la contrainte interne,  $a_0$  est le paramètre de maille intrinsèque du matériau et a est la constante de maille induite par la contrainte appliquée. Les paramètres  $c_{13}$ ,  $c_{33}$  représentent les constantes élastiques du matériau et  $e_{31}$ ,  $e_{33}$  représentent les coefficients piézoélectriques.

	AlN	GaN	$Al_xGa_{1-x}N$ (x=Al%)
Constante	3.19	4.75	-0.08x + 3.19
de maille			
(Å)			
Constante	9	9.5	-0.5x + 9.5
diélectrique			
Psp (C/m²)	-0.081	-0.02	-0.052x -0.029
$e_{33}$ (C/m <sup>2</sup> )	-0.081	-0.029	0.73x + 0.73
<b>e</b> <sub>31</sub> (C/m²)	-0.60	-0.49	-0.011x -0.49
<b>C</b> <sub>13</sub> (Gpa)	108	103	5x + 103
	373	405	-325x + 405
<b>C</b> <sub>33</sub> (Gpa)	3/3	405	-323X + 403

Tableau. I.5. Constantes piézoélectriques des matériaux, AlN, GaN et du ternaire AlGaN

En pratique, la piézoélectricité est présente uniquement dans la couche d'AlGaN contrainte en tension sur une couche de GaN relaxée. Dans ce cas de figure, où la couche d'AlGaN est contrainte en tension, les deux polarisations spontanée et piézoélectrique s'ajoutent.

De par l'origine de la polarisation piézoélectrique liée au désaccord de maille qui induit une contrainte, il convient de remarquer que cette polarisation est d'autant plus élevée que la fraction molaire d'AlN dans la couche d'AlGaN augmente. Dans le cas de l'AlGaN contraint en tension et déposé sur un buffer de GaN relaxé, celle-ci est définie par:

$$\sigma_{\frac{AlGaN}{GaN}} = \Delta (P_{AlGaN} - P_{GaN}) = (P_{SPAlGaN} + P_{pZAlGaN}) - ((P_{SPGaN}) > 0 \text{ Eq.I.9}$$

En raison d'un gradient de polarisation abrupt entre l'AlGaN contraint en tension et le buffer en GaN relaxé, une polarisation positive s'établie à l'interface de l'hétérostructure (figure I.15).




Figure. I.15. Polarisations spontanée et piézoélectrique dans une couche d'AlGaN face (Ga) contrainte en tension sur une couche de GaN relaxée.

# VI.3. Mécanisme de formation du gaz bidimensionnel

L'hétérojonction AlGaN/GaN est obtenue suite à la juxtaposition d'une couche de GaN et d'une fine couche d'AlGaN, l'épaisseur d'AlGaN étant inférieure à une épaisseur critique au-delà de laquelle des relaxations élastiques apparaissent. Le GaN impose dès lors son paramètre de maille conformément aux critères pseudomorphiques. Les vecteurs des polarisations spontanées et piézoélectriques sont rappelés sur la figure I.16.a. Une accumulation d'électrons à l'interface (σ2DEG) côté GaN est observée de façon à compenser partiellement les charges de polarisations spontanée et piézoélectrique. Selon le modèle d'Ibbetson, ces électrons sont supposés provenir des états de surface présents en surface de l'AlGaN [31]. Leur modèle illustre ce phénomène en identifiant une épaisseur critique de la barrière AlGaN nécessaire pour l'apparition du canal. Ceci permet de faire une meilleure interprétation des phénomènes mis en jeu. Les électrons dans le puits formé (par la discontinuité des bandes d'énergie) à l'interface AlGaN/GaN et situés dans la couche tampon de GaN (non intentionnellement dopée) peuvent aussi provenir de la barrière AlGaN si cette dernière est dopée type N. Notons cependant que la concentration en électrons dans le puits est importante (de l'ordre de 10<sup>13</sup>cm<sup>-2</sup>) sans nécessairement avoir recours au dopage de la couche barrière AlGaN. Le bilan des charges induites est représenté sur la figure I.16. b [30,31].




Figure I.16. (a) Illustration schématique des charges induites dans la structure AlGaN/GaN, (b) Distribution de charges présentes dans la structure, (c) Illustration de la courbure du diagramme de bandes de l'hétérostructure AlGaN/GaN.

### VI.4. Ingénierie des couches minces de la structure HEMT

Dans ce paragraphe, nous allons décrire les différents films minces constituant la structure HEMT sur substrat de silicium dans l'ordre d'empilement des couches depuis le substrat. Nous nous focaliserons sur la composition des différents films et sur leurs épaisseurs optimales en s'appuyant sur des simulations type Schrödinger Poisson 1D.

#### VI.4.1. Le substrat de Silicium

Avec une conductivité thermique supérieure à celle du saphir, l'abondance de la silice dans la nature ainsi que la maturité de la filière, le silicium constitue un matériau de substitution remarquable pour la croissance du GaN. Cependant, le désaccord de mailles entre le silicium et le GaN impose l'adoption d'un empilement de films minces, afin de réduire les dislocations dans les couches actives et améliorer les propriétés physiques, morphologiques et électriques de la structure. Il convient de noter que le substrat de silicium utilisé pour les structures HEMTs doit être hautement résistif pour écarter le problème de pertes en RF et éviter le phénomène de conduction parallèle [27], [32].

#### VI.4.2. Les couches de nucléation

C'est un super réseau composé de fines couches d'AlN/GaN alternées qui sont déposées sur le substrat de silicium. Le rôle de ce réseau de nucléation est d'absorber les dislocations et une partie des contraintes pouvant atteindre les couches actives. La couche de nucléation assure une transition progressive du paramètre de maille entre le substrat de silicium et la couche de GaN, réduisant ainsi les contraintes dans les couches. La composition de ce réseau peut être différente d'un épitaxieur à l'autre. la structure HEMT étudiée dans le cadre de cette thèse comporte un réseau de nucléation à base d'AlN/GaN.

#### IV.4.3. Le buffer de GaN

Avec une épaisseur qui varie entre 1µm et 2µm selon le fournisseur, cette couche constitue le canal dans lequel est confiné le gaz d'électrons bidimensionnel (2DEG) engendré, entre autre, par les phénomènes de polarisations spontanée et piezoélectrique. La qualité de cette couche est déterminante pour un meilleur confinement des porteurs.

#### IV.4.4 l. L'espaceur d'AlN

L'ajout d'une fine couche d'AlN à l'interface de l'héterostructure AlGaN/GaN, contribue à l'amélioration de la morphologie de l'interface AlGaN/GaN et facilite le transit des électrons dans le canal. En effet, la présence de la couche d'AlN réduit l'interaction des électrons du gaz 2D avec les impuretés potentiellement présentes dans la couche barrière d'AlGaN au profit d'une meilleure mobilité des électrons. S. Lawrence Selvaraj et al. [33] ont récemment publié un record en termes de mobilité des porteurs dans la structure HEMT sur substrat de silicium ( $\mu$ = 3215 cm²/Vs) grâce à l'utilisation d'un buffer de GaN épais (5 $\mu$ m) en vue de réduire le taux de dislocations, mais aussi par l'ajout d'un spacer d'AlN de 1.5nm d'épaisseur [25].

#### VI.4.5. La couche d'AlGaN

La couche d'AlGaN constitue la couche barrière de la structure HEMT. Les caractéristiques de cette couche telles que l'épaisseur et la concentration en aluminium sont très représentatives du potentiel de la structure HEMT qui en résulte. La figure I.17 décrit la variation de la densité d'électrons N<sub>s</sub> obtenue par simulations Shrödinger-Poisson, en fonction du taux d'aluminium de la couche AlGaN.




Figure I.17. Evolution de la densité des porteurs en fonction du taux d'aluminium contenu dans la couche barrière d'AlGaN.

Une croissance linéaire de la densité des porteurs est observée à mesure que le taux d'aluminium augmente (à épaisseur de barrière constante de 12,5nm). Cependant, le taux d'aluminium dans la couche ne peut être augmenté indéfinément, en raison de la dégradation de la couche au delà d'une certaine valeur critique (35%) qui provoque un phénomène de relaxation, et par là même, une détérioration des propriétés piezoélectriques.

La figure I.18 montre l'évolution de la densité du gaz 2D ainsi que la mobilité des porteurs en fonction de la composition en aluminium dans la couche barrière. Malgré l'augmentation de la concentration des électrons à l'interface, la mobilité décroit pour  $x \ge 0.35$  à cause de la dégradation de la qualité de l'hétéro-interface [26].




Figure I.18: Variation de la densité de porteurs et de la mobilité à l'interface en fonction de la fraction molaire en aluminium dans une hétérostructure  $Al_xGa_{1-x}$  N d'après [26].

#### VI.4.6. Le cap de GaN

De par son rôle de protection d'une oxydation potentielle de la couche barrière AlGaN tout au long du procédé de fabrication du transistor, le cap de GaN, non-intentionnellement dopé, semble contribuer grandement à l'amélioration du contact Schottky qui sera formé entre le métal de grille et le semiconducteur. J.K Sheu et al ont démontré que la présence du cap de GaN contribue à la réduction du courant de grille [34].

La figure I.19. reproduit un résultat de simulation Shrödinguer-Poisson de deux transistors HEMTs avec une épaisseur d'AlGaN de 12,5nm et un buffer de GaN de 1,6µm. La barrière de potentiel considérée est de l'ordre de 0,69 eV (pour un contact Schottky Mo/Au). La premiere structure contient un cap de GaN de 2 nm, représenté en vert sur la figure, alors que la deuxième en est dépourvue (courbe en bleu). Dans ce cas de figure, l'ajout d'un cap démontre un réhaussement de la barrière à l'interface métal-semiconducteur. Cependant, l'épaisseur de cette couche protectrice doit être optimisée en vue de préserver la densité de porteurs dans le canal qui est sensiblement diminuée en présence d'un cap épais (figure I.19.b).




Figure I.15 a) Diagramme de bandes d'un transistor HEMT, b) Densité surfacique des porteurs dans le canal : résultats obtenus en présence ou en l'absence d'un cap de GaN.

### VII. Etat de l'art actuel des transistors HEMTs GaN

Après avoir rappelé les propriétés cristallines et les caractéristiques physiques et électriques des matériaux III-N, il convient à présent de recenser les résultats les plus marquants enregistrés ces dernières années. Afin de mieux représenter ces différentes performances, nous avons repris les topologies des transistors correspondantes (longueur de grille), ainsi que la technologie utilisée pour un résultat donné. Le tableau I.6 référence les fréquences de coupure des gains en courant et en puissance relatives à la filière GaN selon le type de substrat utilisé. En rouge sont référencés les résultats obtenus au sein de notre groupe de recherche. Sur un substrat SiC, la plus haute

fréquence d'oscillation atteinte est de l'ordre de 300 GHz avec une fréquence de coupure de 70GHz [36]. Sur un substrat en Si, la fréquence de coupure et la fréquence maximale d'oscillations démontrées récemment ont respectivement atteint 150GHz [37] et 206 GHz [38].

L <sub>g</sub> (nm)	Substrat	$F_T(GHz)$	$F_{\text{Max}}(GHz)$	Réf
90	Si	152	149	[37]
110	Si	107	206	[38]
90	Si	90	150	[60]
100	Si	90	105	[40]
75	Si	85	150	[37]
150	SI 4H-SiC	80	110	[39]
60	SiC	70	300	[36]

Tableau I.6. Performances atteintes en fréquence de coupure  $(F_T)$  et en fréquence d'oscillation  $(F_{Max})$ ; les valeurs indiquées en rouge correspondent aux performances obtenues au sein de notre groupe de recherches.

En termes de puissance hyperfréquence, des résultats remarquables ont été également publiés à travers le monde. Avec une densité de puissance de 4.5W/mm à 34 GHz, [36], et 2.5 W/mm à 80.5 GHz [27], les transistors AlGaN/GaN sur substrat SiC détiennent le record en densité de puissance hyperfréquence. Un récapitulatif de l'état de l'art en fonction du substrat utilisé et de la technologie employée (sans et avec Field-Plate) est présenté dans le tableau I.7, [28]-[54]. Les résultats obtenus au sein de notre groupe de recherche sont représentés en rouge dans le tableau I.7.

Type de	HEMTs passivés	Field plate	Réf.
substrat			
Si	1.9W/mm @10GHz		
	12W/mm @ 2.14GHz	7W/mm@ 10GHz	[41], [44], [45,
	5.1W/mm@ 18GHz		61]
	1,5W/mm @40GHz		
	3.3W/mm@40GHz		
Al <sub>2</sub> O <sub>3</sub>	2W/mm @40 GHz 3W/mm @18GHz 12.1W/mm @ 4GHz 4.7W/mm @ 20GHz	12W/mm @ 4GHz	[45-51]
	2.9W/mm@ 18GHz		
SiC	5W/mm@2GHz	32W/mm @ 4GHz	
	5.01W/mm@8GHz	30W/mm @ 8GHz	
	12W/mm @ 10GHz	10.4W/mm @ 10GHz	[52], [57], [58]
	7.9W/mm @ 18GHz	11W/mm @ 10GHz	
	4.2W/mm @ 35GHz	9.1W/mm@ 18GHz	
	10.5W/mm @ 40GHz	5.7W/mm@ 30GHz	

Tableau I.7. Les performances en densité de puissance dans la filière HEMT GaN pour différents substrats utilisés.

### VIII. Conclusion

L'étude des propriétés cristallographiques des matériaux GaN et AlN wurtzites montre l'intérêt de ces semiconducteurs III-N à large bande interdite pour des applications en puissance hyperfréquence. De par leurs propriétés physiques remarquables, leur caractère pyroélectrique attractif est mis à profit pour la réalisation de transistors dans le domaine des hyperfréquences. De plus, la combinaison des deux matériaux permet l'élaboration du ternaire AlGaN qui a donné naissance à l'hétérojonction AlGaN/GaN. A la mise en contact de ces deux matériaux, une discontinuité des bandes interdites laisse apparaître un puits quantique à l'interface AlGaN/GaN. Ce phénomène physique a permis l'obtention de mobilités électroniques importantes et une densité de porteurs non atteinte avec les technologies conventionnelles et ce en l'absence de dopage.

Après avoir passé en revue l'évolution de la filière GaN, de la synthèse des matériaux à la fabrication du premier transistor HEMT GaN, nous nous sommes intéressés aux substrats utilisés pour l'élaboration des structures HEMTs ainsi qu'aux techniques de croissance développées, à savoir la MBE et la MOCVD.

Après description des rôles des couches que comporte la structure HEMT, nous avons effectué des simulations à l'aide d'un modèle Schrödinger-Poisson en vue de quantifier l'influence du cap de GaN et de son épaisseur sur les propriétés physiques et les performances des transistors à savoir, la densité de porteurs dans le canal et l'évolution du diagramme de bandes d'énergie.

Enfin, nous avons présenté l'état de l'art mondial de la filière HEMT AlGaN/GaN sur les différents substrats Si, SiC, et saphir.

### BIBLIOGRAPHIE DU CHAPITRE I

- [1] W.Chung, E. Hoke, E. M.Chumbes, T. Palacios, "AlGaN/GaN HEMTs with 300-GHz FMAX" IEEE Electronic Device Letters. Vol.31, No.3, PP. 195-197, April 2010.
- [2] Y. Nakasha, Y. S. Masuda, K. Makiyama, T. Ohki, M. Kanamura, N. Okamoto, T. Tajima, T. Seino, H. Shigematsu, K. Imanishi, K. Kikkawa, T.Joshin.; N. Hara, « E-Band 85-mW Oscillator and 1.3-W Amplifier ICs Using 0.12μm GaN HEMTs for Millimeter-Wave Transceivers », in Compound Semiconductor Integrated Circuit Symposium (CSICS), IEEE, p. 1–4, 2010.
- [3] Tirelli. S, Marti. D, Haifeng, S. Alt. A. R, Benedickter. H, Piner. E.L. Bolognesi. C. R, "107-GHz (Al,Ga)N/GaN HEMTs on Silicon with Improved Maximum Oscillation Frequency". Electronics Device Letter, Vol.31, n°4, April 2010.
- [4] Lecourt. F, Ketteniss. N, Behmenburg. H, Defrance. N, Hoel. V, Eickelkamp. M, Vescan. A, Giesen. C, Heuken. M, De Jaeger. J.C, "RF performance of InAlN/AlN/GaN HEMTs on sapphire substrate," *Electronics Letters*, vol.47, no.3, pp.212-214, February 3 2011.
- [5] W.C. Johnson, J.B. Parsons, and M.C. Crew, "Nitrogen Compounds of Gallium", J. Phys. Chem. vol. 36 p.2651 1932.
- [6] H. P. Maruska, J. J. Tietjen, Appl. Phys. Lett. 15, 327 (1969).
- [7] Aggarwal. R, Agrawal. A, Gupta. M, Gupta R.S, "AlGaN/GaN MISHFET: A novel alternative to power HFETs for high temperature microwave digital and switching applications," *Microwave Conference*, 2008. APMC 2008. Asia-Pacific , vol., no., pp.1-4, 16-20 Dec. 2008.
- [8] S. Yoshida, S. Misawa, and S.GondaMolecular Beam epitaxy Properties of  $Al_xGa_{1-x}N$  films prepared by reactive molecular beam epitaxy J. Appl. Phys. 53, 6844 (1982);
- [9] H. Amano, N. Sawaki, I. Akasaki, and Y. Toyodo, Metal Organic Vapor PhaseEpitaxial Growth of High Quality GaN Film Using a AIN Buffer Layer, *Apgl.Phys. Lett.* 48 (1986), p.353.
- [10] Asif Khan. M Kuznia J.N Van Hove. J.M, N.; Carter. J, "Observation of atwo-dimensional electron gas in low pressure metalorganic chemical vapor depositedGaN-AlxGa1-xN heterojunctions," *Applied Physics Letters*, vol.60, no.24, pp.3027-3029, Jun.1992.
- [11] Asif Khan. M, Bhattarai. A, Kuznia. J.N, Olson. D.T, , "High electron mobility transistor based on a GaN-AlxGa1-xN heterojunction," *Applied Physics Letters* , vol.63, no.9,pp.1214-1215, Aug. 1993.
- [12] O. Ambacher, J. Smart, J.R. Shealy, N.G. Weimann, K. Chu, M. Murphy, W.J. Schaff, L.F. Eastman, R. Dimitrov, L. Wittmer, M. Stutzmann, W. Rieger, J. Hilsenbeck, "Two-dimensional electron gases induced by spontaneous and piezoelectric polarization charges in N- and Ga-face AlGaN/GaNheterostructures", J. Appl. Phys. 85 6 (1999) 3222-3233.
- [13] Nakamura. S, "III-V nitride-based blue LDs with modulation-doped strained-layer superlattices," *Compound Semiconductors*, 1997 IEEE International Symposium on , vol., no.,

- pp.1,4, 8-11 Sep 1997.
- [14] Destler. W.W, Lau, Y.Y, "A tribute to George Bekefi (1925-1995)," *Plasma Science, IEEE Transactions on*, vol.24, no.3, pp.556., June 1996.
- [15] E. Johnson, "Physical limitations on frequency and power parameters of transistors" in IRE International Convention Record, vol. 13, mar 1965, pp. 27 34.
- [16] B. Baliga, "Power semiconductor device figure of merit for high-frequency applications" Electron Device Letters, IEEE, vol. 10, no. 10, pp. 455 –457, oct. 1989.
- [17] R. Keyes, "Figure of merit for semiconductors for high-speed switches" Proceedings of the IEEE, vol. 60, no. 2, p. 225, feb. 1972.
- [18] J. Simon, N. T. Pelekanos, c. Adelmann, E. M. Guerrero, R. Andre, B. Daudin, L. S. Dang, and H. Mariette, Direct comparison of recombination dynamics in cubic and hexagonal GaN/AlN quantum dots. Phys. Rev. B 68, 035312 (2003).
- [19] T.Yoshida, Y. Oshima, T. Eri, K. Ikeda, S. Yamamoto, K. Watanabe, M. Shibata, and T. Mishima, Journal of Christal Growth, Vol. 79, pp. 5, 2008.
- [20] Ambacher. O, Majewski, J, Miskys. C, Link, A.; Hermann., M, Eickhoff. M, Stutzmann. M, Bernardini. F, Fiorentini. V, Tilak. V,.; Schaff. B, Eastman. L.F, "Pyroelectric properties of Al(In)GaN/GaN hetero- and quantum well structures," *Journal of Physics: Condensed Matter*, vol.14, no.13, pp.3399-3434, Apr. 2002.
- [21] H.M. Manasevit, F.M. Erdman, and W.I. Simpson, "The Use of Metalorganics in the Preparation of Semiconductor Materials". The Nitrides of Aluminum and Gallium, 9. *Electrochem. SOC*, 118 (1971), p. 1864.
- [22] H. Amano, N. Sawaki, I. Akasaki, and Y. Toyodo, "Metal Organic Vapor PhaseEpitaxial Growth of High Quality GaN Film Using a AIN Buffer Layer", *Apgl.Phys. Lett.* 48 (1986), p.353.
- [23] L. Vina, S. Logothetidis, and M. Cardona, "Temperature dependence of the dielectric function of germanium, "*Phys. Rev. B*, vol. 30, pp. 1979–1991, Aug 1984
- [24] Krishnamurthy. Srinivasan, Van Schilfgaarde. Mark, Sher. A, Chen. A-B "Bandstructure effect on high-field transport in GaN and GaAlN" Appl. Phys. Lett., Vol. 71, No. 14, Oct 1997.
- [25] Borges. R, Piner. E, Vescan, A, Brown. J.D, Singhal. S, Therrien. R, "Gallium nitride on silicon," *Semiconductor Device Research Symposium*, 2001 International , vol., no., pp.382-383, 2001.
- [26] K. P. O'Donnell and X. Chen, "Temperature dependence of semiconductor band gaps", Appl. Phys. Lett., Vol. 58, No. 25, 24 June 1991.
- [27] Thèse de Yannick Douvry, "étude de HEMTs AlGaN/GaN à grand développement pour la puissance hyperfréquence", université de Science et Tecnologies de Lille1, Nov 2012
- [28] S.Nakamura, "GaN growth using GaN Buffer Layer", Jpn. J. Appl. Plzys. 30(1991),p.El705.

- [29] F.Bernardini.; V.Fiorentini and D. vanderbildt:" Spontaneous polarizationand piezoelectric constant of III-V nitrides". Phys.rev.B(1997) 56.
- [30] O.Ambacher et al." Two dimensional electron gases induced by spontaneous and piezoelectric polarization charges in N- and G-face AlGaN/GaN heterostructures" J.appl.phys. (1999)85,pp.3222-3232.
- [31] J.P. Ibbetson, P.T. Fini, D. Ness, S.P. DenBaars, J.S. Speck, U.K. Mishra, "Polarization effects, surface states, and the source of electrons in AlGaN/GaN heterostructure field effect transistors", Appl. Phys. Lett. 77 (2000) 250-252.
- [32] These de François Lecourt 'Hétérostructures AlGaN/GaN et InAlN/GaN pour la réalisation de HEMTs de puissance hyperfréquence en bande Ka', Université des sciences et Technologies de Lille1, Dec, 2012.
- [33] Selvaraj, S.L.; Watanabe, A.; Egawa, T.; , "Enhanced mobility for MOCVD grown AlGaN/GaN HEMTs on Si substrate," *Device Research Conference (DRC)*, 2011 69th Annual , vol., no., pp.221-222, 20-22 June 2011.
- [34] J. K. Sheu, M. L. Lee, and W. C. Lai, "Effect of low-temperature-grown GaN cap layer on reduced leakage current of GaN schottky diodes," *Applied Physics Letters*, vol. 86, no. 5,p. 052103, 2005.
- [35] S Arulkumaran, T. Egawa, H. Ishikawa, and T. Jimbo, "Characterization of different-Alcontent AlxGa1-xN/GaN heterostructures and high-electron-mobility transistors on sapphire," *Journal of Vacuum Science & Technology B: Microelectronics and Nanometer Structures, vol.* 21, no. 2, pp. 888–894, 2003.
- [36] Chung. J.W, Hoke. W.E, Chumbes, E.M, Palacios, T, "AlGaN/GaN HEMT With 300-GHz  $F_{MAX}$ " *Electron Device Letters, IEEE*, vol.31, no.3, pp.195-197, March 2010.
- [37] Marti. D, Tirelli. S, Alt. A.R, Roberts. J, Bolognesi. C.R, "150-GHz Cutoff Frequencies and 2-W/mm Output Power at 40 GHz in a Millimeter-Wave AlGaN/GaN HEMT Technology on Silicon," *Electron Device Letters, IEEE*, vol.33, no.10, pp.1372-1374, Oct. 2012].
- [38] Bouzid-Driad. S, Maher. H, Defrance. N, Hoel. V, De Jaeger. J.-C, Renvoise, M, Frijlink., P, "AlGaN/GaN HEMTs on Silicon Substrate With 206-GHz F<sub>MAX</sub>," *Electron Device Letters, IEEE*, vol.PP,no.99,pp.1-3.
- [39] Zhou. J.J, Dong. X, Kong. C, Kong. Y.C, Ren. C.J, Li, Z.H, Chen. T.S, Chen. C, Zhang. B, "Developing the Ka-band GaN power HEMT devices," *Millimeter Waves (GSMM)*, 2012 5th Global Symposium on , vol., no., pp.617-620, 27-30 May 2012.
- [40] Sun. H.F, Alt. A.R, Benedickter. H,.; Bolognesi. C.R, "100 nm gate AlGaN/GaN HEMTs on silicon with  $f_T = 90$  GHz," *Electronics Letters*, vol.45, no.7, pp.376-377, March 26 2009.
- [41] Tirelli. S, Marti. D, Haifeng. S, Alt. A. R, Benedickter. H, Piner. E.L., Bolognesi, C, R.; "107-GHz (Al,Ga)N/GaN HEMTs on Silicon with Improved Maximum Oscillation Frequency". Electronics Device Letter, Vol.31, n°4, April 2010.

- [42] A. Minko, V. Hoël, E. Morvan, B. Grimbert, A. Soltani, E. Delos, D. Ducatteau, C. Gaquière, D. Théron, JC.De Jaeger, H. Lahreche, L. Wedzikowski, R. Langer, P. Bove, "AlGaN/GaN HEMTs on Si with power density performance of 1.9W/mm at 10 GHz", IEEE Electron Device Letters, vol. 25, no. 7, 2004, pp. 453-455.
- [43] J-W. Johnson, E-L. Piner, A. Vescan, R. Therrien, P. Rajagopal, J-C. Roberts, J-D. Brown, S. Singhal, K-J. Linthicum, "12 W/mm AlGaN/GaN HFETs on silicon substrates", IEEE Electron Device Letters, vol. 25, no. 7, 2004, pp. 459-461.
- [44] D. Ducatteau, A. Minko, V. Hoël, E. Morvan, E. Delos, B. Grimbert, H. Lahreche, P. Bove, C. Gaquière, JC.De Jaeger, S. Delage, "Output power density of 5.1W/mm at 18 GHz with an AlGaN/GaN HEMT on Si substrate", IEEE Electron.
- [45] Lecourt. F, Agboton. A, Ketteniss. N, Behmenburg. H, Defrance. N, Hoel. V, Kalisch. H, Vescan. A, Heuken. M, De Jaeger. J.-C, "Power Performance at 40 GHz on Quaternary Barrier InAlGaN/GaN HEMT," *Electron Device Letters, IEEE*, vol.34, no.8, pp.978,980, Aug. 2013.
- [46] Wu, Y.F, Thibeault. B.J, Keller., B.P, Keller. S, DenBaars. S.P, Mishra. U.K, "3-watt AlGaN-GaN HEMTs on sapphire substrates with thermal management by flip-chip bonding," *Device Research Conference Digest*, 1998. 56th Annual, vol., no., pp.118,119, 22-24 June 1998.
- [47] Kolluri., S, Kelle. Stacia, DenBaars. Steven P, Mishra. Umesh K, "N-Polar GaN MIS-HEMTs With a 12.1-W/mm Continuous-Wave Output Power Density at 4 GHz on Sapphire Substrate," *Electron Device Letters, IEEE*, vol.32, no.5, pp.635,637, May 2011.
- [48] Lecourt. F, Ketteniss. N, Behmenburg. H, Defrance. N, Hoel. V, Eickelkamp. M, Vescan, A, Giesen. C, Heuken. M, De Jaeger. J.C, "RF performance of InAlN/AlN/GaN HEMTs on sapphire substrate," *Electronics Letters*, vol.47, no.3, pp.212,214, February 3 2011.
- [49] Kolluri. S, Yi Pei, Keller. Stacia, DenBaars, Steven P, Mishra. Umesh K, "RF Performance of N-Polar AlGaN/GaN MIS-HEMTs Grown by MOCVD on Sapphire Substrate," *Electron Device Letters, IEEE*, vol.30, no.6, pp.584,586, June 2009.
- [50] Chini. A,Buttari. D, Coffie. R, Heikman. S, Keller. S, Mishra. U.K, "12 W/mm power density AlGaN/GaN HEMTs on sapphire substrate," *Electronics Letters*, vol.40, no.1, pp.73,74, 8 Jan. 2004.
- [51] Lecourt. F, Ketteniss. N, Behmenburg. H, Defrance. N, Hoel. V, Eickelkamp. M, Vescan, A, Giesen. C, Heuken. M, De Jaeger. J-C, "InAlN/GaN HEMTs on Sapphire Substrate With 2.9-W/mm Output Power Density at 18 GHz," *Electron Device Letters, IEEE*, vol.32, no.11, pp.1537,1539, Nov. 2011.
- [52] Millan. J. Godignon. P, "Wide Band Gap power semiconductor devices," Electron Devices

- (CDE), 2013 Spanish Conference on, vol., no., pp.293,296, 12-14 Feb. 2013.
- [53] Wu, Y.F.; Moore, M.; Saxler, A.; Wisleder, T.; Parikh, P.; , "40-W/mm Double Fieldplated GaN HEMTs," *Device Research Conference*, 2006 64th , vol., no., pp.151-152, June 2006
- [54] Kumar. V,Lee, J.-W, Kuliev, A,Aktas. O,Schwindt. R, Birkhahn. R, Gotthold. D, Guo. S,Albers.B, Adesida. I, "High performance 0.25 µm gate-length AlGaN/GaN HEMTs on 6H-SiC with power density of 6.7 W/mm at 18 GHz," *Electronics Letters*, vol.39, no.22, pp.1609,1611, 30 Oct. 2003.
- [55] Yuen-Yee Wong, Yu-Sheng Chiu, Tien-Tung Luong, Tai-Ming Lin; Yen-Teng Ho, Yue-Chin Lin, Chang. E.Y, "Growth and fabrication of AlGaN/GaN HEMT on SiC substrate," *Semiconductor Electronics (ICSE)*, 2012 10th IEEE International Conference on , vol., no., pp.729,732, 19-21 Sept. 2012.
- [56] Feng. Z.H, Zhou. R, Xie, S. Y, Yin. J.Y, Fang, J. X, Liu. B, Zhou. W, Chen. K.J, Cai. S.J, "18-GHz 3.65-W/mm Enhancement-Mode AlGaN/GaN HFET Using Fluorine Plasma Ion Implantation," *Electron Device Letters, IEEE*, vol.31, no.12, pp.1386,1388, Dec. 2010.
- [57] T. Palacios, A. Chakraborty, S. Rajan, C. Poblenz, S. Keller, S. P. Denbaars, J. S. Speck, and U. K. Mishra, "High-power AlGaN/GaN HEMTs for ka-band applications," *IEEE ElectronDevice Letters*, vol. 26, pp. 781–783, nov 2005.
- [57] Bouzid. S, Maher, H, Defrance. N, Hoel, V, Lecourt. F, Renvoise, M. De Jaeger, J.C, Frijlink, P, "435mS/mm transconductance for AlGaN/GaN HEMTs on HR-Si substrate with optimised gate-source spacing," *Electronics Letters*, vol.48, no.2, pp.69-71, January 19 2012.
- [58] Gerbedoen J.-C, Ducatteau. D, Rousseau. M, Chmielowska. M, Ramdani. M, De Jaeger. J.-C: "Power Performance of AlGaN/GaN High-Electron-Mobility Transistors on (110) Silicon Substrate" Electron Device Letters, vol.34, no.4, pp. 490 492, April 2013.

Réalisation et caractérisation des transistors HEMTs GaN pour des applications dans le domaine millimétrique

# CHAPITRE II

Physique et technologie des transistors HEMTs AlGaN/GaN sur Si(111)

### I. Introduction

En dépit de la complexité du nitrure de gallium comparativement aux technologies conventionnelles telles que l'InP et l'AsGa, la fabrication de transistors HEMTs sur GaN, nécessite la mise au point de nombreux paramètres de fabrication en fonction de la composition de la structure. Ces paramètres sont : la température de recuit des contacts ohmiques, les paramètres de gravure de la barrière pour la réalisation des contacts ohmiques et aussi le type de passivation de surface du composant et le choix de la métallisation de grille.

Communément, la réalisation du contact ohmique constitue la première étape de fabrication du transistor. L'amélioration de la qualité des contacts ohmiques nécessite : le choix d'une métallisation de contact adéquate, l'optimisation des épaisseurs des différentes couches de métallisation et aussi l'optimisation des conditions de recuit. La seconde étape de fabrication consiste en la réalisation de la grille. Cette dernière servant d'électrode électrostatique pour la modulation de la densité d'électrons dans le canal fait l'objet d'une miniaturisation accrue ces dernières années pour accroitre les performances des transistors en hyperfréquence.

Centré sur la mise en œuvre des différentes étapes technologiques relatives à la fabrication de transistors de type HEMT AlGaN/GaN sur silicium (111), ce chapitre se décompose en trois parties. La première est consacrée à l'étude des contacts en s'appuyant sur la théorie de la structure métal/semiconducteur permettant la réalisation d'un contact ohmique ou Schottky du composant. La seconde partie est dédiée aux propriétés électriques du HEMT et à la description des indicateurs de performances de ce type de transistor, tant en régime statique qu'en hyperfréquence. Quant à la troisième partie, elle sera consacrée à la technologie de fabrication du HEMT proprement dite. Après présentation des différentes étapes technologiques, les optimisations apportées à chaque étape dans le cadre de ce travail seront détaillées. L'accent sera notamment porté sur la technologie de grille en T et de la grille à double chapeaux qui constitue un profil innovant pour améliorer les performances hyperfréquences des transistors HEMTs. Le profil double chapeaux constitue aussi une alternative attrayante pour la fabrication de transistors basés sur la technologie auto-alignée que nous avons développée au cours de ces travaux. Dans la dernière partie de ce chapitre, nous exposerons la méthodologie suivie pour développer les étapes critiques de fabrication d'un HEMT à grille auto-alignée pour ensuite citer les différentes approches envisageables et l'état de l'art actuel pour cette technologie. Nous décrirons ensuite l'approche adoptée et les différentes contraintes rencontrées ainsi que les résultats obtenus. Enfin ce chapitre s'achève avec une conclusion sur les travaux réalisés et les paramètres technologiques optimisés ayant permis l'amélioration des performances des transistors fabriqués.

# II. Principe de fonctionnement des transistors HEMTs AlGaN/GaN

Comme nous l'avons précédemment souligné, l'hétérostructure AlGaN/GaN de chez Nitronex constitue le cœur des transistors HEMTs fabriqués dans le cadre de ce travail. Cette épitaxie comporte :

• Le substrat de croissance qui est le Si (111) dans l'ensemble des couches étudiées ;

- Le réseau de nucléation ;
- La zone active basée sur l'hétérostructure AlGaN/GaN dont l'effet cumulé des polarisations spontanée et piézoélectrique dans l'AlGaN est à l'origine de l'accumulation des électrons dans le canal situé à l'interface AlGaN/GaN du côté GaN;
- Un cap layer de GaN de quelques nanomètres d'épaisseur.

L'épitaxie ainsi obtenue, dite structure HEMT, va accueillir deux électrodes ohmiques à savoir la source et le drain qui permettent d'injecter et de collecter des porteurs en présentant un profil I-V de type ohmique. Le contact Schottky est l'électrode de commande de la densité de porteurs dans le canal. Cette dernière électrode est communément appelée grille. La figure II.1, représente le schéma d'une coupe verticale d'un transistor HEMT AlGaN/GaN avec le détail de l'épitaxie.




Figure. II.1 Schéma d'une coupe verticale d'un transistor HEMT AlGaN/GaN

Le caractère ohmique des électrodes de drain et source est obtenu avec une faible résistance de contact, de l'ordre de  $0.40~\Omega$ .mm. L'effet transistor est obtenu grâce à la modulation de la densité d'électrons dans le canal par l'application d'une tension de grille ( $V_{GS}$ ) entre la grille et la source. La figure II. 2 illustre le comportement du transistor lorsqu'il est polarisé. En l'absence de polarisation (à  $V_{DS}$ =0V et  $V_{GS}$ =0V), une zone de charges d'espace apparait sous la grille et ce dès le dépôt de la métallisation de grille, conséquence direct de la formation du contact de type Schottky (figure II.2.a).

- L'ajout d'une tension  $V_{DS}>0$  va engendrer le déplacement des électrons dans le canal et l'établissement d'un courant de drain  $(I_{DS})>0$ . Lorsque la tension de grille est nulle, la densité de porteurs dans le canal est élevée. On parle alors de canal ouvert.
- Pour de faibles tensions drain-source ( $V_{DS} < V_{seuil}$ ), le courant de drain est proportionnel à la tension  $V_{DS}$ . On parle à ce stade de régime de fonctionnement linéaire. En revanche, lorsque la tension  $V_{DS}$  est supérieure à  $V_{seuil}$ , on observe une phase de saturation du courant de drain malgré l'augmentation de la tension drain-source. La caractéristique de

sortie d'un transistor HEMT est schématisée sur la figure II.2.b. Il convient également de souligner la baisse du courant  $I_{DS}$  à mesure que la tension  $V_{GS}$  devient négative jusqu'à ce que le courant de drain s'annule à  $V_{GS}=V_P$ . Cette dernière représente la tension de pincement, pour laquelle le transistor passe de l'état passant à l'état fermé suite à l'étalement de la zone de charge d'espace sous l'effet de la tension négative de grille comme illustré sur la figure II.2.c.




Figure II.2.a) Schéma d'une coupe verticale d'un transistor HEMT non polarisé, b) Caractéristiques de sortie du transistor en régime statique, c) Schéma illustrant l'évolution des charges lorsque le transistor est polarisé.

En l'absence de fuites de buffer et de substrat, la qualité du pincement traduit la qualité de la commande de grille. L'effet transistor qui peut être quantifié par la fonction de transfert du composant (la transconductance  $G_M$ ), sera abordé ultérieurement. Toutefois, la concentration des porteurs dans le canal et la qualité du pincement du composant dépendent sensiblement de nombreux paramètres à savoir :

- La qualité du matériau : présence d'impuretés ou d'un taux de dislocations potentiellement élevé ;
- L'isolation du buffer ;
- La longueur de grille ( $L_g$ ) et l'épaisseur de barrière (e) qui doivent satisfaire le rapport d'aspect pour la filière GaN [1] où  $L_g/e > 15$ ;

Pour mieux cerner les phénomènes physico-électriques qui interviennent dans le fonctionnement des transistors HEMTs GaN, il convient à présent de s'intéresser aux différentes électrodes du transistor, à leur formation, leur rôle, ainsi que leur influence sur les caractéristiques du composant.

#### II.1. Principe physique des électrodes du composant : structure Métal/semiconducteur

Bien que leurs rôles et leurs actions soient différents, les trois électrodes du transistor HEMT, sont de nature métal/semiconducteur. Le comportement est ohmique pour les contacts de drain et de source et de type Schottky pour la grille. Le caractère ohmique ou Schottky est obtenu grâce au choix d'un métal approprié, associé aux conditions spécifiques de fabrication. Afin de cerner les paramètres à prendre en considération pour l'obtention d'un contact de type Ohmique ou de type Schottky, nous allons rappeler le principe de la structure métal /semiconducteur.

### II.1.1. En l'absence d'états d'interface : Model de Schottky-Mott

Dans le cas idéal (absence d'états d'interface) [2], lorsque le contact s'établit entre le métal et le semiconducteur, les électrons situés dans le matériau ayant le plus faible travail de sortie s'écoulent vers le matériau dont le travail de sortie est plus élevé. Le processus s'établit jusqu'à l'équilibre thermodynamique. Il en résulte l'alignement des niveaux de Fermi et une courbure des bandes d'énergie du semiconducteur aux interfaces. La barrière de potentiel  $\Phi_B$  créée entre le métal et le semiconducteur peut ainsi s'exprimer par l'équation I.1 :

$$\Phi_{\rm B} = \Phi_{\rm m} - \chi \qquad \qquad \text{Eq.I.1}$$

Où  $\Phi_m$  est le travail de sortie du métal et  $\chi$  l'affinité électronique du semiconducteur. La figure. II.3, représente l'énergie nécessaire pour extraire un électron du réseau.




Figure II.3: Paramètres des structures du métal et celle du semi-conducteur de type N avant contact.

La structure des bandes au voisinage de l'interface est donc conditionnée par la différence des travaux de sortie des deux matériaux. Deux cas sont alors possibles : le travail de sortie du métal  $\Phi_m$  est inférieur à celui du semiconducteur  $\Phi_{sc}$  et réciproquement.

$$\int Si \phi_m > \phi_{sc}$$

Le travail de sortie du semiconducteur est inférieur à celui du métal. Les électrons du semiconducteur ont une plus grande énergie que ceux du métal. Ils vont donc passer du semiconducteur vers le métal (Figure. II.4). Ce mouvement d'électrons, laisse apparaître une accumulation de donneurs ionisés non compensés, côté semiconducteur. Ainsi, l'équilibre thermodynamique établi, suite à l'alignement des niveaux de Fermi des deux matériaux, entraine la courbure des bandes d'énergie du semiconducteur. Une zone de charge d'espace (ZCE) apparaît entre les deux matériaux et s'étend davantage côté semiconducteur. Comme pour la jonction PN, un champ électrique et une tension de diffusion V<sub>d</sub> associés à cette double charge d'espace équilibrent les forces de diffusion et établissent l'équilibre thermodynamique.




Figure II.4. Contact métal-semiconducteur (n) cas où  $\phi_m > \phi_{sc}$ .

Lorsque le système est polarisé avec une tension extérieure V positive, (figure. II.5 a) l'énergie du bas de la bande de conduction augmente et la courbure de bandes à l'interface diminue essentiellement du côté semiconducteur. L'équilibre thermodynamique est ainsi rompu et l'on observe un mouvement de porteurs du semiconducteur vers le métal donnant naissance à un courant électrique (I) qui croit avec la polarisation. Ce mécanisme est accompagné de la diminution de la courbure de bande à mesure que la tension de polarisation augmente, jusqu'à ce que soit atteint le régime de bandes plates quand V=V<sub>b</sub> (V<sub>b</sub> représente la hauteur de barrière Schottky). D'autre part, si la tension extérieure, appliquée est négative (polarisation en inverse), la hauteur de barrière côté SC devient importante et s'oppose à la diffusion des électrons du semiconducteur vers le métal comme illustré sur la figure II. 5- b. Ce mécanisme est appelé effet Schottky.




Figure. II. 5. Contact métal-semiconducteur (N) avec : a) Vs-Vm>0 b) Vs-Vm<0. Vs est la tension appliquée sur le semiconducteur et Vm est la tension appliquée sur le métal.

### ∑Si φ<sub>m</sub><φ<sub>sc</sub>

Dans ce cas de figure, le travail de sortie du métal étant inférieur à celui du semiconducteur, lors de la mise en contact du métal et du semiconducteur, les électrons du métal situés près de l'interface possèdent une plus grande énergie que ceux du semiconducteur. Ces électrons passent donc naturellement du métal vers le semiconducteur. Ce transfert d'électrons, fait apparaître un déficit non significatif d'électrons localisé en surface du côté métal et une zone d'accumulation

côté semiconducteur. Ainsi, le système évolue jusqu'à l'établissement de l'équilibre thermodynamique. Il en résulte, l'alignement des niveaux de Fermi et la courbure des bandes d'énergie du côté du semiconducteur vers le bas (figure II.6.b).




Figure II.6. Contact métal-semiconducteur : a) Avant contact, b) Après contact à l'équilibre thermodynamique avec  $\phi_m < \phi_{sc}$ 

Lorsqu'une tension est appliquée à cette structure, un courant électrique s'établit. Le contact ainsi obtenu est ohmique.

### II.1.2 En présence d'états d'interface : Model de Bardeen

Il est à noter qu'au-delà de l'approche idéale des contacts ohmiques et Schottky précédemment décrite, l'apparition de défauts dans les films minces lors de la croissance vient perturber l'effet thermoélectronique [2]. Les états électroniques dans le volume du semiconducteur peuvent avoir pour origine les états discrets correspondants aux donneurs et accepteurs ou encore aux centres profonds qui apparaissent dans la bande interdite.

En volume, dans le cas du GaN, chaque atome établit des liaisons tétraédriques avec les atomes voisins. En revanche, les états électroniques sont modifiés en surface car les atomes n'établissent des liaisons que dans un demi-plan, celui les reliant au matériau, tandis que celles en surface restent pendantes. Ces états électroniques vacants seront vite saturés grâce à l'adsorption d'atomes étrangers tels que l'oxygène, en raison de son abondance dans l'air. Ce mécanisme entraine l'oxydation de la surface et une modification de l'état électronique de surface comparé à celui en volume. Ainsi, des porteurs libres peuvent être piégés par des états de surface dont l'énergie est située dans le gap [65]. Il en résulte une modification de la population des bandes permises et par voie de conséquence, la courbure des bandes d'énergie. De plus, si la densité d'états de surface devient très importante, il se produit un phénomène appelé ancrage du niveau de Fermi. L'impact de ce phénomène sur la réalisation d'un contact Schottky n'est pas négligeable étant donné que le contact ne se fait plus entre le métal et le semiconducteur mais plutôt entre le métal et les états d'interface. Ainsi, l'ancrage du niveau de Fermi impacte les échanges entre le métal et le semiconducteur et influence drastiquement la hauteur de barrière [106].

### II.2. Types de métallisations conventionnelles

Pour le choix d'un type de métallisation pour la fabrication d'un contact de type Schottky ou Ohmique il est important de tenir compte d'un certain nombre de paramètres. Ces paramètres portent entre autres sur la hauteur de barrière déterminant le caractère Ohmique ou Schottky du contact à obtenir, et aussi sur la température de fusion du métal qui permet de prédire la réaction du contact aux hautes températures.

### II.2.1. Métallisation des contacts ohmiques

Pour pouvoir collecter ou injecter un courant, depuis ou vers un semiconducteur, il est nécessaire de créer une zone ohmique avec une faible résistance de contact. Communément, un bon contact Ohmique sur un semiconducteur de type n nécessite que ce dernier soit suffisamment dopé et que le travail de sortie du métal (caractéristique intrinsèque à chaque métal) soit faible pour ne générer aucune barrière face à la circulation des électrons. Cependant, dans le cas d'un HEMT AlGaN/GaN, les matériaux ne sont pas dopés. La formation d'un contact ohmique à faible résistance de contact ( $R_c$ ) sur GaN a fait l'objet de nombreuses études [3] [4], souvent autour d'une même association de métaux, généralement basée sur le titane et l'aluminium. Les épaisseurs utilisées se situent en général autour de 20 nm pour le titane (Ti) à plusieurs centaines de nanomètres pour l'aluminium (Al). Les épaisseurs des métallisations ainsi que les températures de recuit diffèrent d'un laboratoire à un autre pour un même séquentiel de métallisation. Ces paramètres sont généralement optimisés en fonction des épitaxies GaN disponibles et des équipements technologiques utilisés.

En 2009, Kim et al. [5] ont démontré la formation d'un contact ohmique à base de Ta/Ti/Al/Ni/Au. Cette étude montre que l'ajout du Ta engendre la formation d'une couche interfaciale TaN/TiN qui semble être à l'origine de la formation du contact ohmique. De plus, l'ajout du Ta semble améliorer la morphologie des contacts ohmiques après recuit à haute température, comparée au contact Ti/Al/Ni/Au qui présente des rugosités de surface plus importantes, de l'ordre de 400 nm d'amplitude. Ce travail a été reproduit ultérieurement par de nombreuses équipes sur des couches de type HEMT à base de GaN [6]. Cependant, de part la nette amélioration de la morphologie des contacts ohmiques, les résultats obtenus en terme de résistivité sont peu encourageant comparés au séquentiel Ti/Al/Ni/Au optimisé au sein du laboratoire IEMN. Le tableau II. 1 résume les différents types de métallisations ainsi que les conditions de fabrication reportées dans la littérature.

Métal	Type de GaN	Epaisseur (nm)	Recuit (°C), Atmosphère	Durée de recuit (s)	Résistance spécifique de contact Ω.cm²	Réf
Ti/Al	N	300/700	600	-	-	[7]
Ti/Al	N	20/100	900	30s	$8 \times 10^{-6}$	[7]
Ti/Al	N	-	600	60s	$5-8 \times 10^{-5}$	[8]
Ti/Al/Re/Au	N	15/60/20/50	750	60s	$1.3 \times 10^{-6}$	[9]

Ti/Al/Ti/Au	N	20/100/40/100	750	60s	3×10 <sup>-5</sup>	[10]
Ni/Au	P	5/5	500	10min	$4 \times 10^{-6}$	[11]
Ni/Au	P	10/4	500, N2	20min	$7 \times 10^{-3}$	[12]
Ta/Ti/Al/Ni/Au	N	-	700	1min	$7.5 \times 10^{-7}$	[5]
Ta/Ti/Al/Ni/Au	N	-	850	30s	$7.5 \times 10^{-6}$	[6]
Mo/Al/Mo/Au	N		600		$7.5 \times 10^{-6}$	[13]

Tableau. II. 1. Métallisations généralement utilisées sur le nitrure de gallium pour la conception d'un contact ohmique.

De manière générale, la résistance spécifique de contact obtenue varie entre  $1 \times 10^{-6} \ \Omega.\text{cm}^2$  et  $1 \times 10^{-4} \ \Omega.\text{cm}^2$  pour des recuits s'échelonnant de 400°C à 900°C. Ces valeurs permettent d'envisager la réalisation de composants avec un contact ohmique de bonne qualité. En revanche, les quelques travaux effectués sur le contact ohmique sur GaN dopé P ont rarement abouti à des résistances de contacts inférieures à  $1 \times 10^{-4} \ \Omega.\text{cm}^2$ , ce qui pourrait engendrer des difficultés pour la réalisation de composants performants.

Il est à noter que la métallisation des contacts ohmiques est précédée d'une étape de gravure IBE Ar+ (*Ion Beam Etching*) dans une chambre sous vide pour éviter toute contamination par oxydation de la barrière et favoriser la formation du contact ohmique avec une faible résistance de contact. Les paramètres de gravure dépendent fortement de la composition du matériau. Cette étape de gravure est indispensable notamment pour une structure HEMT contenant une couche d'exclusion en AlN. Dans ce contexte, une gravure d'environ 3/4 de l'épaisseur totale de la couche barrière dans les zones de drain et de source est nécessaire pour rapprocher ces électrodes du canal et par conséquent réduire la résistance de contact (R<sub>c</sub>). Le temps de gravure dépend de la qualité du matériau mais aussi de la technique de croissance de l'épitaxie. L'étude menée au sein de notre équipe montre que la vitesse de gravure d'une structure HEMT obtenue par MBE est plus élevée que celle d'une structure obtenue par MOCVD [6] pour une énergie des ions équivalente.

#### II.2.2. Métallisation des contacts Schottky

La réalisation du contact Schottky constitue l'étape de fabrication la plus critique des transistors HEMTs en raison de la faible longueur de grille et de la sensibilité de l'interface métal/semiconducteur aux étapes de fabrication. Le contact Schottky est caractérisé par une hauteur de barrière élevée, dont le rôle est celui de laisser passer les porteurs dans un seul sens, pour une tension de polarisation donnée. La dispersion entre les différentes valeurs de hauteurs de barrières rapportées dans la littérature pour un même type de structure, semble être liée aux mécanismes de conduction, mais aussi à plusieurs facteurs concernant le matériau, la méthode d'extraction et les procédés de fabrication à savoir : les défauts de la couche épitaxiée, le procédé de nettoyage utilisé ou encore la rugosité de surface des couches minces. De manière générale, les métaux répertoriés comme candidats pour une barrière Schottky sont ceux possédant un travail de sortie important ( $q\Phi_m>4.5\text{eV}$ ). Binari et al. [10] ont obtenu une hauteur de barrière de 0.59eV

pour un contact en titane qui présente un travail de sortie plutôt bas ( $q\Phi_m$ =4.3eV). Mohammad et al ont travaillé sur la barrière platine qui de par son travail de sortie élevé ( $q\Phi_m$ =5.65eV) est censée engendrer de fortes valeurs de barrières Schottky de l'ordre de 1.1eV [14-17]. La barrière or ( $q\Phi_m$ =5.1eV) a été notamment étudiée par Khan et al. [18], avec une hauteur de 0.91eV. De manière moins récurrente, d'autres types de barrières comme le rhodium ( $q\Phi_m$ =5eV), le ruthénium ( $q\Phi_m$ =4.7eV), le palladium ( $q\Phi_m$ =5.12eV), le cobalt ( $q\Phi_m$ =5eV), le chrome ( $q\Phi_m$ =4.5eV), l'iridium ( $q\Phi_m$ =5.46eV), le molybdène ( $q\Phi_m$ =4.6eV), le cuivre ( $q\Phi_m$ =4.65eV), l'argent ( $q\Phi_m$ =4.26eV), le tungstène ( $q\Phi_m$ =4.5eV) ou encore le plomb ( $q\Phi_m$ =4.25eV) ont été étudiées [15], [19-24]. Les principales valeurs obtenues ont été reportées dans le tableau II. 2. Concernant le nickel ( $q\Phi_m$ =5.15eV), plusieurs travaux ont été réalisés donnant des hauteurs de barrières s'échelonnant de 0.6 à 1.15eV [19, 26-28]. Plus récemment, il a été établi que les nitrures ou les siliciures de W, Ni, Ta ou TiW peuvent être de bons candidats pour la fabrication d'un contact Schottky sur GaN [23, 29-32].

Métal	Type de GaN	Epaisseurs (nm)	Recuit (°C) Atmosphère	Durée du recuit	Hauteur de barrière (eV)	Facteur d'idéalité η	Réf
Au	N	100-150	-	-	1.3	1.15	[19]
Ni		100-150	-	-	1.15	1.17	[19, 25,26]
Ti	N	50	-	-	0.59	-	[10]
Au	N	65	300-500,N <sub>2</sub>	60s	0.73-0.83	1.29-1.84	[32]
Au	N	-	-	-	0.91	1.04	[18]
Pt	N	-	-	-	1.03-1.13	1.10-1.21	[14,15, 21]
Pd	N	-	-	-	0.91-1.11	1.10-1.14	[15,21]
Rh	N	50	300-500, N <sub>2</sub>	60s	0.51-0.56	1.20-1.25	[33]
Rh/Au	N	25/25	300-500, N <sub>2</sub>	60s	0.62-0.84	1.12-1.73	[33]
Ni/Au	N	10/330	500, N <sub>2</sub>	5 min	0.88	1.18	[27]
Ni/Pt/Au	N	10/30/300	500, N <sub>2</sub>	5 min	1.09	1.12	[27]
Ni/Pd/Au	N	10/30/300	500, N <sub>2</sub>	5 min	0.78	1.14	[27]
Mo/Au	N	40/400	-	-	0.69	-	[34]
Pt/ti/Pt/Au	N	-	-	-	0.85	-	[35]
Ti/Al/Ti	N	-	-	-	0.63	-	[36]

Tableau II. 2. Principaux métaux utilisés sur le GaN pour la réalisation du contact Schottky.

## III. Caractéristiques électriques des transistors HEMTs

Après avoir exposé la composition du composant HEMT, nous décrivons dans ce paragraphe les paramètres électriques qui permettent de quantifier les performances du composant. Les différents éléments passifs et actifs du schéma équivalent sont représentés sur la figure II.7.




Figure. II.7. Représentation schématique des éléments électriques d'un transistor HEMT AlGaN/GaN

L'analyse du transistor consiste à déterminer d'une part, les caractéristiques électriques au travers des mesures statiques et dynamiques, et d'autre part, de déterminer les éléments parasites tels que les résistances induites par les plots métalliques, les inductances et les différents effets capacitifs, représentés sur la figure II.7. La quantification de ces paramètres est effectuée en s'appuyant sur le schéma équivalent en régime petit signal basé sur un modèle théorique associé à des formules mathématiques (cf. chapitre III).

#### III.1. Le courant de drain-source

Le réseau de caractéristiques  $I_{DS}(V_{DS})$  représente le courant drain-source en fonction de la tension drain-source pour des tensions de grille différentes (Fig. II. 8). Ce réseau permet de vérifier les potentialités du composant ainsi que l'effet transistor qui consiste en la modulation de la densité des porteurs dans le canal grâce à la modulation de la tension de grille. La variation de la tension de grille de  $0V\$ à -3V permet de déserter entièrement le canal à la tension de pincement du transistor.




Figure. II. 8. Représentation type de la caractéristique de sortie  $I_{DS}(V_{DS})$  d'un transistor HEMT de  $2 \times 50 \ \mu m$  pour différentes valeurs de  $V_{GS}$ , avec une longueur de grille de 90 nm.

A travers ce réseau  $I_{DS}(V_{DS})$ , on peut distinguer deux zones de comportements différents : une zone ohmique pour laquelle le courant de drain est proportionnel à la tension drain-source et une zone de saturation pour laquelle le courant I<sub>DS</sub> reste quasi-indépendant de la tension V<sub>DS</sub>. La tension de coude (V<sub>c)</sub> est la tension V<sub>DS</sub> pour laquelle le courant subit une rupture entre la zone linéaire et la zone de saturation. Toutefois, une légère diminution du courant, souvent due à l'effet thermique, peut apparaître dans la zone de saturation pour des tensions de drain-source élevées. Par ailleurs, cette mesure permet de relever la densité maximale du courant de drain (I<sub>DSmax</sub>) et approximativement la tension de pincement qui sont respectivement de l'ordre de 850 mA/mm et -3.2V pour le transistor représenté sur la figure II.8. De plus, la raideur de la pente dans la zone linéaire nous renseigne sur les ordres de grandeur des résistances d'accès R<sub>D</sub> et R<sub>S</sub>. En effet, une pente bien raide reflète une faible résistance d'accès. Par ailleurs, la qualité du pincement ainsi que la présence de l'effet de canal court (généralement dû au faible rapport d'aspect L<sub>g</sub>/e) peuvent se voir d'ores et déjà sur cette courbe bien que d'autres mesures complémentaires soient nécessaires pour confirmer la présence et l'origine de ces phénomènes. En régime statique, la densité de courant de drain, en fonction de la tension V<sub>DS</sub> peut être déterminée analytiquement à partir de l'équation II. 2

$$I = W.q.\beta (-V_P - V_{Dsat}) v_s$$
 (à  $V_{GS} = 0V$ ) Eq. II. 2

Où W représente le développement géométrique total du dispositif,  $\beta$  est un paramètre lié aux caractéristiques de l'épitaxie, q est la charge électronique élémentaire,  $v_s$  est la vitesse de saturation moyenne des porteurs,  $V_p$  la tension de pincement et  $V_{Dsat}$  la tension définissant le régime de saturation.

### III.2. La transconductance G<sub>M</sub>

La transconductance  $(G_M)$ , traduit la variation du courant de drain en fonction de la modulation de la tension de grille (équation II.3). Cette caractéristique permet d'évaluer la qualité de la commande de grille et de déterminer la tension de pincement du transistor. Deux méthodes sont envisageables. La première consiste en la projection de la pente de la fonction de transfert sur l'axe des abscisses (tension  $V_{GS}$ ) et relever la valeur de la tension à l'origine, alors que la seconde consiste à relever la tension  $V_{GS}=V_P$  lorsque la densité du courant de drain est équivalente à 1mA/mm. Cette dernière semble être la plus efficace étant donnée qu'elle garantit une valeur précise du courant résiduel dans le canal lorsque le transistor est pincé, tandis que la première laisse apparaitre une légère incertitude sur le courant résiduel.

$$G_{M} = \left(\frac{\partial I_{DS}}{\partial V_{GS}}\right)_{V_{DS} = Cste}$$
 Eq.II. 3

Par ailleurs, le tracé de la fonction de transfert du composant en fonction de la tension  $V_{GS}$  pour une valeur  $V_{DS}$ =cte (Figure II.9) fait apparaître trois zones de fonctionnement:




Figure II. 10. Evolution type de la fonction de transfert du transistor

- Pour V<sub>GS</sub> < V<sub>P</sub>, la densité de porteurs dans le canal est nulle (canal déserté) et le composant est bloqué;
- Lorsque V<sub>GS</sub> > V<sub>P</sub>, la densité des porteurs dans le canal s'accroit et le courant de drain augmente avec la tension de grille (évolution au premier ordre), jusqu'au point de fonctionnement optimum. Ce dernier correspond à la valeur de V<sub>GS</sub> pour laquelle la transconductance est maximale, comme illustré sur la figure II.10;
- Dans le cas idéal, au-delà de la tension de grille correspondant à  $G_{Mmax}$ , la fonction de transfert présente une zone de saturation. Cependant, l'effet thermique ainsi que la présence de défauts, semblent être à l'origine d'une chute de  $G_{M}$  lorsque  $V_{GS}$  se rapproche de 0V.

A partir de cette caractéristique, on peut déterminer le point de polarisation pour lequel la transconductance est maximale ( $G_{Mmax}$ ) ainsi que les fréquences de coupure  $F_T$  et la fréquence maximale d'oscillation  $F_{MAX}$ .

### III.3. La conductance de sortie G<sub>d</sub>

La conductance de sortie reproduit la variation du courant de drain en fonction de la tension de polarisation drain-source. Cet indicateur de la saturation du courant de drain s'exprime en fonction de l'inverse de la résistance drain-source :

$$G_{\rm d} = \frac{1}{R_{\rm DS}} = \left(\frac{\partial I_{\rm DS}}{\partial V_{\rm DS}}\right)_{V_{\rm GD} = \rm Cste}$$
 Eq.II. 4

Une conductance de sortie élevée atteint fortement les performances des transistors. C'est en effet la signature de la présence de phénomènes physiques non désirables tels que l'effet de l'ionisation par impact en présence d'un fort champ électrique, les fuites de substrat, les fuites dans le buffer ou alors l'effet de canal court. Ainsi, un bon rapport d'aspect, une faible densité de pièges dans le buffer et une couche barrière arrière sont autant d'éléments à satisfaire pour réduire  $G_d$ .

### III.4. La capacité grille-source

La capacité grille-source décrit l'interaction capacitive entre la grille et la source à l'entrée du composant (équation II.5).

$$C_{gs} = \left(\frac{\partial Q}{\partial V_{Gs}}\right)$$
 Eq. II.5

Avec Q, la charge de la zone dépeuplée sous la grille. La fréquence de coupure du transistor est inversement proportionnelle à la capacité  $C_{\rm gs}$ . De ce fait, la réduction de la capacité grille-source va permettre une amélioration des performances du transistor en termes de fréquences de coupure.

### III.5. La Capacité grille-drain (C<sub>gd</sub>)

Elle traduit l'interaction capacitive entre les deux électrodes de grille et drain. Son influence, sur le fonctionnement du composant est d'autant plus importante que la fréquence de travail augmente. En haute fréquence, une partie de la capacité  $C_{gd}$  se trouve reportée sur l'impédance d'entrée et s'ajoute à la capacité  $C_{gs}$  engendrant ainsi une diminution de la bande passante dans les amplificateurs, conséquence de l'effet Miller. De plus, cette capacité parasite court-circuite la source en hautes fréquences par effet de couplage direct. La capacité  $C_{gd}$  est définie par:

$$C_{gd} = \frac{\partial Q}{\partial V_{GD}}$$
 Eq. II.6

#### III.6. La capacité drain-source

Comme représentée sur la figure II.7, la capacité drain-source représente l'interaction capacitive entre les deux régions du canal, en l'occurrence, les régions de drain et de source. Elle prend en compte les effets parasites de couplage électrostatique entre l'électrode de drain et celle de source.

### III.7. Les résistances et les éléments parasites d'accès

Les résistances parasites constituent l'ensemble des résistances d'accès de grille, de drain et de source. La résistance  $R_G$  est directement liée à la section du contact de grille et au développement du transistor tandis que les résistances  $R_D$  et  $R_S$  résultent des contacts ohmiques et des résistances du canal situées respectivement entre la grille et les contacts de drain et de source. Les autres éléments parasites d'accès à savoir :  $L_G$ ,  $L_S$ ,  $L_D$ ,  $C_{pg}$ ,  $C_{ps}$ ,  $C_{pd}$ , associés respectivement, aux

inductances et capacités parasites d'accès de grille, source et drain, dépendent des dimensions du transistor.

### III.8. La fréquence de transition et la fréquence maximale d'oscillation

Ce sont deux caractéristiques importantes des transistors HEMTs que l'on détermine grâce à la mesure des paramètres S. La fréquence de transition  $F_T$  représente la fréquence pour laquelle le module du gain en courant (|H21|) est égal à 1. Pour un transistor intrinsèque, (sans tenir compte des éléments d'accès) celle-ci est donnée au premier ordre par :

$$F_{\rm T} = \frac{G_{\rm M}}{2.\pi (C_{as} + C_{ad})}$$
 Eq. II. 7

D'autre part, la fréquence maximale d'oscillation  $F_{MAX}$ , nous renseigne sur la fréquence maximale de fonctionnement du transistor pour laquelle le gain en puissance vaut l'unité. Cette fréquence est donnée par la formule suivante :

$$F_{\text{Max}} = \frac{F_T}{2\sqrt{4 \cdot \frac{(R_S + R_g + R_{GS})}{R_{DS}} + 2 \cdot \frac{c_{gd}}{c_{gs}} \left(\frac{c_{gd}}{c_{gs}} + G_m(R_s + R_{GS})\right)}}$$
Eq.II. 8

Au travers de ces équations, l'amélioration des performances des composants exige entre autres la réduction des éléments parasites à savoir : les résistances parasites d'accès, la conductance de sortie  $1/R_{DS}$  susceptibles de contribuer à la chute drastique des performances en fréquences ainsi que les capacités parasites  $C_{gs}$  et  $C_{gd}$ . L'obtention du gain maximum disponible (MAG) nécessite une bonne adaptation des impédances en entrée et en sortie du composant sous test. La caractéristique I(V) d'un transistor HEMT ainsi que la droite de charge sont illustrés sur la figure I(I).




Fig. II. 11 Droite de charge optimale pour l'obtention du maximum de puissance de sortie

Ayant la plus grande exploration de la caractéristique courant-tension, cette droite de charge idéale, permet de prédire la puissance maximale atteignable en classe A. Ainsi, l'estimation théorique de la densité de puissance du composant en l'absence de gate-lag et surtout du drain-lag

peut être obtenue à partir des paramètres électriques obtenus en régime statique en s'appuyant sur l'équation II. 9.

$$P_{out} = \frac{I_{\text{MAX}} \times (V_{\text{MAX}} - V_{\text{Knee}})}{8}$$
 Eq. II. 9

Où  $I_{MAX}$  est le courant de saturation du composant,  $V_{MAX}$  la tension maximale qui peut être assimilée à la tension de claquage,  $V_{Knee}$  est la tension de coude pour laquelle le transistor rentre en régime de saturation. Cependant, il convient de noter que cette équation ne tient pas compte des défauts éventuels présents dans les matériaux et des défaillances technologiques. Ceci explique la dispersion qui peut être observée entre la valeur de la puissance théorique ainsi obtenue et la valeur réelle mesurée à partir de la caractérisation du composant. Le rendement en puissance ajouté PAE (Power Added Efficiency), doit être le plus élevé possible afin de garantir de faibles pertes énergétiques et éviter l'auto-échauffement. Ainsi, le rendement en puissance ajoutée s'écrit :

$$P.A.E = \frac{P_{\text{out}}(\text{ac}) - P_{\text{in}}(\text{ac})}{P_{\text{dc}}}$$
Eq. II. 10

Où  $P_{in}$  (ac) est la puissance d'entrée,  $P_{out}$  (ac) la puissance en sortie du signal et  $P_{dc}$  la puissance d'alimentation en continu.

Ainsi, après avoir détaillé le principe de fonctionnement du transistor HEMT et rappelé les principales caractéristiques électriques qui permettent d'évaluer les performances du transistor, la seconde partie de ce chapitre sera consacrée à la technologie du composant ainsi qu'à la méthodologie utilisée pour sa fabrication.

# IV. Technologie du transistor HEMT AlGaN/GaN

Le procédé de fabrication des transistors HEMTs, se déroule exclusivement dans un environnement à taux d'empoussièrement contrôlé. Cet environnement est doté d'un système d'aération et de purification permanant pour éviter la contamination des composants tout au long du procédé de fabrication. En effet, l'évolution de la miniaturisation des composants, impose l'utilisation de matériaux à l'état de couches minces. Sensibles aux impuretés potentielles, ces films minces nécessitent une protection contre les contaminations néfastes éventuelles. Pour cette raison, l'étape de nettoyage de l'épitaxie, est indispensable avant d'entamer la première étape de fabrication du composant. Ainsi, de nombreuses techniques de nettoyage ont été développées, pour assurer cette étape critique qui sera détaillée dans le paragraphe suivant. Après avoir détaillé les différentes phases de fabrication des transistors HEMTs AlGaN/GaN ainsi que l'optimisation apportée à chaque étape dans le cadre de cette thèse, nous exposerons la méthodologie entreprise afin d'améliorer les procédés technologiques existants et accroître les performances du composant. Nous nous focaliserons en particulier sur les nouveaux profils de grilles développées dans le cadre de ce travail tel que la grille double chapeaux et la grille auto-alignée.

### IV.1. Le procédé de nettoyage du matériau

Les contaminations en surface de l'épitaxie peuvent avoir lieu dès leur sortie du bâti de croissance. Il s'agit souvent de poussières qui viennent se déposer en surface mais aussi de résidus métalliques ou organiques. De nombreuses techniques de nettoyage, issues de la technologie silicium, sont répertoriées dans la littérature, entre autres des solutions à base d'ammoniaque ou d'acide chlorhydrique. Ces solutions chimiques se sont avérées particulièrement efficaces pour l'élimination de l'oxyde de gallium [39-45]. D'autres nettoyages, généralement composés d'un cycle de dégraissage à l'acétone et au propanol et/ou méthanol puis d'un passage, soit dans une solution d'acide chlorhydrique [46], soit dans une solution d'eau régale (mélange d'acide chlorhydrique et d'acide nitrique) bouillante [47], de KOH [48] ou encore une solution d'acide fluorhydrique tamponnée [49-51], sont utilisés dans le but d'éliminer la présence d'oxygène et de carbone (liaisons C-O ou C-H) à la surface du GaN. Il faut cependant noter qu'un nettoyage efficace sur la face gallium ne l'est pas forcément sur la face azote, à cause de la différence de réactivité chimique de chacune des faces. Le Tableau I-3 résume les différentes solutions envisageables pour le nettoyage du GaN.

Solution	Concentration	Température°C	Drurée	
HCl :H <sub>2</sub> O	1:1	Chaud	1min	
$NH_4OH: H_2O_2: H_2O$	1:1:5	85	-	
HCl:H <sub>2</sub> O <sub>2</sub> : H <sub>2</sub> O	1:1:5	85	-	
$H_2SO_4: H_2O_2$	1:1	110	-	
HF : NH₄F	HF: NH <sub>4</sub> F 1:10		10min	
H <sub>3</sub> PO <sub>4</sub>	H <sub>3</sub> PO <sub>4</sub> 85%		-	
КОН	5.86%	6	-	
HNO3:HCl	1:3	Bouillant	10min	
$NH_4OH : H_2O$ 1:10		-	-	

Tableau. II. 3. Exemples de quelques solutions chimiques utilisées pour le nettoyage du GaN

Par ailleurs, des techniques de nettoyage spécifiques peuvent intervenir au cours du processus de fabrication, notamment après une phase de gravure du GaN ou alors d'un film de nitrure, utilisés pour une étape donnée. Sèche ou humide, la gravure d'un matériau engendre des re-dépôts de particules arrachées au matériau. Ces particules doivent être éliminées avant la poursuite du procédé dans le but de préserver une bonne morphologie de surface pour les étapes suivantes. Dans le cadre de ce travail, nous avons utilisé des plasmas doux d'oxygène de 10s (à faible puissance et à haute pression), mais aussi la solution ECK 65 chauffée à 60°C pendant 10 min suivie d'un traitement à l'acétone puis d'un rinçage à l'alcool notamment pour les gravures humides du nitrure au BOE (Buffred Oxyde Etch).

### IV.2. Principales étapes technologiques

L'objectif de ce travail est principalement focalisé sur la conception et la fabrication de transistors HEMTs de longueurs de grilles courtes dans de but de monter en fréquence de fonctionnement.

Nous nous sommes ainsi focalisés sur le développement d'un procédé de fabrication de grille submicroniques ( $L_g$ < 100 nm) grâce à l'utilisation de la lithographie électronique. Cette dernière permet l'écriture de motifs avec une résolution de quelques dizaines de nanomètres. Pour cela, un masque électronique comprenant plusieurs niveaux d'écriture, correspondant aux étapes de fabrication de HEMTs, que ce soit au laboratoire (à l'IEMN) ou en entreprise (à OMMIC) a été utilisé. Dans ce qui suit, nous allons décrire les différentes étapes technologiques permettant la fabrication des transistors HEMTs.

### IV.2.1. Marques d'alignement

Le masque électronique utilisé est composé de plusieurs champs d'écriture. Chaque champ comprend un ensemble de transistors et de motifs de test (figure. II. 12). L'écriture de l'ensemble des motifs est assurée par le masqueur électronique. Ce dernier vient positionner le faisceau d'électrons sur un champ et procéder à l'écriture des motifs. L'opération se réitère jusqu'à l'écriture de tous les champs de la plaque. Cependant, dans le souci d'alignement des différents niveaux d'écriture, des motifs de repérage (marques d'alignement) sont indispensables dans chaque champ d'écriture. Ainsi, le faisceau vient repérer les marques avant l'écriture d'un niveau désiré et procéder à des calibrations qui permettent d'obtenir une résolution de quelques nm en alignement entre les différents niveaux. C'est dans cette logique qu'un niveau de marques est réalisé sur toutes plaques vierges destinées à la fabrication des transistors.




Figure. II.12. Masque Titeuf utilisé pour la réalisation de transistors à grilles submicroniques

Ainsi, après le dépôt d'un bicouche de résine, des motifs carrés de 8µm ont été écrits avec d'autres plots et motifs destinés à l'alignement optique pour les étapes ultérieures à savoir : l'isolation et l'épaississement. Le bicouche de résine électro-sensible utilisé permet l'obtention d'un profil casquette après révélation chimique, ce qui favorise l'opération de lift-off après

métallisation par évaporation d'un séquentiel de métal Mo/Ni/Mo (20/40/70nm). La figure II.13 est une image du niveau de marques d'un champ d'écriture prise à l'aide d'un microscope optique. Le Molybdène (Mo) est un métal réfractaire très contraint (température de fusion de 2617°C). Une couche de Nickel (Ni), qui a une température de fusion de 1450°C, est insérée entre deux couches de Mo afin de modérer la contrainte du Mo tout en ayant une épaisseur acceptable pour le besoin visuel. Cependant, après recuit des contacts ohmiques à une température supérieure à 850°C, la surface des marques à base de Mo devient très rugueuse et le contraste au masqueur avec la surface du semiconducteur est détérioré. Ceci rend la phase de recherche des marques très complexe notamment lorsqu'il s'agit d'aligner la grille entre les contacts de drain et de source. Cette difficulté impacte non seulement le temps d'écriture mais aussi la précision relative à l'alignement des niveaux supérieurs. Quelques images prises au microscope électronique à balayage (MEB) des marques d'alignement après recuit sont représentées sur la figure II. 13-a. Afin de contourner ce problème de contraste pénalisant, une fine couche d'Or (Au) de 10nm a été ajoutée sur le molybdène lors de l'évaporation. Le nouveau séquentiel est ainsi constitué de Mo/Ni/Mo/Au (Figure II.12-b).




Figure II. 13. Image MEB des marques d'alignements après recuit à 850°C: a) Mo/Ni/Mo, b) Mo/Ni/Mo/Au.

Sur la figure II.13-b, on peut constater une meilleure homogénéité de surface, comparée à la figure II. 13-a. L'identification des marques au masqueur lors de l'écriture est ainsi améliorée. Par conséquent, nous avons opté pour le nouveau séquentiel de métallisations de marques Mo/Ni/Mo/Au dans le procédé de fabrication.

### IV.2.2. Contacts ohmiques

Les contacts ohmiques sur les matériaux III-N ont fait l'objet de nombreuses études [11, 12], souvent autour d'une même association de métaux, en général basée sur le titane et l'aluminium. Les premiers essais de contacts ohmiques en Ti/Al ont été menés sur des substrats de GaN dopés n+ épitaxiés sur un substrat de saphir. Les couches ont une épaisseur variant de 0,8 à 3,3µm et sont dopées au silicium de 5,8 à 8x10<sup>18</sup> at.cm-<sup>3</sup>. Le titane et l'aluminium ont tous deux un travail de sortie faible, respectivement de 4,3eV et 4,28eV. Le fait de les associer sur un semiconducteur

comme le GaN, d'affinité électronique du même ordre de grandeur (4,1 eV), doit théoriquement permettre de réaliser un contact ohmique de qualité.

De plus, une étude menée par Kowalczyk et al. [52] a montré que le titane agit sur l'oxyde de gallium ( $Ga_2O_3$ ). L'oxygène s'allie avec le titane pour former une fine couche de  $Ti_2O_3$  en surface dont l'énergie de formation est plus faible que celle du  $Ga_2O_3$  ( $\Delta H^{\circ}f$ =-1520.9 kJ. mol<sup>-1</sup> pour  $Ti_2O_3$  contre -1086.4 kJ. mol<sup>-1</sup> pour  $Ga_2O_3$ ) [53], [54]. Les lacunes d'oxygène (donneurs peu profonds) dans le semiconducteur vont augmenter la concentration de porteurs dans cette zone et permettre de réduire la résistance de contact en favorisant l'effet tunnel qui vient s'ajouter à l'effet thermoïonique déjà existant. En effet, sur un semiconducteur de type n, un bon contact ohmique nécessite que ce dernier soit suffisamment dopé et que le travail de sortie du métal (caractéristique intrinsèque à chaque métal) soit faible pour ne générer aucune barrière face à la circulation des électrons.

Comme pour les marques d'alignement, nous avons opté pour la lithographie électronique avec une écriture à 100 keV pour réaliser les contacts ohmiques au sein du laboratoire IEMN. En revanche, la combinaison de lithographies optique et électronique a été développée à OMMIC pour les contacts ohmiques. Dans ce cas, la lithographie optique permet la définition des contacts ohmiques tandis que l'écriture électronique des bords des contacts a pour objectif d'améliorer la définition des flans des contacts, afin d'anticiper les problèmes de court-circuits potentiels avec la grille notamment pour des distances source-grille très faibles. Ce choix permet de gagner plusieurs heures d'écriture sur une plaque de trois pouces réduisant ainsi le coût de fabrication qui est une préoccupation première en industrie.

Après avoir déposé au préalable un bicouche de résine électro-sensible pour l'obtention d'un profil casquette, les motifs sont définis au masqueur électronique ou/et en optique. Après révélation de la résine et vérification du profil casquette et des ouvertures au microscope optique, une désoxydation de la plaque au HCl:H<sub>2</sub>O (1:1) est effectuée afin d'éliminer la contamination de la surface en oxygène. Ensuite, la plaque est introduite dans le bâti de métallisation sous vide où une gravure IBE (*Ion Beam Etching*) in-situ, est réalisée. Les temps de gravure et les énergies utilisées ont été optimisés afin de graver le semiconducteur jusqu'à environ 4-6 nm du gaz bidimensionnel (canal de transistor), sans pour autant endommager le profil de résine [6]. Ensuite, une métallisation Ti/Al/Ni/Au (12/200/40/100 nm) est déposée par évaporation. Des contacts ohmiques avec des flans bien droits sont ainsi obtenus (figure. II.14).




Figure II. 14. Images MEB des contacts ohmiques réalisés à OMMIC

Servant de couche d'accroche, le Titane (Ti) permet la formation, après recuit à haute température, d'un alliage de Nitrure de Titane (TiN) à l'interface entre le contact métallique et le semiconducteur. Avec un travail de sortie inférieur à ceux du GaN et de l'AlGaN, cet alliage (TiN) favorise le passage des électrons par effet thermoïonique. De plus, les lacunes d'azote N, engendrées par la migration de cet atome de la barrière vers le métal, sont autant d'états donneurs qui permettent de pincer le niveau de Fermi à l'interface métal/semiconducteur. Cet accrochage du niveau de Fermi va faciliter le passage des électrons par effet tunnel entre le semiconducteur et le métal. La combinaison de l'effet tunnel et de l'effet thermoïonique va permettre la formation de contacts ohmiques de faible résistivité après un recuit rapide à haute température.

Le rôle de la couche d'Aluminium (Al) s'avère plus complexe. La formation de l'alliage Ti-Al à l'interface avec le Titane diminue la réactivité entre le Titane et le GaN, empêchant ainsi la formation de volumes creux à l'interface, généralement dus à la migration du Gallium(Ga). Ces volumes creux sont dommageables car ils augmentent la résistivité du contact ohmique. Le rapport entre les épaisseurs des couches de Titane et d'Aluminium est optimisé afin de réduire ces volumes creux tout en conservant la formation d'une couche de TiN nécessaire pour obtenir un comportement ohmique du contact. La couche de Nickel (Ni) empêche la formation de l'alliage Al-Au entre l'Aluminium et l'or (Au) lors du recuit à haute température. Communément appelée peste pourpre de par sa couleur et sa friabilité, cet alliage s'avère très néfaste pour la qualité et la fiabilité des contacts.

Enfin, en plus de ses propriétés conductrices intéressantes, la couche supérieure d'or assure la protection concernant l'oxydation de l'Aluminium. Il est à noter que l'obtention de contacts ohmiques, sans lichettes avec des flancs bien nets et droits, est conditionnée par la qualité du profil casquette de la résine et également des conditions de lift-off. Ce dernier est réalisé en utilisant un bain de « Remover PG » chauffé à 80°C pendant plusieurs heures, suivi d'un rinçage à l'acétone puis à l'alcool.

### IV.2.3. Le recuit rapide (RTA) post métallisation des contacts ohmiques

Après métallisation, les contacts ohmiques sont recuits à haute température pour permettre la formation de l'alliage et favoriser la réaction avec le GaN. L'opération de recuit rapide ou recuit flash (RTA), s'effectue dans un four doté de lampes hallogènes et d'un pyromètre au centre du porte échantillon afin de relever avec précision la température de l'échantillon pendant le recuit. Le four est commandé par une interface dans laquelle le programme désiré est configuré. Au cours de travaux antérieurs au sein de notre équipe de recherche [6], il a été démontré que la rampe de température, appliquée à la température de consigne, joue un rôle crucial dans la formation des contacts ohmiques. En fixant la valeur de ce paramètre (la rampe) à 45°C par seconde, des tests de recuit successifs et croissants ont été effectués en modulant uniquement la durée du plateau et la température de consigne. Deux types de recuit flash ont été optimisés figure II.15. Le recuit nommé flash 1 comporte un plateau de 10s fixe à 450°C, alors le recuit flash 2 comporte un plateau de 30s établi à 450°C. Les deux couches utilisées pour ce test sont dotées d'un spacer d'AlN.




Figure II. 15 Chronogrammes présentant le schéma de recuit des contacts ohmiques

Après recuit, une campagne de caractérisation des contacts ohmiques a été réalisée par la méthode TLM (Transmission line model). Les résultats obtenus sont représentés sur la figure II.16.




Figure II. 16. Mesures TLM après recuit et illustration de la dispersion sur la plaque.

Des résultats similaires ont été observés sur l'ensemble des plaques de 3 pouces que nous avons étudiées. En fonction de la position des échelles TLM sur la plaque, les valeurs de résistances de contact (R<sub>C</sub>) mesurées sont inhomogènes (dispersion de la valeur de R<sub>c</sub> entre le milieu et les bords de plaque) et ce, quel que soit le procédé de recuit utilisé. Ceci pourrait être lié au bilan thermique appliqué aux contacts métalliques qui est plus important au bord qu'au centre des plaques. Les contacts ohmiques situés aux bords se forment donc à plus basse température. En revanche les recuits autour de 870°C permettent d'obtenir des contacts de type ohmique répartis sur l'ensemble de l'échantillon avec tout de même une dispersion entre le centre et les bords (résistances élevées au centre comparée à celles mesurées sur les bords dans le cas de plaques de trois pouces étudiée dans le cadre de cette thèse). Le recuit flash 1 ne permet pas d'obtenir des résistances de contact satisfaisantes au centre des plaques. Ce résultat montre que le procédé actuel de recuit est plus adapté aux petits échantillons tandis que les plaques de trois pouces nécessitent une campagne de tests complémentaires et une optimisation afin d'aboutir à un recuit adéquat. Ainsi, dans le cadre de nos travaux, un procédé de recuit à une température de consigne de 850°C a été retenu pour nos épitaxies.

#### • Conditions atmosphériques du recuit

Dans la littérature, les recuits sont majoritairement effectués sous  $N_2$  [55-57]. Une étude a été réalisée sur l'influence de l'atmosphère de l'enceinte lors du recuit [99]. Différents recuits sous argon, azote ou dans le vide ont été effectués pour des durées de 30s et 60s. Les résultats obtenus montrent que l'azote ( $N_2$ ) est le mieux adapté pour des recuits à 850°C. Cela peut s'expliquer en partie par l'instabilité du GaN à partir de 850°C car l'azote a tendance à exo-diffuser et à laisser un état de surface dégradé à cette température et entrainer par conséquent un mauvais contact ohmique. En effectuant un recuit sous  $N_2$ , on minimise le gradient d'azote entre l'échantillon et la surface, ce qui permet de compenser l'exo-diffusion du gaz. Les figures II.16, et II.17 illustrent la morphologie des contacts ohmiques obtenus après recuit. On observe une forte rugosité des contacts en surface après recuit.





Figure. II. 16. Images prises au MEB a) Avec plots de contacts ohmiques non recuit et b) Plots de contacts ohmiques après recuit à 850°C.



Figures II.17. Images prises au microscope après recuit à  $850^{\circ}$  pour des contacts ohmiques issus de deux masques différents

De manière générale, la résistance spécifique de contact obtenue  $\rho_c$  varie entre  $1x10^{-4}$  et  $1x10^{-6}\Omega.cm^2$  pour des recuits s'échelonnant de  $800^{\circ}$ C à  $900^{\circ}$ C. Ces valeurs nous permettent d'envisager la réalisation de composants avec un contact ohmique de bonne qualité. De plus, ces paramètres expérimentaux, à savoir la température et les conditions de recuits ainsi optimisés, s'accordent parfaitement avec les procédés standards utilisés dans l'industrie micro-électronique. En revanche, un autre problème de morphologie est souvent observé sous ces conditions de recuit. Il s'agit de l'apparition de trous sur les contacts (figure II.18). Ce phénomène a été attribué aux résidus organiques qui se déposent sous les plots de contacts ohmiques lors de l'usinage RIE effectué avant métallisation des contacts ohmiques [58].




Figure II.18. Morphologie des contacts ohmiques après recuit RTA à 850°C mettant en évidence l'apparition de trous sous les contacts.

Malgré cette morphologie, les trous observés ne sont pas profonds et aucun impact n'a été observé sur les caractéristiques des contacts ohmiques obtenus

### IV.2.4. Isolation des composants

L'isolation a pour objectif de délimiter la zone active de fonctionnement de chaque transistor. Cette isolation peut s'effectuer de deux manières différentes :

- o Par gravure physico-chimique (technologie mésa)
- o Par implantation ionique (technologie planaire)

La figure II.19 illustre le profil d'isolation obtenu pour chacune de ces deux techniques




Figure II.19. Comparaison des isolations : a) Par implantation ionique, b) Par gravure (MESA)

### IV.2.4.1. Isolation par gravure

L'isolation par gravure du GaN peut s'effectuer soit par gravure sèche à l'aide d'un plasma ou par gravure humide. Toutefois, cette dernière nécessite une attention particulière concernant l'orientation de la couche tampon de GaN. Au regard des vitesses d'attaque faibles de la gravure

humide, des problématiques de sélectivité et du profil des flancs de gravure, il est nécessaire de considérer d'autres méthodes de gravure avec des vitesses d'attaque plus élevées, notamment, pour la gravure de couches épaisses. La gravure plasma répond à ce critère.

La gravure RIE (Reactive Ion Etching) est la plus utilisée. Cette dernière consiste à créer un plasma gazeux à l'aide d'une source RF (13.56 MHz) appliquée entre deux électrodes et de polariser le porte substrat à un fort potentiel de façon à accélérer les ions vers l'échantillon à graver. Cette technique combine une attaque chimique, due à la nature des espèces présentes dans l'enceinte, et une attaque physique obtenue grâce au bombardement des ions accélérés par le champ statique. On distingue plusieurs modes de couplage des sources RF avec le plasma : ECR (Electron Cyclotron Resonance), IC (Inductively Coupled) ou magnétron. Les sources gazeuses utilisées sont en général des produits chlorés. Le tableau II.4 résume les gaz les plus répandus pour la gravure sèche du GaN ainsi que les vitesses de gravures obtenues avec les paramètres correspondants. Pour casser les liaisons atomiques du GaN, il est nécessaire d'apporter une grande quantité d'énergie aux ions du plasma en raison des fortes énergies des liaisons atomiques du GaN (de l'ordre de 8.92eV). Aujourd'hui, il est possible d'atteindre des vitesses de gravure de plusieurs centaines de nm/min avec un plasma constitué d'un mélange Cl<sub>2</sub>/Ar.

Plasma	Technique	Vitesse de	Polarisation	Réf.
		gravure		
SF <sub>6</sub>	RIE	17 nm/min	-400 V	[55]
BCl <sub>3</sub> / Ar	ECR-RIE	30 nm/min	-250 V	[56]
HBr / H <sub>2</sub>	ECR-RIE	70 nm/min	-150 V	[57]
SiCl <sub>4</sub> / Ar	ECR-RIE	95 nm/min	-280 V	[58]
HCl	RIBE	130 nm/min	Ø	[59]
Cl <sub>2</sub>	RIBE	150 nm/min	Ø	[60]
BCl <sub>3</sub>	M-RIE	350 nm/min	-100 V	[61]
Cl <sub>2</sub> / Ar	ICP-RIE	980 nm/min	-450 V	[62]

Tableau II. 4 : Techniques et gaz utilisés pour la gravure du GaN

En général, une vitesse de gravure élevée est souvent synonyme de fond de gravure endommagé [62]. Par conséquent, un compromis est à faire. A ce jour, de nombreuses études sont encore menées sur l'optimisation des paramètres de gravure pour essayer d'améliorer la qualité des fonds et des flancs de gravure sur le GaN (problématiques connues en gravure sèche). D'autres travaux ont montré que le courant inverse de diodes Schottky réalisées en structure "mesa" était fortement lié à la quantité de défauts créés sur les flancs lors de la gravure plasma [63, 64]. Des solutions ont été apportées pour supprimer certains de ces défauts, notamment par des traitements thermiques [65-69], par des passivations [64][70], des traitements chimiques [71] ou en modifiant les conditions de la gravure [63][72].

#### IV.2.4.2. Isolation par implantation He+

L'implantation ionique par faisceau d'ions est un procédé d'ingénierie des matériaux. Comme son nom l'indique, elle consiste à modifier les propriétés d'un matériau par l'insertion d'ions dans son volume. Il existe deux processus d'implantation ionique: implantation par faisceau d'ions et implantation par immersion plasma. Un plasma est créé à partir d'une source gazeuse solide ou liquide contenant l'atome à implanter. Un champ électrique appliqué à la sortie de cette source permet l'extraction des ions. Ce faisceau ionique traverse ensuite un champ magnétique qui assure la sélection des ions à implanter. Ces derniers sont ensuite accélérés et focalisés sur toute la surface de l'échantillon (figure. II.18).




Figure II. 20. Schéma synoptique de l'implanteur ionique.

Communément appelée dose ou fluence, la quantité de matériaux implantée est l'intégrale sur le temps du courant ionique. Les courants électriques mis en jeu dans l'implanteur sont de l'ordre du micro-ampère. Par conséquent, ils ne permettent d'implanter qu'une faible quantité d'ions. Cette technique n'est utilisée que dans les domaines où la modification recherchée est faible. L'accélération des ions atteint typiquement des énergies allant de 10 à 500 keV. Toutefois, il est possible de se limiter à des énergies inférieures à 10 keV, mais dans ce cas la pénétration ne dépasse jamais quelques nanomètres. On retrouve également des accélérateurs capables d'accélérer des ions jusqu'à 5 MeV, mais cela provoque des dégâts importants sur la surface de la cible. La profondeur moyenne est contrôlée en ajustant l'énergie d'accélération, alors que la dose implantée est fixée par le courant ionique et la durée du balayage. De ce fait, l'implantation ionique présente un attrait particulier car elle permet de contrôler divers paramètres avec précision :

- La profondeur moyenne de l'espèce implantée par rapport à la surface en ajustant l'énergie d'accélération des ions.
- La quantité de l'espèce introduite en agissant sur le courant ionique et la durée d'exposition au faisceau.

➤ Le profil de l'espèce implantée en effectuant des implantations multiples à différentes énergies.

Plusieurs éléments peuvent être utilisés pour isoler les hétérostructure AlGaN/GaN par implantation ionique tels que : l'hydrogène [74], l'azote [75] ou l'argon [76]. Le choix se fait en fonction des éléments disponibles, des conditions d'optimisation de l'implantation, de la tenue en température des zones implantées et de la nature du matériau à isoler. Cette étape qui a été développée dans le cadre du laboratoire commun IEMN/III-V-Lab a fait objet d'une optimisation à l'IEMN. Le principe consiste en une, ou en de multiples phases d'implantation d'ions caractérisés par l'énergie et la dose de l'élément à implanter. La distribution des ions d'hélium, de type gaussienne, est choisie de façon à détruire les liaisons bien au-delà du gaz bidimensionnel, jusqu'à une profondeur effective de 600nm permettant ainsi l'amorphisation des zones implantées :

- $\triangleright$  Energie de 20 KeV et une dose de  $0.25 \times 10^{14}$  at/cm<sup>2</sup>
- $\triangleright$  Energie de 30 KeV et une dose de  $1 \times 10^{14}$  at/cm<sup>2</sup>
- $\triangleright$  Energie de 80 KeV et une dose de  $1.5 \times 10^{14}$  at/cm<sup>2</sup>
- $\triangleright$  Energie de 190 KeV et une dose de  $2.5 \times 10^{14}$  at/cm<sup>2</sup>

Le procédé de lithographie que nous avons utilisé pour l'étape d'isolation des composants est constitué d'un bicouche de résine optique : LOR 10A et S1828. Le choix de la lithographie optique est justifié par la faible résolution que nécessite cette étape (figure II. 21).




Figure. II. 21. Illustration de la lithographie utilisée pour l'implantation

Les résultats obtenus au cours de nos travaux sont très satisfaisants, avec un courant d'isolation inférieur à 10nA/mm mesuré entre deux plots ohmiques isolés et espacés de 10µm sous une polarisation de 200V. Cependant, un problème de polymérisation de la résine a été rencontré. Celui-ci est à priori engendré par le fluage de la résine LOR 10 A sous l'effet de la chaleur lors de l'implantation. Ainsi, la polymérisation de la résine a été observée sur les bords de la surface protégée (zone active) (figure II. 22). Les résidus de résine sur les contours des contacts ohmiques sont ainsi durcis et restent difficile à radier de la surface. De nombreux procédés de nettoyage ont été testés, avec un recours au traitement sous ultra-sons qui permet d'accélérer le nettoyage. Cependant, cette méthode de nettoyage (avec ultra-sons) n'est pas conseillée même à faible puissance, car elle risque de fragiliser les structures métalliques, notamment celle des contacts

ohmiques. Cette contrainte a été résolue par l'optimisation des paramètres de la résine LOR 10A ainsi que les conditions et la durée de révélation de cette dernière. La solution consiste à déposer une couche de résine LOR 10 A plus épaisse et à sous-graver quelques secondes supplémentaires pour assurer sa protection par la casquette (S1828) tout en préservant une meilleure tenue de celle-ci. Malgré le fait que cela ait permis de réduire la polymérisation de la résine, l'apparition de ce problème sur les composants fabriqués reste aléatoire. Ainsi, pour remédier à cela, nous avons opté pour un plasma O<sub>2</sub> très doux (20W à 300mTorr) à l'issue de l'isolation et avant de retirer la résine afin d'assurer la protection des zones actives. Cette alternative a donné de très bons résultats et nous a permis de résoudre parfaitement ce problème technologique. La figure II.22 présente des images prises au microscope optique illustrant le problème de polymérisation de la résine sur les contacts ohmiques.



Figure. II. 22. Images prises au microscope électronique illustrant la polymérisation de la résine après implantation

#### IV.2.5. Technologie de grille

#### IV.2.5.1. Grilles en T

La réalisation technologique de l'électrode de grille constitue une étape critique lors de la fabrication du transistor HEMT. Ceci en raison de la miniaturisation de plus en plus accrue de ce contact, mais aussi de sa sensibilité à un grand nombre de paramètres tels que l'état de surface du matériau, la qualité de la technologie, la résolution de la définition du pied, la gravure dans le cas d'un recess..., [76], [77].

Par ailleurs, la montée en fréquence est liée au temps de transit des électrons sous la grille. Améliorer le temps de transit sous la grille revient donc à réduire la longueur de cette dernière tout en satisfaisant le rapport d'aspect imposé par la technologie GaN (longueur de grille/épaisseur de barrière > 15, [78]). Il faut également réduire au maximum la résistance de grille ( $R_G$ ) qui est inversement proportionnelle à sa section. Il convient donc de trouver un compromis entre la longueur de grille, le rapport d'aspect et la résistance de contact par le choix de la technologie de grille en T combinant une longueur du pied courte et une faible résistance du

plot, grâce au chapeau de grille. De plus, nous nous sommes focalisés principalement sur le développement de grilles submicroniques afin d'améliorer les performances en fréquence. Ainsi, le travail a été axé sur l'adaptation de la technologie existante à notre cahier des charges. Ceci revient à optimiser la lithographie de grille, les temps de révélation et les doses d'écriture au masqueur électronique. Cette phase de travail a été conclue avec succès par la réalisation de grilles de 60, 70 et 80 nm, avec des performances à l'état de l'art mondial notamment en fréquences ( $F_T/F_{MAX}=90GHz/135~GHz$ ).






Figure II.23 Image MEB de grilles en T : a) L<sub>g</sub>=60nm, b) Lg =105nm.


Une technologie propre et sans lichettes permet l'obtention de bonnes performances fréquentielles du transistor en réduisant la formation de capacités parasites additionnelles et en évitant les courts-circuits dans le cas où la distance grille-source est très courte (< 500 nm). Le détail de la technologie de grille en Té est schématisé sur la figure. II. 24.




Dépôt du tri-couche de résine



Développement sélectif de grille Toluène pour la casquette Méthanol/MIBKA pour les latéraux MIBKA pur pour le pied





Métallisation Mo/Au par évaporation

Lift-off de grille

Figure II.24 : Schémas descriptifs de la réalisation technologique de grilles en Té avec les différentes étapes : écriture électronique, développement sélectif, métallisation et lift-off.

Un test de variation de dose a permis d'adapter l'ouverture de grille ( $L_g$ ) souhaitée. Le test de variation de dose consiste à écrire plusieurs champs avec des doses différentes. Le pas de variation est fonction de la dose de référence prise au préalable. Après développement sélectif et analyse au MEB des différentes ouvertures obtenues, la dose optimale est sélectionnée.

La seconde phase d'optimisation du profil de grille a été effectuée en milieu industriel, au sein de la société OMMIC. Les travaux ainsi réalisés, ont permis l'obtention d'un profil de grille, dit double chapeaux grâce à un procédé lithographique préalablement développé par Michel Renvoise (Ingénieur en lithographie à OMMIC), sur la filière GaAs. Le transfert de cette technologie vers la filière GaN a été conclu avec succès. Le profil double chapeaux permet d'une part, de réduire la résistance de la grille et d'autre part de réduire la capacité de grille source ( $C_{\rm gs}$ ), grâce à l'éloignement du chapeau de grille du canal, comparé au profil de grille en T, décrit précédemment. Nous avons ainsi réalisé trois longueurs de grille différentes à savoir  $L_{\rm g}$ =80nm,  $L_{\rm g}$ =90nm,  $L_{\rm g}$ = 110nm. De plus, différentes distances grille-drain et grille-source ont été combinées sur cette épitaxie dans le but d'étudier l'influence de ces paramètres géométriques sur les caractéristiques du transistor.

Un procédé similaire a été adopté pour la réalisation d'une grille double chapeaux, à l'exception de quelques détails, notamment l'empilement des couches de résine et la procédure d'exposition au masqueur électronique. Ainsi, le procédé technologique de grille double chapeaux s'appuie sur le développement sélectif d'un multi-couches de résines électro-sensibles après son exposition au masqueur électronique. L'écriture de la grille est effectuée en deux étapes. Dans un premier temps, on procède à l'écriture des latéraux suivie de leur révélation. Ensuite, on procède à au développement du pied avec un développement sélectif.

- ➤ La première couche de résine permet de définir le pied de la grille à l'aide d'une dose centrale ;
- La seconde couche définit les latéraux qui constituent le chapeau de grille ;
- La troisième couche de résine permet la formation de latéraux plus large que les premiers ;
- La quatrième couche permet l'obtention d'un profil casquette pour favoriser le lift-off.

La figure II.25 illustre une coupe verticale du profil de grille double chapeaux.



Métallisation de la grille et lift-off

Figure II.25. Résumé des étapes de fabrication d'une grille en Té double chapeaux.

La figure II.26 représente des photos MEB de grilles en Té double chapeaux des transistors réalisés, tandis que la figure II.27 correspond à un transistor HEMT à deux doigts de grille.




Figure II.26. Images MEB d'un transistor à grille en Té double chapeaux.




Figure II. 27. Image prise au microscope électronique d'un transistor HEMT à deux doigts de grilles réalisé sur nos structures HEMTs AlGaN/GaN sur Si(111).

#### IV.2.5.2. Grille nitrure

Compte tenu des difficultés technologiques souvent rencontrées pour la réalisation de longueurs de grille très courtes, en raison de la forte sensibilité des résines aux solutions chimiques ainsi qu'aux techniques d'analyses (la tendance de la résine à se charger lors de l'analyse au MEB entraine un élargissement non contrôlé des ouvertures), de nombreux travaux se sont penchés sur l'utilisation du nitrure afin de mieux contrôler l'ouverture du pied de grille [79], [80]. La particularité de cette technologie réside dans le fait que le pied de grille est défini dans une couche de nitrure de silicium (Si<sub>3</sub>N<sub>4</sub>) déposée par PECVD. Comparée à la technologie de grille en T standard réalisée à base d'un tricouche de résines, la grille nitrure présente de nombreux avantages :

- ➤ Une grille plus robuste, comparée à la grille en T standard : le pied étant inséré dans le nitrure, le chapeau de la grille se trouve supporté par le nitrure, ce qui lui confère davantage de stabilité et de solidité. Ceci offre également un degré de liberté supplémentaire quant à la possibilité d'élargir le chapeau de grille afin de réduire la résistance R<sub>G</sub>. De plus, il est possible de réaliser des grilles gamma (extension du Té côté drain) afin d'améliorer l'étalement du champ en sortie de grille côté drain et ainsi augmenter la tension de claquage du transistor ;
- Facilité de réalisation de grilles courtes grâce au pied nitrure ;
- Meilleure tenue mécanique de la grille accompagnée d'une bonne reproductibilité du procédé de fabrication;
- Facilité de réalisation d'un fossé de grille (recess de grille);
- ➤ Bonne compatibilité avec la fabrication de circuits coplanaire (capacité MIM).

Cependant, malgré l'attractivité de la technologie de grille nitrure, celle-ci présente quelques inconvénients. En effet le nitrure augmente l'apparition des effets capacitifs pénalisants en hautes fréquences et présente quelques difficultés technologiques liées à la gravure du SiN pour la réalisation du pied de grille. Cette étape technologique engendre souvent une légère dégradation de la surface du semiconducteur et peut donner naissance à des courants de fuite de grille importants.

Ainsi, dans le cadre de nos travaux, notamment ceux dédiés à la fabrication de transistors à grille auto-alignée dont le principe consiste à fabriquer l'électrode de grille avant les contacts ohmiques, nous avons utilisé la technologie de grille nitrure qui permet une meilleure robustesse. Dans le cas de la technologie auto-alignée, la grille nitrure offre une bonne résistance mécanique aux étapes technologiques réalisées après (contact ohmiques, plots d'épaississement, traitements chimiques et gravures associées à chaque étape) grâce à une consolidation par le SiN.

Pour la fabrication de la grille nitrure, une couche de Si<sub>3</sub>N<sub>4</sub> (80 nm) est déposée par PECVD à 340°C. Ensuite une couche de résine électro-sensible de type PMMA est déposée sur le nitrure de silicium puis exposée au masqueur électronique pour la définition du pied de grille. La zone exposée est ensuite dissoute au révélateur (MIBKA/IPA), laissant apparaître le nitrure de silicium dans le fond. Après de nombreuses modulations de la dose et du temps de révélation, une ouverture propre tout au long de la grille est obtenue (figure II. 28).




Figure. II. 28. Image prise au microscope électronique d'une grille nitrure après ouverture de la résine.

Les zones ainsi découvertes sont gravées à l'aide du plasma CF<sub>4</sub>/CHF<sub>3</sub> par la technique RIE (Reactive Ion Etching) afin d'enlever le SiN au fond du pied de grille et atteindre le semiconducteur. Les paramètres de gravure, tels que la pression et la puissance du gaz, ont été ajustés de manière à obtenir une gravure à caractère isotrope avec des flancs bien droits comme illustrée sur la figure II. 29.






Figure II. 29. Photo MEB prise après gravure du pied de grille au CF<sub>4</sub>/CHF<sub>3</sub>

Après l'obtention d'une surface propre dans le fond du pied de grille avec des flancs directionnels, la résine est ensuite dissoute et remplacée par un bicouche de résine. Ce dernier va servir à la définition du chapeau de grille en Té. Le profil casquette obtenu après révélation du bicouche de résine facilite l'opération de lift-off après métallisation de la grille. La figure II.30 résume les différentes étapes de fabrication de la grille en Té nitrure développée au sein du laboratoire [79], [80].



Dépôt du Si<sub>3</sub>N<sub>4</sub> par PECVD à 340°C



Ouverture de la résine MIBKA/IPA

Lithographie électronique, dépôt de résine






Image MEB de l'ouverture de la PMMA









Image MEB de l'ouverture du Si<sub>3</sub>N<sub>4</sub>



Dépôt du bicouche de résine



Développement sélectif de la grille

Figure II. 30. Schémas descriptifs de la réalisation technologique d'une grille en Té nitrure

#### IV.2.6. Passivation des transistors

La surface du GaN est sensible à l'environnement extérieur en raison des états électroniques vacants qui ont tendance à se saturer par l'adsorption d'atomes étrangers. A l'heure actuelle, ce phénomène peu maîtrisé dans la filière de nitrure de gallium est à l'origine de la dégradation des performances du composant. En effet, dans le cas idéal, lorsqu'une tension négative équivalente à la tension de seuil est appliquée sur la grille, le courant de drain est nul quelle que soit la tension drain-source appliquée. Cependant, lorsque des états de surface vacants piègent les électrons (les porteurs injectés) à l'interface métal/semiconducteur, la désertion de la grille n'est que partielle. Des porteurs injectés sur la grille peuvent ainsi être capturés par des états vacants présents en surface dans la zone d'accès source-drain, engendrant ainsi une extension de la grille côté drain. Ce phénomène est appelé communément grille virtuelle ou phénomène de gate-lag [81]. Décrit par Vetury et al. [82], et confirmé au travers de nombreuses investigations [85-87], le gate-lag est imputé au déplacement des porteurs en surface de piège en piège par effet tunnel ou encore par saut de porteurs (dit hopping en terminologie anglaise).

Un phénomène similaire, a été étudié par Mazzanti et al [88] dans la filière des transistors HEMTs AlGaN/GaN. Ces derniers ont montré que les pièges en surface peuvent également engendrer l'effet de coude (effet Kink) qui se manifeste par une augmentation du courant de drain pour une tension de drain généralement de quelques volts. Sous l'effet d'un fort champ électrique

dans la zone grille-drain, les états de surface ayant piégé des porteurs injectés par la grille, finissent par les libérer. Ces porteurs, une fois libérés, se trouvent collectés par le drain et le courant résultant s'ajoute au courant induit dans le canal, d'où l'augmentation brusque du courant généralement observée sur la caractéristique I(V). Ce phénomène a été notamment observé sur nos composants. Pour cette raison nous avons opté pour une étude approfondie de ce phénomène dans le troisième chapitre.

#### IV.2.6.1. Passivation par un diélectrique déposé par PECVD

Afin de saturer les états électroniques de surface, le dépôt d'un diélectrique est indispensable. Ce dernier vient combler les états vacants et neutraliser par la même la surface du GaN. Ainsi, une nette amélioration du mécanisme de transport dans le composant peut être obtenue. Toutefois, le choix du diélectrique doit répondre à de nombreux paramètres :

- ➤ Une résistivité élevée ;
- ➤ Un champ de claquage important pour une montée en puissance ;
- > Une permittivité électrique satisfaisante pour une meilleure homogénéité du champ.

De nombreuses études ont été menées sur les semi-conducteurs III-N pour trouver un isolant adapté [89-92], à l'instar du  $SiO_2$  pour le silicium. Le tableau II.5 résume les passivations usuelles pour le nitrure de gallium.

		Constante	Champ électrique	Désaccord de
	Structure	diélectrique	de claquage	maille avec le
			MV/Cm	GaN
SiO <sub>2</sub>	amorphe	3.9	10	-
Si <sub>3</sub> N <sub>4</sub>	amorphe	7	10	-
Ga <sub>2</sub> O <sub>3</sub>		10-11.4	1-3	56%
AlN	amorphe	8.5	10-15	
$Al_2O_3$	amorphe	9-10	>10	
MgO	NaCl	8-9	5	-6.5%

Tableau. II. 5. Passivations communément utilisées sur GaN

En dépit des critères de choix imposés pour la sélection du diélectrique, le tableau II.5 montre que l' $Al_2O_3$  et l'AlN peuvent répondre favorablement aux besoins exprimés avec des permittivités importantes et un champ de claquage satisfaisant. Cependant, nous avons retenu le  $Si_3N_4$  et le  $SiO_2$  qui sont les diélectriques les plus communément utilisés pour la filière GaN. Le dépôt de ces matériaux a été effectué par la technique PECVD à 340°C. Le synoptique du bâti est illustré sur la figure II. 31.




Figure. II. 31. Synoptique d'un bâti PECVD

La température de dépôt détermine la densité du diélectrique. Les paramètres du diélectrique déposé à l'IEMN, tels que : la stœchiométrie, la résistivité et la permittivité, déterminées en volume, ont été caractérisés dans le cadre des travaux de thèse de Jean-Claude Gerbedoen [6]. Les résultats obtenus sont représentés sur la figure II. 32.




Figure. II. 32. Mesures effectuées sur les films minces de SiO<sub>2</sub>/Si<sub>3</sub>N<sub>4</sub> et Si<sub>3</sub>N<sub>4</sub> déposés à 340°C par PECVD, [6].

Avec une permittivité relative de 7.5 pour le Si<sub>3</sub>N<sub>4</sub> et de 3.9 pour le SiO<sub>2</sub>, ces résultats montrent que les diélectriques déposés à l'IEMN présentent des permittivités proches de celles reportées dans la littérature. Cependant, les propriétés de l'interface GaN/passivation demeurent non entièrement maîtrisées à l'heure actuelle. Aussi, il est encore difficile de parvenir à effectuer une

passivation efficace sur GaN. L'analyse de l'effet de la passivation a été effectuée dans le cadre de nos travaux en comparant les propriétés du transistor obtenues avant et après passivation. Les résultats ainsi obtenus confirment l'impact de la passivation sur les propriétés du composant (tableau II.6). Le diélectrique utilisé est un bicouche de Si<sub>3</sub>N<sub>4</sub>/SiO<sub>2</sub> (50/100 nm).

		TLM		
Passivé Non Passivé	μ (cm <sup>2</sup> /V.s)	N <sub>s</sub> 10 <sup>12</sup> (cm <sup>-2</sup> )	$\mathrm{R}_{\scriptscriptstyle \square}\left(\Omega ight)$	$R_{\square}\left(\Omega ight)$
Avant passivation	2050	7.7	395.8	368
Après passivation	2122	9.5	306.5	294

Tableau II. 6. Effet de la passivation sur les propriétés électriques des transistors HEMTs AlGaN/GaN

Ces résultats témoignent du rôle de la passivation pour l'amélioration des performances des composants. Toutefois, les mesures complémentaires effectuées attestent de la dispersion des performances DC-RF. La quantification des phénomènes de gate-lag et de drain-lag sur les couches étudiées montre que les problèmes de pièges de surface entre autre ne sont pas entièrement résolus. Ces effets ont été attribués à l'augmentation de la densité de charge à l'interface du diélectrique et du GaN par l'injection de donneurs supplémentaires. D'autres travaux expliquent cet effet par la formation d'une barrière qui empêche les porteurs injectés par la grille d'atteindre les pièges [93], [94-98]. Pour cette raison, un traitement de surface a été adopté pour minimiser davantage ces effets pénalisants pour la puissance hyperfréquence. Dans le cadre de cette thèse, un traitement N<sub>2</sub>O a été utilisé. Des améliorations ont ainsi pu être observées à partir de mesures pulsées I(V) (chapitre IV).

Cependant, malgré les améliorations apportées par la passivation et ce prétraitement de surface, cette technique ne semble pas résoudre radicalement le phénomène de dispersion observé sur les composants HEMTs AlGaN/GaN. Dans ce cadre, l'idée d'un dépôt de SiN *in-situ*, apparait comme étant une réelle alternative pour s'affranchir de ces états de surface. Le SiN *In-situ*, comme son nom l'indique est déposé dans le même bâti de croissance que la structure HEMT, à haute température.

#### IV.2.6.1. Passivation par dépôt de SiN in-situ

Dans le but de saturer les liaisons vacantes en surface de l'épitaxie GaN et de pallier les contaminations potentielles de la surface durant les différentes étapes technologiques, le dépôt de SiN en fin de croissance du GaN devient une réelle nécessité afin de palier le problème de

dispersion DC-RF très souvent rencontré. Le dépôt de SiN *in-Situ*, est effectué à haute température dans le bâti de croissance MOCVD dans le cas de nos épitaxies. La présence de cette couche de SiN de 50 Å n'est pas sans impact sur le procédé de fabrication précédemment décrit. En effet, l'ouverture du SiN est indispensable pour la réalisation des contacts. Par conséquent, une gravure plasma au SF<sub>6</sub> a été mise au point dans le cadre de cette thèse. Avec une faible pression, combinée avec une puissance de l'ordre de 30W, le plasma SF<sub>6</sub> permet l'obtention d'une gravure plus au moins directionnelle tout en préservant le profil casquette de la résine qui va ensuite servir à la métallisation du contact puis au lift-off.

#### IV.2.7. Les plots d'épaississement

Cette étape constitue l'étape finale du procédé de fabrication d'un transistor à deux doigts de grille. Les plots d'épaississement consistent d'une part, à élargir les zone d'accès des contacts ohmiques et les plots d'accès de grille et d'autre part, à épaissir le séquentiel de métal pour permettre une meilleure propagation des ondes électromagnétiques. La réalisation de ces plots est effectuée par lithographie optique en utilisant un bicouche de résines photosensibles et ceci en deux étapes.

La première étape consiste à ouvrir des motifs avec des flans droits et procéder à la gravure du SiN pour atteindre le contact métallique et la seconde consiste à reproduire un autre bicouche après nettoyage de la plaque, cette fois-ci avec un profil casquette. Une métallisation Ti/Au est ensuite déposée par évaporation, suivie d'une étape de lit-off qui marque la fin du procédé de fabrication. La figure II.33 prise au microscope optique est une image de transistors comportant les plots d'épaississement.




Figure. II.33. Image prise au microscope optique de transistors avec les plots d'épaississement.

# IV.2.8. Espacements grille-source et grille-drain des transistors HEMTs à grilles en T décentrées

L'objectif de ce travail consiste à mettre en œuvre les différentes étapes de fabrication de transistors HEMTs AlGaN/GaN sur substrat silicium (111), pour des applications en millimétrique. Pour atteindre cet objectif, la réduction de la longueur de grille du transistor est

primordiale. Cependant, en vu de satisfaire le rapport d'aspect imposé par cette technologie (longueur de grille/épaisseur de la barrière) nous avons opté pour des épitaxies de type HEMT à faible épaisseur de barrière (10 nm et 12,5 nm). Cette épaisseur permet la réalisation de grilles submicroniques sans avoir recours à la réalisation d'un recess qui constitue une étape délicate à mettre en œuvre [6].

Pour déterminer l'influence des distances drain-source et grille-source sur les performances RF du composant, nous avons conçu un masque électronique avec trois distances différentes pour l'espacement grille-source : 0.25μm, 0.5μm, 0.75μm et pour la distance grille-drain : 1.5μm, 2μm et 2.5μm (figure. II.34). L'objectif principal est de déterminer la topologie optimale pour un fonctionnement aux hautes fréquences.




Figure II. 34. Image MEB de transistors avec différentes distances source-grille et grille-drain.

Les résultats de caractérisation de ces composants sont détaillés dans le chapitre III. L'évolution des performances en fonction de la géométrie du composant a également été établie.

# V. Technologie de transistors à grilles auto-alignées

#### V.1. Méthodologie suivie

Le procédé usuel de fabrication des transistors HEMTs consiste, en premier lieu, en la réalisation des contacts ohmiques nécessitant un recuit à haute température, pour ensuite venir aligner la grille entre les deux contacts de drain et de source obtenus. Cette approche présente une limitation en termes de distance minimale drain-source (distance drain-source généralement supérieure à  $1\mu m$ ) [35], [36]. De plus, il devient difficile d'obtenir des résistances d'accès source inférieures à  $0.4~\Omega.mm$  en raison de la difficulté de réalisation de faibles distances source-grille.

En vue de contourner ces limitations technologiques et réduire ainsi la distance drain-source et les résistances d'accès, il est possible d'aligner les contacts de drain et de source avec celui de la grille. Ceci revient à inverser le processus de fabrication en réalisant la grille en premier lieu

contrairement au procédé standard, et venir ensuite aligner les contacts ohmiques sur la grille. Il existe différentes approches pour la fabrication d'un transistor HEMT auto-aligné. On peut citer la technique qui consiste à déposer un cap layer de GaN dopé N+ [100], celle basée sur la reprise de croissance des zones de contacts ohmiques après avoir fabriqué la grille [102], et celle qui consiste en l'utilisation d'une grille en Té comme masque physique pour l'évaporation des contacts ohmiques [103], [104]. Dans cette dernière approche, il est indispensable d'utiliser une métallisation de grille pouvant résister aux hautes températures de recuit nécessaires à la formation de bons contacts ohmiques. Ainsi, l'utilisation d'un métal réfractaire ayant une température de fusion élevée (>1000°C) pour la grille constitue une bonne alternative. Parmi les métaux envisageables, on trouve le Molybdène (Mo) et le tungstène (W), réputés pour leurs températures de fusions élevées respectivement de 2 623 °C et 3 422 °C. A la différence du Molybdène très utilisé au sein du laboratoire IEMN pour les contacts Schottky obtenus par évaporation, le tungstène n'est pas disponible en évaporation dans nos bâtis mais peut être déposé en pulvérisation cathodique.

A l'heure actuelle, nous ne disposons pas de moyens de croissance suffisants au sein du laboratoire pour une reprise de croissance en GaN dopé pour former des contacts ohmiques de bonne qualité à basse température. Par conséquent, nous avons retenu la dernière approche technologique des HEMTs à grille auto-alignée, précédemment citée, qui combine une grille en Té et une métallisation de grille pouvant résister au recuit des contacts ohmiques (à 850°C). Cependant, à cause des rugosités des contacts ohmiques qui se forment généralement après recuit, il est nécessaire d'en tenir compte lors de la fabrication du contact Schottky. Ceci revient à prévoir un chapeau de grille qui soit suffisamment haut par rapport à l'amplitude des rugosités des contacts ohmiques afin d'anticiper tout problème de court-circuit entre la grille et les contacts de drain et de source. Pour résoudre cette problématique, nous avons opté pour une grille double chapeau. Une mesure des rugosités du contact ohmique au profilomètre après recuit à 850°C révèle une amplitude des rugosités de l'ordre 450nm. De plus, une analyse MEB montre que les bords des contacts ohmiques sont plutôt homogènes et que les rugosités se concentrent en majorité aux milieux des plots métalliques (contacts de drain et de source). La figure II. 35 représente un dessin à l'échelle de la topologie visée du transistor HEMT à grille auto-alignée.




Figure. II. 35. Dessin à l'échelle du transistor HEMT AlGaN/GaN à grille auto-alignée.

#### V.2. Etat de l'art des HEMTs AlGaN/GaN à grille auto-alignée

La technologie des HEMTs AlGaN/GaN à grille auto-alignée n'est pas très développée comparée à celle des HEMTs AlGaN/GaN standards. Néanmoins, des résultats intéressants ont été publiés. Le tableau II. 7, présente l'état de l'art concernant les performances de la technologie auto-alignée.

Substrat	$L_{g}$	V <sub>coude</sub>	$I_{ds}$	G <sub>m</sub> (mS/mm)	F <sub>t</sub> (GHz)	F <sub>max</sub> (GHz)	Réf
	(µm)	(V)	(mA/mm)				
Sapphire (0001) AlGaN/GaN	Ni/Au 0.25	4	600	146	39	130	Lee et al [104]
Si (111) Nitronex AlGaN/GaN	100 nm W/HighK	3	960	215	153	230	Asaadat et al. [103]
H <sub>6</sub> -SiC	Ni/Au 0.25	~2	1020	321	82	103	Kumar et al. [102] 2008 IEEE
H6-SiC InAlN/GaN	0.006	1	2770	1105	120	-	Nidhi et al. 2012 IEEE [107]

Tableau. II. 8. Etat de l'art des transistors HEMTs à grilles auto-alignées

#### V.3. Fabrication du contact Schottky double chapeaux

#### V.3.1. Technologie de grille double chapeaux en utilisant un quadri-couche de résine

Ce procédé repose sur un empilement de couches de résines qui après développement sélectif permet l'obtention d'une grille double chapeaux avec la hauteur nécessaire (figure II.35). Pour cela une optimisation des épaisseurs des couches a été effectuée. La figure II.36 résume le procédé de lithographie de grille mis au point.





Figure II.36. Schéma représentatif de la lithographie de grille double chapeaux.

Après métallisation de la grille, une analyse du profil obtenu au microscope électronique à balayage (MEB) montre la formation de deux chapeaux superposés sur un pied de grille de 70nm (figure II.37). Cependant, cette image atteste de la formation d'un espace vide entre les deux chapeaux, ce qui laisse supposer que les deux chapeaux ne sont pas bien collés par endroits. L'origine de ce vide entre les deux structures est peut être lié au fait que la croissance du métal du deuxième chapeau se forme avant même que le premier chapeau soit entièrement rempli. Ceci est dû à la hauteur de la résine du premier chapeau probablement trop élevée mais aussi à une ouverture de résine pas tout à fait suffisante pour un meilleur remplissage de la zone à métalliser. En revanche un plot très large peut menacer la bonne tenue physique de la grille en raison de la faible longueur de grille L<sub>g</sub> visée (70nm).






Figure II.37. a) Image MEB du profil de grille double chapeaux; b) Coupe FIB obtenue avec un empilement de résines

Une analyse au FIB d'un autre composant sur la même plaque nous a permis après une coupe verticale de la grille de confirmer le décollement du chapeau supérieur de la grille par endroits. La figure II.38 illustre cet aspect du chapeau de la grille.




Figure II.38. Coupe FIB d'une grille double chapeaux réalisée à l'aidend'un quadri-couche de résine.

Après lift-off, on remarque un décollement du chapeau supérieur sur de nombreux composants. Ceci témoigne une fois de plus de la fragilité de la grille, engendrée surtout par l'existante des vides entre les deux chapeaux déjà observés au MEB. La figure II.39 prise au MEB illustre l'état de la grille avec un décollement du chapeau supérieur après lift-off.




Figure II.39. Image MEB d'une vue de dessus de la grille obtenue


Plusieurs ajustements ont étés effectués en jouant sur les épaisseurs des couches de résines, les dimensions des ouvertures du pied de grille et les latéraux sur le masque électronique que nous avons conçu pour la fabrication de transistors HEMTs auto-alignés. Cependant, les améliorations obtenues sont peu satisfaisantes malgré les différentes pistes exploitées.

En dépit de ce qui a été constaté, nous avons renoncé à cette piste (celle du quadri-couche de résine) qui s'avère critique, et nous nous sommes orientés vers un procédé qui offre plus de stabilité pour la grille. Cette deuxième alternative consiste en la réalisation d'un pied de grille nitrure combiné avec un tricouche de résine. Le pied nitrure permet l'obtention de longueurs de grilles courtes avec une bonne définition. Les latéraux de grille seront supportés par le nitrure, ce qui va en faveur de la stabilité mécanique de la grille.


#### V. 3.2. Technologie de grilles double chapeaux à pied nitrure

Pour la fabrication d'une grille nitrure de ce type, des ajustements nécessaires ont été effectués sur le masque électronique servant à l'écriture des transistors. Ces ajustements concernent les dimensions du pied de grille, mais aussi les latéraux qui forment le chapeau. En outre, pour désaxer légèrement la grille dans le but de la rapprocher de la source et de l'éloigner du contact de drain, l'étalement des latéraux de grilles côté drain a été prévu dans le masque. Nous avons ainsi fabriqué une grille en gamma pour favoriser un meilleur étalement du champ électrique en sortie de grille. Les étapes technologiques de ce procédé sont illustrées sur les figures II.40 et II. 41.


Etape 01 : réalisation du pied de grille nitrure



a) Lithographie du pied nitrure




b) Ouverture du nitrure avec du CF<sub>4</sub>/CHF<sub>3</sub>




c) Image MEB illustrant une ouverture du pied de grille avec un fond propre.

Figure II.40. a) et b) Lithographie du pied de grille et image MEB du fond du pied de grille obtenue après gravure du nitrure au  $CF_4/CHF_3$ 

Etape 02 : réalisation d'une grille en T




a) Lithographie d'une grille en T



b) Développement sélectif du tricouche



c) Coupe FIB de la grille obtenue



d) Vue de dessus de la grille avant lift-off

Figure II.41 Illustration des étapes de fabrication de grilles double chapeaux pour les HEMTs auto-alignés.

La figure II.41.c représente l'image FIB d'une coupe verticale de la grille double chapeaux attestant de la bonne définition de la grille obtenue. La métallisation de la grille est composée de 60 nm de tungstène (W) déposé par pulvérisation cathodique et de 500 nm d'Or (Au) déposé par évaporation.

L'étape suivante est la réalisation des contacts ohmiques. Celle-ci nécessite d'abord de retirer la couche de  $Si_3N_4$  qui a servie à la définition de la grille. Cette gravure peut se faire par voix humide à l'aide d'une solution chimique dite BOE (Buffered Oxyde Etch) ou par gravure sèche à l'aide du  $SF_6$  [79], [80] ou du  $CF_4/CHF_3$ . Bien que l'on dispose de plusieurs possibilités, cette gravure est délicate à accomplir sans pour autant détériorer la grille. Après avoir testé les trois possibilités, nous avons remarqué que la métallisation de grille est sensible au BOE. En effet, avec une vitesse de gravure de 20nm/min, la solution atteint le métal de grille qui finit par se décoller du semiconducteur. D'autre part, les résultats obtenus avec le  $CF_4/CHF_3$  sont peu satisfaisants comparés à ceux obtenus en utilisant le plasma  $SF_6$  [79], [80] avec une pression de 300 m torr, et une puissance de 50 W. Ces derniers paramètres permettent l'obtention d'une gravure isotrope, non destructive étant donné qu'elle s'opère à faible puissance. La figure II.42 illustre la présence de quelques résidus de nitrure sur quelques composants après gravure au  $SF_6$ .





Figure II.42. Image MEB illustrant les résidus de Si<sub>3</sub>N<sub>4</sub> sous la grille après gravure au SF6

La présence des résidus de SiN impacte directement la qualité des contacts ohmiques. Il est donc important d'éliminer toutes traces de nitrure avant d'entreprendre la lithographie des contacts ohmiques.

#### V.4. Réalisation des contacts ohmiques

La figure II.43 illustre les étapes nécessaires à la fabrication des contacts ohmiques des transistors HEMTs à grilles auto-alignées.







Figure II.43. Illustration des étapes technologiques de réalisation des contacts ohmiques des transistors à grilles auto-alignées.

Ainsi, après avoir fabriqué une grille double chapeaux à partir de cette technologie, les contacts ohmiques ont été définis avec succès comme résumé figure II.43. Cependant, après recuit à haute température, une dégradation de la morphologie des composants a été constatée. Cette dégradation est illustrée sur la figure II. 42.



Figue II. 42. Illustration de la dégradation du composant après recuit des contacts ohmiques.

Au vu des résultats obtenus, le recuit à haute température nécessaire à la formation du contact ohmique s'est avéré très contraignant pour cette technologie. Dans ce contexte, Adesida et al [105] ont démontré la formation d'un contact ohmique à basse température (600°C) en utilisant le séquentiel de métal constitué de Mo/Al/Mo/Au. Ce dernier peut être une bonne alternative pour concevoir de bons contacts ohmiques tout en préservant la qualité du contact Schottky.

#### **Conclusion**

Dans ce chapitre, nous avons présenté l'ensemble des techniques utilisées pour la réalisation de transistors de type HEMT AlGaN/GaN sur substrat de silicium. Les étapes clefs de fabrication ont été mises au point et optimisées afin de pouvoir améliorer les performances en fréquence et en puissance. Différentes topologies de transistors ont été en effet développées : transistors HEMT à grille en T centrée, grille en T décentrée, grille double chapeaux afin de minimiser les effets parasites et minimiser la résistance du plot de grille, et une grille nitrure avec une bonne rigidité et un profil gamma. Une optimisation de la géométrie du composant a également été accomplie par la réalisation de transistors avec différentes distances grille-source et grille-drain. Cette étude permet d'une part, de déterminer l'impact de ces distances sur les performances du composant et d'autre part de déterminer la topologie optimale en terme de distances source-grille et grille-drain pour l'obtention des meilleures performances tout en améliorant la tension de claquage des composants. Différentes longueurs de grille (Lg) ont été également réalisées : Lg=110 nm, 105 nm, 90 nm, 80 nm, 70 et 50 nm. L'objectif est bien entendu d'accroitre la fréquence de fonctionnement des composants et de repousser les limitations des HEMTs GaN sur Si.

La dernière partie de ce chapitre est dédiée aux transistors HEMTs AlGaN/GaN sur substrat de silicium (111) à grille auto-alignée. L'objectif visé s'inscrit dans la course à la fréquence afin d'étendre les domaines d'applications des HEMTs de la filière AlGaN/GaN. Dans ce contexte, une grille double chapeaux a été développée avec une longueur de grille  $L_{\rm g}$  de 70 nm. Les métallisations des contacts réalisés sont composées de W/Au (60/500 nm) et de Mo/Au (30/400). Le choix du tungstène et du molybdène est justifié par leur caractère réfractaire avantageux pour la résistance des contacts Schottky aux hautes températures de recuit des contacts ohmiques. Néanmoins, l'exposition de la grille à l'étape de gravure du SiN et ensuite au recuit à 850°C des contacts ohmiques s'est avérée nuisible à la tenue de la grille double chapeaux et à la qualité du contact. A ce stade de l'étude, il convient de souligner l'intérêt du développement des contacts ohmiques à basses températures de recuit (550-700°C) ou encore de recourir à la reprise de croissance des zones des contacts ohmiques en GaN dopé afin de faciliter la formation de la zone ohmique avec une faible résistance de contact en évitant le recuit.

Le chapitre suivant sera dédié à la caractérisation des composants fabriqués dans le cadre de ce travail et à l'étude de certains phénomènes physiques pouvant altérer le fonctionnement des composants.

#### BIBLIOGRAPHIE DU CHAPITRE II

- [1] Huque. M.A, Eliza. S.A, Rahman, T, Huq. H.F, Islam. S.K, , "Effect of the aspect ratio in AlGaN/GaN HEMT's DC and small signal parameters," *Semiconductor Device Research Symposium*, 2007 International , vol., no., pp.1-2, 12-14 Dec. 2007
- [2] J. Bardeen, « Surface states rectification at a metal semiconductor contact », Physicalreview, 15 May 1947, Volume 71, number 10, pp717-727.
- [3] J. Yang and J. Chen, "Effect of Ga dissolution in Au of Ni/Au system on ohmic contact formation to p-type GaN," *Journal of Alloys and Compounds*, vol. 419, no. 1-2, pp. 312 318, 2006.
- [4] Y. Koide, T. Maeda, T. Kawakami, S. Fujita, T. Uemura, N. Shibata, and M. Murakami, "Effects of annealing in an oxygen ambient on electrical properties of ohmic contacts to p-type GaN," *Journal of Electronic Materials*, vol. 28, no. 3, pp. 341 346, 1999
- [5] Kim, Ki Hong; Jeon, Chang Min; Oh, Sang Ho; Lee, Jong-Lam; Park, Chan Gyung; Lee, Jung Hee; Lee, KyuSeok; Koo, Yang Mo; , "Investigation of Ta/Ti/Al/Ni/Au ohmic contact to AlGaN/GaNheterostructure field-effect transistor," *Journal of Vacuum Science & Technology B: Microelectronics and Nanometer Structures*, vol.23, no.1, pp.322-326, Jan 2005
- [6] Thèse de Jean Claude Gerbedoen "Conception et réalisation technologique de transistors de la filière HEMTsAlGaN/GaNsur substrat silicium pour l'amplification de puissancehyperfréquence Université de Lille1, Mars 2009.
- [7] M. Lin, Z. Ma, F. Huang, Z. Fan, L. Allen, and H. Morkoc, "Low resistance ohmic contacts on wide band-gap GaN," *Applied Physics Letters*, vol. 64, no. 8, p. 1003, 1994.
- [8] Y. Koyama, T. Hashizume, and H. Hasegawa, "Formation processes and properties of Schottky and ohmic contacts on n-type GaN for field effect transistor applications," *Solid State Electronics*, vol. 43, no. 8, pp. 1483 1488, 1999.
- [9] V. Reddy, S. Kim, and T. Seong, "Electrical and structural properties of low-resistance Ti/Al/Re/Au ohmic contacts to n-type GaN," *Journal of Electronic Materials*, vol. 33, no. 5, pp. 395 399, 2004.
- [10] S. Binari, H. Dietrich, G. Kelner, L. Rowland, K. Doverspike, and D. Gaskill, "Electrical characterisation of Ti Schottky barriers can n-type GaN," *Electronics Letters*, vol. 30, no. 11, pp. 909 911, 1994.
- [11] J. Ho, C. Jong, C. Chiu, C. Huang, K. Shih, L. Chen, F. Chen, and J. Kai, "Low-resistance ohmic contacts to p-type GaN achieved by the oxidation of Ni/Au films," *Journal of Applied Physics*, vol. 86, p. 4491, 1999.
- [12] Y. Koide, T. Maeda, T. Kawakami, S. Fujita, T. Uemura, N. Shibata, and M. Murakami, "Effects of annealing in an oxygen ambient on electrical properties of ohmic contacts to p-type GaN," *Journal of Electronic Materials*, vol. 28, no. 3, pp. 341 346, 1999
- [13] Basu, A.; Mohammed, F. M.; Guo, S.; Peres, B.; Adesida, I.; , "Mo/Al/Mo/Au Ohmic contact scheme for Al<sub>x</sub>Ga<sub>1-x</sub>N/GaN high electron mobility transistors annealed at 500 °C," *Journal of*

- Vacuum Science & Technology B: Microelectronics and Nanometer Structures , vol.24, no.2, pp.L16-L18, Mar 2006
- [14] S. Mohammad, Z. Fan, A. Botchkarev, W. Kim, O. Aktas, A. Salvador, and H. Morkoc, "Near-ideal platinum-GaNSchottky diodes," *Electronics Letters*, vol. 32, p. 598, 1996.
- [15] L. Wang, M. Nathan, T. Lim, M. Khan, and Q. Chen, "High barrier height GaNSchottky diodes: Pt/GaN and Pd/GaN," *Applied Physics Letters*, vol. 68, p. 1267, 1996.
- [16] F. Iucolano, F. Roccaforte, F. Giannazzo, and V. Raineri, "Barrier inhomogeneity and electrical properties of Pt/GaNSchottky contacts," *Journal of Applied Physics*, vol. 102, p. 113701, 2007.
- [17] E. Monroy, F. Calle, R. Ranchal, T. Palacios, M. Verdu, F. Sanchez, M. Montojo, M. Eickhoff, F. Omnes, Z. Bougrioua*et al.*, "Thermal stability of Pt- and Ni-based Schottky contacts on GaN and Al0.31Ga0.69N," *Semiconductor Science and Technology*, vol. 17, no. 9, pp. 47 54, 2002.
- [18] M. Khan, T. Detchprohm, P. Hacke, K. Hiramatsu, and N. Sawaki, "The barrier height and interface effect of Au-n-GaNSchottky diode," *Journal of Physics D: Applied Physics*, vol. 28, pp. 1169 1174, 1995.
- [19] E. Kalinina, N. Kuznetsov, A. Babanin, V. Dmitriev, and A. Shchukarev, "Structural and electrical properties of Schottky barriers on n-GaN," *Diamond and related materials*, vol. 6, no. 10, pp. 1528 1531, 1997.
- [20] T. Kampen, W. Monch, "Barrier heights of GaNSchottky contacts," *Applied Surface Science*, vol. 117, pp. 388 393, 1997.
- [20] J. Guo, M. Feng, R. Guo, F. Pan, and C. Chang, "Study of Schottky barriers on n-type GaN grown by low-pressure metalorganic chemical vapor deposition," *Applied Physics Letters*, vol. 67, p. 2657, 1995.
- [22] C. Lu, E. Chang, J. Huang, C. Chang, M. Lin, and C. Lee, "Enhancement of the Schottky Barrier Height using a Nitrogen-Rich Tungsten Nitride Thin Film for the Schottky Contacts on AlGaN/GaNHeterostructures," *Journal of Electronic Materials*, vol. 37, no. 5, pp. 624 627, 2008.
- [23] V. Reddy, M. Ravinandan, P. Rao, and C. Choi, "Electrical and structural properties of rapidly annealed Pd/Mo Schottky contacts on n-type GaN," *Semiconductor Science and Technology*, vol. 23, no. 095026, p. 095026, 2008.
- [24] M. Ravinandan, P. Rao, and V. Reddy, "Analysis of the current-voltage characteristics of the Pd/Au Schottky structure on n-type GaN in a wide temperature range," *Semiconductor Science and Technology*, vol. 24, no. 3, p. 5004, 2009.
- [25] J. Guo, F. Pan, M. Feng, R. Guo, P. Chou, and C. Chang, "Schottky contact and the thermal stability of Ni on n-type GaN," *Journal of Applied Physics*, vol. 80, p. 1623, 1996.
- [26] A. Schmitz, A. Ping, M. Khan, Q. Chen, J. Yang, and I. Adesida, "Schottky barrier properties of various metals on n-type GaN," *Semiconductor Science and Technology*, vol. 11, pp. 1464 1467, 1996.

- [27] N. Miura, T. Nanjo, M. Suita, T. Oishi, Y. Abe, T. Ozeki, H. Ishikawa, T. Egawa, and T. Jimbo, "Thermal annealing effects on Ni/Au based Schottky contacts on n-GaN and AlGaN/GaNwith insertion of high work function metal," *Solid State Electronics*, vol. 48, no. 5, pp. 689–695, 2004.
- [28] J. Hayes, D. Kim, H. Meidia, and S. Mahajan, "Thermal stability of TaNSchottky contacts on n-GaN," *ActaMaterialia*, vol. 51, no. 3, pp. 653 663, 2003.
- [29] C. Lee, E. Chang, L. Chang, C. Fang, Y. Huang, and J. Huang, "Study of Titanium Tungsten Nitride and Tungsten Nitride Schottky Contacts on n-GaN," *Japanese Journal of Applied Physics*, vol. 42, no. part 1, pp. 4193 4196, 2003.
- [30] Q. Liu, L. Yu, F. Deng, S. Lau, and J. Redwing, "Ni and Ni silicide Schottky contacts on n-GaN," *Journal of Applied Physics*, vol. 84, p. 881, 1998.
- [31] J. Kim, F. Ren, A. Baca, and S. Pearton, "Thermal stability of WSi and W Schottky contacts on n-GaN," *Applied Physics Letters*, vol. 82, p. 3263, 2003.
- [32] V. R. Reddy and P. K. Rao, "Annealing temperature effect on electrical and structural properties of Cu/Au Schottky contacts to n-type GaN," *Microelectronic Engineering*, vol. 85, no. 2, pp. 470 476, 2008.
- [33] V. Reddy and N. Reddy, "Influence of thermal annealing temperature on electrical properties of Rh and Rh/Au Schottky contacts to n-type GaN," *Journal of Optoelectronics and Advanced Materials*, vol. 9, no. 12, p. 3871, 2007.
- [34] Bouzid, S,Hoel, V,Defrance, N, Maher, H,Lecourt, F,Renvoise, M, Smith, D, De Jaeger, J.C, "AlGaN/GaN HEMT on Si (111) substrate for millimeter microwave power applications," *Advanced Semiconductor Devices & Microsystems (ASDAM), 2010 8th International Conference on*, vol., no., pp.111-114, 25-27 Oct. 2010
- [35] Bouzid, S, Maher, H,Defrance, N,Hoel, V,Lecourt, F,Renvoise, M, De Jaeger, J.C,Frijlink, P, "435mS/mm transconductance for AlGaN/GaN HEMTs on HR-Si substrate with optimised gate-source spacing," *Electronics Letters* , vol.48, no.2, pp.69-71, January 19 2012
- [36] Bouzid-Driad, S.; Maher, H.; Defrance, N.; Hoel, V.; De Jaeger, J.-C.; Renvoise, M.; Frijlink, P, "AlGaN/GaN HEMTs on Silicon Substrate With 206-GHz of  $F_{MAX}$ ," *Electron Device Letters, IEEE*, vol.34, no.1, pp.36-38, Jan. 2013
- [37] R. Mehandru, S. Kang, S. Kim, F. Ren, I. Kravchenko, W. Lewis, and S. J. Pearton, "Effect of deposition conditions and annealing on W Schottky contacts on n-GaN," *Materials Science in Semiconductor Processing*, vol. 7, no. 1-2, pp. 95 98, 2004.
- [38] H. Amano, M. Kito, K. Hiramatsu, and I. Akasaki, "P-type conduction in Mg-doped GaN treated with low-energy electron beam irradiation (LEEBI)," *Japanese Journal of Applied Physics*, vol. 28, no. 12, pp. L2112 L2114, 1989.
- [39] T. Hashizume, S. Ootomo, R. Nakasaki, S. Oyama, and M. Kihara, "X-ray photoelectron spectroscopy characterization of AlGaN surfaces exposed to air and treated in NH4OH solution," *Applied Physics Letters*, vol. 76, p. 2880, 2000

- [40] T. Hashizume, R. Nakasaki, S. Ootomo, S. Oyama, and H. Hasegawa, "Surface characterization of GaN and AlGaN layers grown by MOVPE," *Materials Science and Engineering B*, vol. 80, no. 1-3, pp. 309 312, 2001.
- [41] T. Hashizume, S. Ootomo, S. Oyama, M. Konishi, and H. Hasegawa, "Chemistry and electrical properties of surfaces of GaN and GaN/AlGaNheterostructures," *Journal of Vacuum Science and Technology B: Microelectronics and Nanometer Structures*, vol. 19, p. 1675, 200.
- [42] K. Prabhakaran, T. Andersson, and K. Nozawa, "Nature of native oxide on GaN surface and its reaction with Al," *Applied Physics Letters*, vol. 69, p. 3212, 1996.
- [43] L. Smith, S. King, R. Nemanich, and R. Davis, "Cleaning of GaN surfaces," *Journal of Electronic Materials*, vol. 25, no. 5, pp. 805 810, 1996.
- [44] J. Ho, C. Jong, C. Chiu, C. Huang, K. Shih, L. Chen, F. Chen, and J. Kai, "Low-resistance ohmic contacts to p-type GaN achieved by the oxidation of Ni/Au films," *Journal of Applied Physics*, vol. 86, p. 4491, 1999.
- [45] H. G. Kim, P. Deb, and T. Sands, "High-reflectivity Al-Pt nanostructured Ohmic contact to p-GaN," *IEEE Transactions on Electron Devices*, vol. 53, no. 10, pp. 2448 2453, 2006.
- [46] S. Fernández, R. Peña, M. Rodrigo, M. Verdú, F. Sánchez, and M. Montojo, "Performance enhancement of ohmic contact on n-GaN using Ti-W as metal barrier," *Materials Science and Engineering B*, vol. 143, no. 1-3, pp. 55 59, 2007.
- [47] V. Reddy, P. Rao, and C. Ramesh, "Annealing effects on structural and electrical properties of Ru/Au on n-GaNSchottky contacts," *Materials Science and Engineering B*, vol. 137, no. 1-3, pp. 200 204, 2007.
- [48] J. Yang and J. Chen, "Effect of Ga dissolution in Au of Ni/Au system on ohmic contact formation to p-type GaN," *Journal of Alloys and Compounds*, vol. 419, no. 1-2, pp. 312 318, 2006.
- [49] Y. Koide, T. Maeda, T. Kawakami, S. Fujita, T. Uemura, N. Shibata, and M. Murakami, "Effects of annealing in an oxygen ambient on electrical properties of ohmic contacts to p-type GaN," *Journal of Electronic Materials*, vol. 28, no. 3, pp. 341 346, 1999.
- [50] H. Ishikawa, S. Kobayashi, Y. Koide, S. Yamasaki, S. Nagai, J. Umezaki, M. Koike, and M. Murakami, "Effects of surface treatments and metal work functions on electrical properties at p-GaN/metal interfaces," *Journal of Applied Physics*, vol. 81, p. 1315, 1997.
- [51] S. King, J. Barnak, M. Bremser, K. Tracy, C. Ronning, R. Davis, and R. Nemanich, "Cleaning of AlN and GaN surfaces," *Journal of Applied Physics*, vol. 84, p. 5248, 1998.
- [52] S. Kowalczyk, J. Waldrop, and R. Grant, "Interfacial chemical reactivity of metal contacts with thin native oxides of GaAs," *Journal of Vacuum Science and Technology*, vol. 19, p. 611, 1981.
- [53] J. Chen, S. Jang, F. Ren, S. Rawal, Y. Li, H. Kim, D. P. Norton, S. J. Pearton, and A. Osinsky, "Comparison of Ti/Al/Pt/Au and Ti/Au Ohmic contacts on n-type ZnCdO," *Applied Physics Letters*, vol. 88, no. 1, p. 012109, 2006.

- [54] M. Zinkevich and F. Aldinger, "Thermodynamic Assessment of the Gallium-Oxygen System," *Journal of the American Ceramic Society*, vol. 87, no. 4, pp. 683 691, 2004. Gravure sèche 51-68
- [55] A. Ping, I. Adesida, M. Khan, and J. Kuznia, "Reactive ion etching of gallium nitride using hydrogen bromide plasmas," *Electronics Letters*, vol. 30, p. 1895, 1994.
- [56] S. Pearton, C. Abernathy, F. Ren, J. Lothian, P. Wisk, A. Katz, and C. Constantine, "Dry etching of thin-film InN, AlN and GaN," *Semiconductor Science and Technology*, vol. 8, pp. 310 312, 1993.
- [57] J. Pankove and T. Moustakas, *Gallium Nitride (GaN) I (Semiconductors and Semimetals)*, A . S. Diego, Ed., 1998, vol. 50.
- [58] L. Zhang, J. Ramer, J. Brown, K. Zheng, L. Lester, and S. Hersee, "Electron cyclotron resonance etching characteristics of GaN in SiCl/Ar," *Applied Physics Letters*, vol. 68, p. 367, 1996.
- [59] M. Lin, Z. Ma, F. Huang, Z. Fan, L. Allen, and H. Morkoc, "Low resistance ohmic contacts on wide band-gap GaN," *Applied Physics Letters*, vol. 64, no. 8, p. 1003, 1994.
- [60] Y. Koyama, T. Hashizume, and H. Hasegawa, "Formation processes and properties of Schottky and ohmic contacts on n-type GaN for field effect transistor applications," *Solid State Electronics*, vol. 43, no. 8, pp. 1483 1488, 1999.
- [61] V. Reddy, S. Kim, and T. Seong, "Electrical and structural properties of low-resistance Ti/Al/Re/Au ohmic contacts to n-type GaN," *Journal of Electronic Materials*, vol. 33, no. 5, pp. 395 399, 2004.
- [58] Thèse de François Lecourt: 'Hétérostructures AlGaN/GaN et InAlN/GaN pour la réalisation de HEMTs de puissance hyperfréquence en bande Ka » Université Lille1 Sciences et Technologies, Décembre 2012.
- [59] J. Lee, H. Cho, D. Hays, C. Abernathy, S. Pearton, R. Shul, G. Vawter, and J. Han, "Dry etching of GaN and related materials: comparison of techniques," *IEEE Journal of Selected Topics in Quantum Electronics*, vol. 4, no. 3, pp. 557 563, 1998.
- [60] G. McLane, L. Casas, S. Pearton, and C. Abernathy, "High etch rates of GaN with magnetron reactive ion etching in BCl plasmas," *Applied Physics Letters*, vol. 66, p. 3328, 1995.
- [61] S. Smith, C. Wolden, M. Bremser, A. Hanser, R. Davis, and W. Lampert, "High rate and selective etching of GaN, AlGaN, and AlN using an inductively coupled plasma," *Applied Physics Letters*, vol. 71, p. 3631, 1997.
- [62] S. Pearton, "Characterization of damage in electron cyclotron resonance plasma etched compound semiconductors," *Applied Surface Science*, vol. 117, pp. 597 604, 1997 187.
- [63] R. Shul, L. Zhang, A. Baca, C. Willison, J. Han, S. Pearton, and F. Ren, "Inductively coupled plasma-induced etch damage of GaN pn junctions," *Journal of Vacuum Science & Technology A: Vacuum, Surfaces, and Films*, vol. 18, p. 1139, 2000.

- [64] V. Adivarahan, G. Simin, J. Yang, A. Lunev, M. Khan, N. Pala, M. Shur, and R. Gaska, "SiO-passivated lateral-geometry GaN transparent Schottky-barrier detectors," *Applied Physics Letters*, vol. 77, p. 863, 2000.
- [65] F. Khan, V. Kumar, and I. Adesida, "Inductively coupled plasma-induced damage in AlGaN/GaN HEMTs," *Electrochemical and Solid-State Letters*, vol. 5, p. G8, 2002.
- [66] H. Choi, S. Chua, A. Raman, J. Pan, and A. Wee, "Plasma-induced damage to n-type GaN," *Applied Physics Letters*, vol. 77, p. 1795, 2000.
- [67] D. G. Kent, K. P. Lee, A. P. Zhang, B. Luo, M. E. Overberg, C. R. Abernathy, F. Ren, K. D. Mackenzie, S. J. Pearton, and Y. Nakagawa, "Electrical effects of N2 plasma exposure on dryetch damage in p- and n-GaNSchottky diodes," *Solid State Electronics*, vol. 45, no. 10, pp. 1837 1842, 2001.
- [68] Y. Hahn, R. Choi, J. Hong, H. Park, C. Choi, and H. Lee, "High-density plasma-induced etch damage of InGaN/GaN multiple quantum well light-emitting diodes," *Journal of Applied Physics*, vol. 92, p. 1189, 2002.
- [69] X. Cao, A. Zhang, G. Dang, F. Ren, S. Pearton, R. Shul, and L. Zhang, "Schottky diode measurements of dry etch damage in n-and p-type GaN," *Journal of Vacuum Science & Technology A: Vacuum, Surfaces, and Films*, vol. 18, p. 1144, 2000.
- [70] X. Hu, A. Koudymov, G. Simin, J. Yang, M. Khan, A. Tarakji, M. Shur, and R. Gaska, "SiN/AlGaN/GaN-metal-insulator-semiconductor heterostructure field-effect transistors," *Applied Physics Letters*, vol. 79, p. 2832, 2001.
- [71] C. Huh, S. Kim, H. Kim, I. Lee, and S. Park, "Effective sulfur passivation of an n-type GaN surface by an alcohol-based sulfide solution," *Journal of Applied Physics*, vol. 87, p. 4591, 2000. 188.
- [72] B. Rong, E. Van Der Drift, R. Reeves, W. Sloof, and R. Cheung, "Inductively coupled plasma etching of GaN and its effect on electrical characteristics," *Journal of Vacuum Science & Technology B: Microelectronics and Nanometer Structures*, vol. 19, p. 2917, 2001.
- [73] L. Smith, S. King, R. Nemanich, and R. Davis, "Cleaning of GaN surfaces," *Journal of Electronic Materials*, vol. 25, no. 5, pp. 805 810, 1996.
- [74] S.C. Binari, H.B. Dietrich, G. Kelner, L.B. Rowland, K.Doverspike, D.K. Wickenden, "*H, He and Nimplant isolation of n-type GaN*", J. Appl. Phys., **78** 5 (1995) 3008-3011.
- [75] S.J. Pearton, C.B. Vertuli, J.C. Zolper, C.Yuan, R.A. Stall, "Ion implantation doping and isolation of GaN", Appl. Phys. Lett., 67 10 (1995) 1435-1437.
- [76] Y. Guhel, "Realisation de transistors a effet de champ a base de GaN pour l'amplification de puissance en gamme d'ondes millimetriques et a haute temperature", these de doctorat, Lille, 2002.
- [77] Huque, M.A.; Eliza, S.A.; Rahman, T.; Huq, H.F.; Islam, S.K.; , "Effect of the aspect ratio in AlGaN/GaN HEMT's DC and small signal parameters," *Semiconductor Device Research Symposium*, 2007 International , vol., no., pp.1-2, 12-14 Dec. 2007

- [78] Huque, M.A.; Eliza, S.A.; Rahman, T.; Huq, H.F.; Islam, S.K.; , "Effect of the aspect ratio in AlGaN/GaN HEMT's DC and small signal parameters," *Semiconductor Device Research Symposium*, 2007 International , vol., no., pp.1-2, 12-14 Dec. 2007
- [79] Thèse de virginie Hoel; 'Conception, réalisation et caractérisation de transistors à effet de champ à hétérojonction sur substrat d'InP pour circuits intégrés coplanaires en bandes V et W 'Université de Lille1 Sciences et Technologies, 1998.
- [80] Thèse de Salim Touati: Conception, réalisation et caractérisation de composants de puissance hyperfréquence de la filière nitrure de gallium', Université Lille1 Sciences et Technologies, Janvier-2007
- [81] Y. Ohno, "Effects of surface passivation on breakdown of AlGaN/GaN high-electron-mobility transistors", Applied Physics Letters, Mars 2004, Volume 84, Issue 12, pp. 2184-2186
- [82] R. Vetury, N. Zhang, S. Keller, and U. Mishra, "The impact of surface states on the DC and RF characteristics of AlGaN/GaN HFETs," *Electron Devices, IEEE Transactions on*, vol. 48, pp. 560–566, Mar. 2001.
- [83] O. Mitrofanov and M. Manfra, "Mechanisms of gate lag in GaN/AlGaN/GaN high electron mobility transistors", *Superlattices and Microstructures*, vol. 34, no. 1-2, pp. 33 53, 2003.
- [84] M. Faqir, G. Verzellesi, A. Chini, F. Fantini, F. Danesin, G. Meneghesso, E. Zanoni, and C. Dua, "Mechanisms of RF Current Collapse in AlGaN/GaN High Electron Mobility Transistors," *Device and Materials Reliability, IEEE Transactions on*, vol. 8, pp. 240 –247, june 2008.
- [85] N.-Q. Zhang, B. Moran, S. DenBaars, U. Mishra, X. Wang, and T. Ma, "Effects of surface traps on breakdown voltage and switching speed of gan power switching hemts," pp. 25.5.1 25.5.4, 2001.
- [86] O. Mitrofanov and M. Manfra, "Poole-Frenkel electron emission from the traps in AlGaN/GaN transistors," *Journal of Applied Physics*, vol. 95, no. 11, pp. 6414–6419, 2004.
- [87] M. Khan, M. Shur, Q. Chen, and J. Kuznia, "Current/voltage characteristic collapse in AlGaN/GaN heterostructure insulated gate field effect transistors at high drain bias," *Electronics Letters*, vol. 30, pp. 2175 –2176, dec 1994.
- [88] A. Mazzanti, G. Verzellesi, C. Canali, G. Meneghesso, and E. Zanoni, "Physics-based explanation of kink dynamics in AlGaAs/GaAs HFETs," IEEE Electron Device Lett., vol. 23, no. 7, pp. 383–385, July 2002
- [89] T. Tsuruoka, M. Kawasaki, S. Ushioda, R. Franchy, Y. Naoi, T. Sugahara, S. Sakai, and Y. Shintani, "Combined HREELS/LEED study on the oxidation of GaN surfaces," *Surface Science*, vol. 427 428, pp. 257 261, Jun. 1999.
- [90] B. Gila, G. Thaler, A. Onstine, M. Hlad, A. Gerger, A. Herrero, K. Allums, D. Stodilka, S. Jang, B. Kang *et al.*, "Novel dielectrics for gate oxides and surface passivation on GaN," *Solid State Electronics*, vol. 50, no. 6, pp. 1016 1023, 2006.
- [91] T. Hashizume, S. Ootomo, T. Inagaki, and H. Hasegawa, "Surface passivation of GaN and GaN/AlGaN heterostructures by dielectric films and its application to insulated-gate heterostructure transistors," *Journal of Vacuum Science & Technology B: Microelectronics and Nanometer Structures*, vol. 21, p. 1828, 2003.

- [92] L. Lin, Y. Luo, P. Lai, and K. M. Lau, "Influence of oxidation and annealing temperatures on quality of Ga2O3 film grown on GaN," *Thin Solid Films*, vol. 515, no. 4, pp. 2111 2115, Dec. 2006.
- [93] B. Luo, J. W. Johnson, J. Kim, R. M. Mehandru, F. Ren, B. P. Gila, A. H. Onstine, C. R. Abernathy, S. J. Pearton, A. G. Baca, R. D. Briggs, R. J. Shul, C. Monier, and J. Han, "Influence of MgO and ScO passivation on AlGaN/GaN high-electron-mobility transistors," *Applied Physics Letters*, vol. 80, no. 9, pp. 1661–1663, 2002
- [94] B. Green, K. Chu, E. Chumbes, J. Smart, J. Shealy, and L. Eastman, "The effect of surface passivation on the microwave characteristics of undopedAlGaN/GaN HEMTs," *Electron Device Letters, IEEE*, vol. 21, pp. 268–270, jun 2000.
- [95] S. Arulkumaran, T. Egawa, H. Ishikawa, T. Jimbo, and Y. Sano, "Surface passivation effects on AlGaN/GaN high-electron-mobility transistors with SiO, SiN, and silicon oxynitride," *Applied Physics Letters*, vol. 84, no. 4, pp. 613–615, 2004.
- [96] T. Prunty, J. Smart, E. Chumbes, B. Ridley, L. Eastman, and J. Shealy, "Passivation of AlGaN/GaNheterostructures with silicon nitride for insulated gate transistors," pp. 208 –214, 2000.
- [98] R. Vetury, N. Zhang, S. Keller, and U. Mishra, "The impact of surface states on the DC and RF characteristics of AlGaN/GaN HFETs," *Electron Devices, IEEE Transactions on*, vol. 48, pp. 560–566, Mar. 2001.
- [99] O.Menard, 'Déveleppement de briques technologiques pour la réalisation de diodes Schottky sur nitrure de galium', thèse de l'université de François Rabelais de Tours, Nov. 2010.
- [100]J. S. Moon, P. Hashimoto, D. Wong, M. Hu, M. Antcliffe, C. McGuire, M. Micovic, P. Willadsen, and D. Chow, "10 W/mm and high PAE field platedAlGaN/GaN HEMTs at Kabandwith n + GaN source contact source contact ledge," in *Proc. 65th Annu. Device Res. Conf.*, Jun. 2007, pp. 33–34.
- [101] C.-H. Chen, S. Keller, G. Parish, R. Ventury, P. Kozodoy, E. L. Hu,S. P. Denbaars, U. K. Mishra, and Y. Wu, "High-transconductance self aligned AlGaN/GaN modulation doped field effect transistors with regrownohmic contacts," *Appl. Phys. Lett.*, vol. 73, no. 21, pp. 3147–3141, Nov. 1998.
- [102]V. Kumar, D. H. Kim, A. Basu, and I. Adesida, "0.25  $\mu$ m self-aligned AlGaN/GaN high electron mobility transistors," *IEEE Electron DeviceLett.*, vol. 29, no. 1, pp. 1227–1228, Jan. 2008.
- [103] Saadat, O.I.; Chung, J.W.; Piner, E.L.; Palacios, T., "Gate-First AlGaN/GaN HEMT Technology for High-Frequency Applications," *Electron Device Letters, IEEE*, vol.30, no.12, pp.1254, 256, Dec. 2009.
- [104] Lee, Jaesun; Liu, Dongmin; Kim, H.; Schuette, M.L.; Lu, Wu; Flynn, Jeffrey S.; Brandes, George R., "Fabrication of self-aligned T-gate AlGaN/GaN high electron mobility transistors," High Performance Devices, 2004. Proceedings. IEEE Lester Eastman Conference, pp.181,185, 4-6 Aug. 2004.

[105] Adesida.; Basu., Mo/Al/Mo/Au Ohmic contact scheme for  $Al_xGa_{1-x}N/GaN$  high electron mobylity transistor annealed at 500°C . J.vac.Technol.B, Vol 24, N°2. March 2006.

[106] Thèse de Nicolas Vellas ; 'Etude expérimentale de Transistors HFET de la filière nitrure de gallium pour des applications de puissance hyperfréquence' Université Lille1-Sciences et Technologies, 2003.

[107] Nidhi, Sansaptak Dasgupta, Jing Lu, James S. Speck, Umesh K. Mishra « Self- aligned N-Polar GaN/InAlN MIS-HEMTs With Record Extrinsic Transconductance of 1105mS/mm », IEEE Electron Device Letters, Vol. 33, N°6, June 2012.

# CHAPITRE III

CARACTERISTIQUES ELECTRIQUES ET OPTIMISATION DU CONTACT SCHOTTKY

### I. Introduction

La caractérisation des composants est une étape qui intervient aussi bien en cours de fabrication de celui-ci qu'en fin du procédé technologique. En cours de fabrication, la mesure des échelles de résistances par la méthode TLM (Transmission Line Mothod) et les mesures par effet Hall permettent de déterminer la résistance de contact des contacts ohmiques, leur résistivité, la résistance carrée, la densité de porteurs dans le canal et la mobilité électrique. Généralement effectuées après l'étape d'isolation, ces mesures nous renseignent d'une part sur les potentialités des couches épitaxiées à travers la mobilité ainsi que la densité des porteurs et la résistivité, et d'autre part, sur la technologie de fabrication à travers la résistance des contacts ohmiques obtenus. Après achèvement des différentes étapes technologiques, les transistors sont soumis à une campagne de caractérisation dont le protocole de mesure établi dans le cadre de ce travail comprend :

- $\triangleright$  Les mesures en régime statique, à travers lesquelles on obtient la caractéristique de sortie du transistor  $I_{DS}(V_{DS})$  et la transconductance  $G_M$ . La détermination de la qualité du contact Schottky est effectuée par la mesure des courants de grille (en direct comme en inverse) mais aussi par l'analyse de la commande de grille en dessous du pincement (subthreshold slope).
- $\triangleright$  Les caractérisations en hautes fréquences : cette campagne permet l'évaluation des performances en fréquence des composants par l'extraction de la fréquence de coupure du gain en courant ( $F_T$ ) et de la fréquence d'oscillation maximum ( $F_{MAX}$ ). Ensuite, l'étude du schéma équivalent permet d'extraire les éléments intrinsèques et extrinsèques du composant à partir desquels on peut déduire par des méthodes analytiques les valeurs des fréquences de coupure  $F_c$  et  $F_{MAX}$ . Cette partie sera traitée en détail dans le chapitre IV.
- Mesures pulsées dans différentes conditions qui permettent notamment de déduire la densité de pièges et les phénomènes de drain-lag et de gate-lag.
- Les mesures de puissance hyperfréquences : ces mesures permettent de quantifier les performances en puissance du composant que sont : la densité de puissance, le gain en puissance et le rendement en puissance ajoutée du transistor (PAE).

Ce chapitre est consacré à l'étude des propriétés électriques des transistors HEMTs AlGaN/GaN et à l'optimisation des différentes étapes technologiques. Après description de la méthode de caractérisation des composants et la détermination des performances obtenues, nous nous sommes intéressés à l'étude de l'effet Kink observé sur ces composants. L'influence de la température sur l'effet Kink est aussi prise en compte grâce aux mesures réalisées à température ambiante et aux températures cryogéniques. Ces mesures ont permis également l'analyse du contact Schottky à travers l'évolution du courant de grille avec la température.

Dans un premier volet, nous nous intéresserons aux mesures TLM et d'effet Hall qui ont permis l'extraction des paramètres des couches utilisées, pour ensuite aborder les mesures statiques. La diversité des topologies en termes de longueur de grille et de distances grille-drain et grille-source, nous a permis d'étudier leur impact sur les performances statiques et hyperfréquences. Dans un second volet, nous allons nous intéresser à l'étude du phénomène de claquage des transistors en fonction des trois distances drain-source réalisées (1.5µm, 2µm et 2.5µm) pour les

différents espacements grille-source (0.25µm, 0.5µm et 0.75µm). Nous avons aussi étudié l'effet Kink observé sur les composants fabriqués et nous avons analysé son évolution avec la température et le champ électrique.

Enfin, Nous aborderons la caractérisation des contacts Schottky effectués à travers une étude comparative des différents métaux et séquentiels utilisés dans le cadre de cette thèse et les courants de fuites de grille obtenus pour chaque type de métallisation.


## II. Caractérisations électriques

A l'issue de la réalisation des plots d'épaississement, qui constitue la dernière étape technologique du procédé de fabrication du HEMT AlGaN/GaN, nous procédons à l'étape de mesures qui permet de qualifier les transistors ainsi obtenus. Il s'agit dans un premier temps de qualifier les caractéristiques du matériau et celles des contacts ohmiques réalisés (les mesures TLM sont généralement réalisées avant et après passivation). Cette opération se déroule en salle blanche sur une station de mesures sous pointes (quatre pointes). Plusieurs méthodes ont été développées pour la caractérisation des contacts ohmiques. La plus communément utilisée est la méthode TLM (Transmission Line Method). Une autre variante souvent utilisée pour vérifier les résultats issus de la méthode TLM est la méthode CTLM (Circular Transmission Line Method). Introduites par Schockley en 1964, ces méthodes consistent à réaliser plusieurs plots de largeur L et de longueur W pour des motifs rectangulaires ou de diamètre d pour les motifs circulaires, espacés d'une distance d variable.

# II.1. La méthode TLM (Transmission Line Method)

#### II.1.1 La méthode des TLM linéaires

Les plots sont rectangulaires, au nombre de six sur le masque EvalGaN utilisé dans le cadre de nos travaux au sein de l'entreprise et de quatre paires de plots rectangulaires sur le masque Titeuf utilisé au laboratoire IEMN. La figure III.1. Illustre les motifs TLM des jeux de masque EVAlGaN (a) et Titeuf (b) que nous avons utilisés.






Figure III.1 a) Motifs TLM du masque EVAlGaN observés au microscope électronique à balayage (MEB) ; b) schéma des TLM du Masque Titeuf utilisé à l'1EMN

Le principe de la méthode TLM revient à mesurer, pour une tension fixée au préalable, le courant entre deux plots de longueur L, séparés par une distance d et d'en déduire la résistance

totale  $R_T$ . Cette dernière comprend la résistance de contact associée aux deux plots ainsi que la résistance de la couche semi-conductrice qui sépare ces deux plots (la résistance du canal) comme illustrée sur la figure III.2.




Figure III.2 Schéma synoptique des résistances entre deux plots de l'échelle TLM

En supposant que la résistance de chaque contact est identique et égale à  $R_C/W$ , l'expression de la résistance totale s'écrit :

$$R_{Totale} = R_{C1} + R_{C2} + R_{bande\ conductrice}$$
 Eq. III. 1

$$R_{\text{Totale}}(d) = 2R_{\text{C}} + R_{\text{sh}} \frac{d}{W}$$
 Eq.III.2

Où  $R_{cl} = R_{c2} = R_c$  sont les résistances de contact des plots,  $R_{sh}$  est la résistance carrée de la couche semi-conductrice et W représente la largeur des plots qui est de 50µm sur nos masques. Ainsi, le tracé de la droite liant la résistance totale en fonction de la distance séparant les différents plots métalliques (figure III.3) permet de déterminer aisément la valeur de la résistance de contact qui correspond à l'ordonnée à l'origine de la fonction affine  $R_T(d)$ . Pour une valeur d nulle, on a  $R_T = 2R_C$ . Cependant, lorsque la droite coupe l'axe des abscisses, on obtient :  $(2R_C + R_{sh}) d/W = 0$ , d'où  $d = -2R_C \times W/R_{sh}$ . Or  $R_{sh} = R_C \cdot W/L$ . Ainsi, la droite coupe l'axe des abscisses en  $d = -2L_T$  où  $d = -2R_C \times W/R_{sh}$ . Or  $d = -2R_C \times W/R_{sh}$ .




Figure III.3 Droite représentant la résistance totale en fonction de l'écartement entre les plots, utilisée pour la méthode TLM

La résistivité spécifique de contact, notée  $\rho_c$  (en  $\Omega$  mm²), correspond à la résistivité d'une surface dans le cas particulier où l'épaisseur du conducteur n'est pas connue. En général, il est supposé que la résistance carré du canal sous le contact (notée  $R_{SK}$  ( $\Omega$ )) est très grande devant la résistance carrée des métaux.

### II.1.2 La méthode des TLM circulaires (CTLM)

La figure III.4.a, représente un schéma synoptique des motifs CTLM du masque EvAlGaN et la figure III.4.b est l'image prise au microscope électronique à balayage.




Figure III.4.a. Récapitulatif des motifs CTLM du masque EVALGaN




Figure III.4.b Image MEB des motifs CTLM du masque EVALGaN

Comme pour la méthode TLM, la résistance totale des CTLM est définie par l'équation III.1 précédemment décrite, en considérant la géométrie circulaire des plots. Le calcul des paramètres est réalisé en considérant les conditions de continuité du courant et du potentiel sur les bords des contacts :

$$R_{Totale} = \frac{R_{sh}}{2\pi} \left[ Ln \left( \frac{r_0 + d}{r_0} \right) + L_T \left( \frac{1}{r_0} + \frac{1}{r_0 + d} \right) \right]$$
 Eq.III.3

Où :  $r_0$  est le rayon du motif circulaire central dont la dimension est identique pour chacun des plots centraux ( $r_0$  =75 $\mu$ m), d est l'écart entre les plots et  $L_T$  est la longueur de transfert des électrons.  $R_{sh}$  représente la résistance carrée de la couche semi-conductrice.

Avec 
$$R_{contact1} = R_{sh}$$
.  $L_T/(2.\pi r_0)$  Eq.III.4

En s'appuyant sur l'une ou l'autre des méthodes ainsi décrites, des valeurs similaires voire très proches des résistances de contact et des résistances carrées sont obtenues. Il est à noter que pour l'extraction dans un repère cartésien, des coefficients d'ajustement sont à apposer aux mesures CTLM [55].

### II.2. La caractérisation par effet-Hall

Basée sur la méthode de Van der Pauw, cette technique consiste à connecter quatre pointes à des trèfles de Hall délimités par des zones d'isolation (préalablement conçues sur la plaque à caractériser), comme illustré sur la figure.III.5. Le banc de mesure utilisé est composé d'une station sous pointes pilotée par une interface. L'application d'un champ magnétique  $\overrightarrow{B}$  perpendiculaire à la surface de l'hétérostructure permet l'extraction de la mobilité électronique  $\mu$ , de la densité de charge  $N_s$  [2], [3] et la résistance carré  $R_{\square}$  de la couche.




Figure III.5 Illustration de la technique de mesure de Van der Pauw.

Les caractérisations sous pointes, que ce soit pour les TLM ou pour l'effet Hall, sont effectuées après l'isolation des composants obtenus. Ces mesures sont généralement réitérées après passivation des composants. Par ailleurs, une mesure à l'aide de deux pointes est également opérée pour évaluer tant la caractéristique ohmique des contacts à travers la mesure du courant I(V) que pour la mesure du courant d'isolation entre deux plots métalliques isolés. Le courant d'isolation permet de qualifier la qualité de l'implantation et celle du buffer. Les résultats des mesures TLM et d'effet-Hall obtenus dans le cadre de ce travail seront présentés pour chaque échantillon qui sera étudié tout au long de ce chapitre.

### II.3. Mesures en régime statique

La mesure en régime statique du composant HEMT est l'étape préalable à toute autre étude. Celle-ci permet d'une part d'évaluer les performances statiques et les points de polarisations optimaux du composant et d'autre part, de relever les effets indésirables pouvant être à l'origine de certaines anomalies de fonctionnement à savoir : la qualité du pincement, la présence des effets de canaux courts...

Pour ce type de mesure, nous avons utilisé une station dotée de pointes coplanaires pilotée par le logiciel ICCAP associée à une alimentation programmable 'source-moniteur' E52273A de la société Agilent Technologies. Pour mieux illustrer ce procédé, nous allons présenter les différentes étapes effectuées pour la mesure des performances statiques des HEMTs AlGaN/GaN sur silicium de la plaque Nitro 04. Obtenue par la technique MOCVD, Cette épitaxie comprend un réseau de nucléation, un buffer de GaN de 1.6µm, une fine barrière AlGaN (12.5nm) avec un taux d'aluminium de 26%, et un cap layer de GaN de 2 nm. Comme décrit dans le chapitre II, les contacts ohmiques Ti/Al/Ni/Au ont été fabriqués et recuits à 850°C pendant 30s. Après isolation par implantation des zones actives, une grille en T de 80 nm de longueur a été ensuite définie entre les contacts source et drain. Le tableau III.1 résume les résultats des mesures TLM et d'effet-Hall obtenus sur cette plaque avant et après passivation.

	Mesures Hall			Mesures TLM	
	μ (cm <sup>2</sup> /V.s)	N <sub>s</sub> 10 <sup>12</sup> (cm <sup>-2</sup> )	$R_{\scriptscriptstyle \square}\left(\Omega\right)$	$R_{_{\square}}(\Omega)$	Rc (Ω/mm)
Avant passivation	2050	7.7	395.8	368	0.38
Après passivation	2122	9.5	306.5	294	0.38

Tableau III.1. Résultats des mesures TLM et d'effet Hall obtenus sur la plaque Nitro 04.

La résistance de contact  $(R_c)$  et la résistivité spécifique  $(\rho_c)$  mesurées sur cet échantillon ont pour valeur respectives :  $0.38~\Omega$ .mm et  $3\times10^{-6}~\Omega$ .cm². Ces résultats sont quasi similaires pour les mesures effectuées avant et après passivation. D'autre part, une simulation de type Schrödinger Poisson a été effectuée, en considérant une hauteur de barrière Schottky de 1.1~eV, une épaisseur de barrière de 12.5nm avec un taux d'aluminium de 26%. La figure III. 6 illustre le diagramme des bandes d'énergie de la structure et la densité de porteurs dans le canal où  $Ns\sim7.6.10^{12}cm^{-2}$ . Cette valeur de  $N_s$  concorde parfaitement avec les résultats obtenus par effet Hall. Le niveau de Fermi est situé à 0V sur ce diagramme des énergies.





Figure III.6. Simulation Schrödinger Poisson du diagramme des bandes d'énergie et de la densité des porteurs de la structure HEMT AlGaN/GaN sur Si.

Le courant d'isolation mesuré sur deux plots distants de 10µm jusqu'à 200V est représenté sur la figure.III.7, attestant d'une bonne isolation des composants avec un courant inférieur à 20nA/mm à 200V.



Figures III.7. Evolution du courant d'isolation avec la tension entre deux plots distants de 10 µm.

## II.3.1. La caractéristique statique $I_{DS}(V_{DS})$

La mesure du courant  $I_{DS}(V_{DS})$  consiste à appliquer une tension de drain-source et de relever le courant en sortie pour différentes tension  $V_{GS}$  appliquées sur l'électrode de grille. La figure III.8 illustre la caractéristique  $I_{DS}(V_{DS})$  pour un transistor HEMT AlGaN/GaN de 2 × 0.08 × 50  $\mu$ m². On peut ainsi relever une densité de courant maximale de 600 mA/mm à  $V_{GS}=0V$  dans la zone de saturation. Sur la caractéristique de la figure III.8, nous pouvons remarquer un léger épaulement du courant de drain au voisinage de la tension de coude. Cet épaulement se traduit par une augmentation du courant de drain lorsque la tension  $V_{DS}$  s'approche de la tension de coude pour

différentes tensions  $V_{GS}$ . L'étude de ce phénomène appelé communément effet Kink sera approfondie dans les paragraphes suivants.




Figure III.8. Caractéristique  $I_{DS}(V_{DS})$  pour un transistor HEMT AlGaN/GaN de  $2x0.080x50\mu m^2$ 

### II.3.2 La transconductance G<sub>M</sub>

La transconductance  $G_M$ , déduite de la caractéristique de transfert, (figure III.9) est obtenue à partir du tracé de la variation du courant de drain pour une tension de grille allant de - 4 à 0V pour une tension  $V_{DS}$  donnée. La première mesure est effectuée à plusieurs tensions de drain différantes, ce qui permet de déterminer la tension  $V_{DS}$  pour laquelle la transconductance  $G_M$  atteint son maximum. Sur la figure III.8, une valeur  $G_{Mmax}$  de 250 ms/mm est obtenue à  $V_{GS}$ = -1.7V et  $V_{DS}$ = 6V). Ce point de polarisation devrait ainsi délivrer les meilleures performances en hyperfréquence. La transconductance intrinsèque obtenue après un de-embedding s'élève à 366mS/mm selon l'équation III.5.

$$G_m^{int} = \frac{G_m^{meas}}{1 - R_S * G_m^{meas}}$$
 Eq.III.5

Où la valeur  $G_m^{meas}$  représente la transconductance maximale mesurée et  $R_s$  la résistance de la source. La résistance de source ( $R_s$ ) qui est de l'ordre de  $0.8~\Omega$ .mm est obtenue à partir de l'équation III.6.

$$R_s = \frac{R_c}{w} + \frac{R_{sq} * L_{sg}}{w}$$
 Eq.III.6

Où  $L_{sg}$  est la distance entre la grille et la source et W le développement du transistor.  $R_{sq}$  et  $R_{C}$  représentent respectivement la résistance carrée de la couche et la résistance des contacts ohmiques.




Figure III.8. Caractéristique de transfert à  $V_{DS}$ = 6V pour un HEMT  $2^{\times}50^{\times}0.80 \mu m^2$ .

L'évolution de la transconductance  $G_M$  permet également d'extraire la tension de pincement du transistor. Pour cela, il suffit de procéder à la projection de la partie linéaire de la courbe  $G_M(V_{GS})$  sur l'axe des abscisses et de relever la valeur de  $V_{GS}$  correspondante.

### II.3.3. Mesure du courant de grille en direct et en inverse

Le courant de grille ( $I_{GS}$ ) limite les polarisations de fonctionnement et affecte la fiabilité des transistors HEMTs. Ces effets altèrent considérablement les performances des transistors, notamment lorsqu'il s'agit des applications liées aux chaînes d'émissions RF [4]. Afin de réduire ce courant de grille qui est souvent élevé pour la filière HEMT à base de GaN [5], [6], nous nous sommes intéressés à l'optimisation de la technologie du contact Schottky. Cette étude sera détaillée dans la partie dédiée à l'optimisation de la technologie de grille qui va parachever ce chapitre. A présent, nous allons présenter les résultats de mesures obtenus sur la plaque Nitro04.

En configuration diode, une tension  $V_{GS}$  est appliquée en conditions de polarisation en direct  $(V_{GS}>0)$  comme en inverse  $(V_{GS}<0)$  dans le but de relever les propriétés du contact Schottky. Les propriétés recherchées sont : la hauteur de barrière effective, le facteur d'idéalité et la valeur du courant de grille en inverse. La figure III.9 illustre l'évolution du courant de grille en fonction de la tension appliquée en échelle logarithmique. La projection du courant de grille en direct sur l'axe des ordonnées permet de déduire la hauteur de barrière  $(\phi_B)$  du contact Schottky comme illustrée dans l'équation III.7. Pour rappel, le métal de grille utilisé pour ces composants est composé du séquentiel Mo/Au. Ainsi, la hauteur de barrière obtenue graphiquement ou

théoriquement, selon l'équation III.7, est de 0.69 eV. Un facteur d'idéalité relativement important de 3.4 a été déduit en utilisant l'équation III.8.

$$\Phi_{\rm B} = \frac{KT}{\rm e} \ln \left( \frac{A^* T^2 S}{\beta} \right)$$
 Eq. III. 7

$$\eta = \left(Ln\ (10).\ \alpha.\frac{KT}{e}\right)^{-1}$$
 Eq. III. 8

Où  $\beta$  est la pente obtenue par la projection du courant de grille en direct sur l'axe des ordonnées, K est la constante de Boltzmann, A\* est la constante de Richardson (en A.cm<sup>-2</sup>.K<sup>-2</sup>) et T est la température en Kelvin. S est la surface du contact. Cette approximation ne reflète pas réellement les caractérisques réelles étant donné qu'elle ne tient pas compte de la qualité de la l'interface contact semiconducteur.




Figure III.9 Evolution du courant de grille en fonction de la tension  $V_{GS}$  pour un HEMT AlGaN/GaN de 2 x 50 x 0.08  $\mu$ m² avec  $L_g$ =90nm.

Comme illustré sur la figure III.9, un courant de  $1\mu A/mm$  est obtenue à -4 V, en dessous du pincement. Le courant de fuite en inverse à  $V_{GS}$ = -15V est de l'ordre de  $10\mu A/mm$ . Ce résultat est satisfaisant [6], [7] et pourrait être encore amélioré pour envisager de meilleures performances. En outre, le courant de saturation en inverse est fortement dépendant de la qualité de la surface. Dans la littérature, de nombreux mécanismes de conduction imputés au courant de grille sont généralement évoqués.

Le phénomène le plus souvent utilisé pour expliquer l'origine du courant  $I_{GS}$  a été proposé par Hasegawa [8-13]. Le mécanisme dont il s'agit est l'effet thermoïonique assisté par le champ électrique, appelé aussi TFE (Thermoïonic Field Emission). Dans le cas des

HEMT AlGaN/GaN, ce mécanisme est favorisé par une couche sous la métallisation de grille, appelée couche TSB (Thin Surface Barrier), ayant une très forte densité de pièges. Modélisé sur des structures de GaN massif (Bulk), cette couche induit un amincissement de la barrière Schottky permettant ainsi une augmentation de la probabilité de passage des électrons à travers la barrière par effet thermoïonique assisté par le champ électrique.

- Le second type de mécanisme, qui est souvent évoqué, est lié au transport assisté par des pièges par effet Poole-Frenkel ou mécanisme de hopping [14, 18]. Ce mécanisme de transport est assisté par des pièges dus, entre autres, à des dislocations.
- Le troisième mécanisme consiste en une variation spatiale de la hauteur de barrière Schottky liée aux défauts de fabrication. Tung puis Parish et al. ont ainsi montré que la modélisation du courant de grille des HEMTs peut être réalisée en considérant deux diodes de section et de hauteur différentes [15].

### II.4. Caractérisation en hautes fréquences

Après l'obtention de bonnes performances statiques avec une bonne commande de grille associée à un faible courant de fuite en régime pincé, les mesures hyperfréquences peuvent être envisagées afin d'évaluer les principaux indicateurs hyperfréquence des transistors :

- $\triangleright$  La fréquence de coupure du gain en courant  $F_T$ , qui est la fréquence pour laquelle le gain en courant est égal à 0dB.
- $\triangleright$  La fréquence de coupure du gain en puissance  $F_{MAX}$ , qui correspond à la fréquence pour laquelle le gain en puissance unilatéral (gain de Mason) est égal à 0dB.

La campagne de caractérisation hyperfréquence consiste à mesurer les paramètres  $S_{ij}$  du composant à étudier sur une large gamme de fréquence, qui s'étale de 0.25 GHz à 67 GHz dans le cas de notre station de mesure en utilisant un analyseur de réseau vectoriel N5245A. Pour relever la fréquence de coupure et la fréquence d'oscillation maximale du composant, il convient de se placer au point de polarisation optimal défini préalablement lors des mesures statiques. Ce point correspond au couple ( $V_{DS}$ ,  $V_{GS}$ ) pour lequel la transconductance  $G_M$  est maximale.

Dans un premier temps, on relève les indicateurs  $F_t$  et  $F_{max}$  pour différents couples ( $V_{DS}$ ,  $V_{GS}$ ) dans le but de regarder si le composant ne se dégrade pas avec la tension  $V_{DS}$ . Ensuite, on se place autour du point de fonctionnement optimal pour relever ces fréquences  $F_t$  et  $F_{max}$ . Sur la plaque Nitro 04, le tracé de l'évolution du module du gain en courant ( $|H_{21}|$ ) et celui du gain unilatéral de Mason (U) en fonction de la fréquence (figure III.10) a permis l'obtention d'un  $F_T$ =90GHz et un  $F_{MAX}$ =135GHz à  $V_{DS}$ =4V et  $V_{GS}$ =-1.8V.

Ces résultats qui marquent les premiers travaux de ce projet de thèse en 2010 représentaient l'état de l'art mondial à cette période faisant ainsi l'objet une communication internationale en juin 2010 [25].




Figure III.10. Evolution du module du gain en courant ( $|H_{21}|$ ) et du gain unilatéral de Mason (U) en fonction de la fréquence à  $V_{DS}$ = 4V et  $V_{GS}$  = -1.8V pour un HEMT AlGaN/GaN de 2 x 50 x 0.08  $\mu$ m² avec  $L_g$ =90nm.

Le tableau III.2 représente l'évolution des fréquences  $F_T$  et  $F_{Max}$  avec le développement du transistor W. Sur les trois développements de transistors réalisés à savoir 2x50 µm, 2x150 µm, 2x250 µm, il ressort que la fréquence de coupure  $F_T$  est autour de 90 GHz tandis que la fréquence maximale d'oscillation  $F_{MAX}$  est très sensible au développement (W) avec un maximum de 135 GHz pour les 2x150µm contre seulement 41GHz pour les 2x250 µm à cause de l'accroissement des éléments parasites. Cette tendance est également confirmée par la méthode d'extraction analytique basée le schéma équivalent petit signal. De plus, la détérioration de la fréquence maximale avec l'augmentation de la résistance de grille est liée au fait que la fréquence maximale est inversement proportionnelle à cette résistance de grille (cf. chapitre IV,  $F_{MAX} = \frac{F_T}{2\sqrt{(R_S + R_g)G_D + 2\pi F_T R_g C_{gd}}}$ ).

Développement Width (µm)	F <sub>⊤</sub>	F <sub>MAX</sub>	Méthode	
2x50	90	135	Déduit du	
2x150	105	59	H <sub>21</sub>   et  U	
2x250	90	41		
2x50	109	168	Deduit du	
2x150	99	82	schéma équivalent	
2x250	113	65		

Tableau III.2. Evolutions de  $F_T$  et  $F_{MAX}$  avec le développement W des HEMTs AlGaN/GaN sur Si(111) et confrontation des résultats des mesures avec les résultats obtenus avec le schéma équivalent petit signal.

### III. Ingénierie du composant

Pour satisfaire le besoin sans cesse croissant de monter en fréquence, le temps de transit des porteurs devient un paramètre clé à réduire étant donné que la fréquence de coupure y est inversement proportionnelle. En effet, le temps de transit définit la durée nécessaire pour qu'un électron du canal parcoure la distance source-drain comme illustré par Moll et al. [21]. Pour rappel, le parcours des électrons dans le canal laisse apparaître trois phases, liées aux trois zones : l'espace source-grille, la longueur sous la grille et la distance grille-drain que traversent les porteurs. Ainsi, pour réduire le temps de transit des porteurs, il convient de raccourcir le parcours des porteurs, en l'occurrence, les distances source-grille (L<sub>GS</sub>) et grille-drain (L<sub>GD</sub>) mais aussi la longueur de grille (L<sub>G</sub>). En revanche, la réduction de ces paramètres ne peut être accomplie de façon arbitraire, étant donné que les limitations physiques et électriques de la filière HEMT GaN peuvent vite être atteintes.

# III.1 Les limitations physiques et géométriques

### III.1.1. Le rapport d'aspect

Le rapport d'aspect entre la longueur de grille et l'épaisseur de la barrière AlGaN doit idéalement être supérieur à 15 pour la filière HEMT AlGaN/GaN afin de prévenir l'effet de canal court et améliorer les performances statiques et hyperfréquences du composant [22]. La figure III.11 illustre l'impact du rapport d'aspect sur la caractéristique de sortie du courant de drain en fonction de la tension de drain pour différentes tension de grille.




Figure III.11. Illustration de l'impact du rapport d'aspect ( $L_g/e_{AlGaN}$ ) sur le pincement du canal et la caractéristique  $I_{DS}(V_{DS})$ .

Cette figure reflète la sensibilité de la qualité du pincement du canal au rapport d'aspect dont la conséquence directe est l'effet de canal court. Celui-ci est un phénomène qui détériore considérablement les propensions des transistors à fonctionner à haute tension.

### III.1.2. La distance grille-drain

La distribution du champ électrique dans le canal est non homogène [22] dans les transistors HEMTs. Lorsque le transistor est polarisé à de fortes tensions, le champ électrique dans la région

grille-drain enregistre une augmentation drastique avec un pic en sortie de grille côté drain, comme illustré sur la figure III.12 [23]. Cette augmentation brusque du champ en sortie de grille peut engendrer une détérioration du composant sous l'effet d'un claquage à fort champ. C'est dans ce contexte que l'augmentation de la distance grille-drain devient nécessaire afin de réduire le pic en sortie de grille grâce à une meilleure distribution du champ. Le désaxement de la grille permet, quant à lui, de diminuer la distance source-grille ce qui entraine une diminution de la résistance de source et permet l'amélioration des performances du composant.

En revanche l'élargissement conséquent de la distance grille-drain favorise l'interaction des états de surface avec le gaz d'électron bidimensionnel. Par conséquent, un compromis doit être satisfait pour combiner une meilleure distribution de l'énergie dans le canal avec de faibles capacités parasites.




Figure III.12. Distribution du champ électrique dans l'espace drain-source [23]

### III.1.3. La distance grille-source

La réduction de la distance grille-source contribue à la diminution de R<sub>S</sub> et s'accompagne d'un accroissement de l'effet capacitif entre les deux électrodes à mesure que l'espacement L<sub>GS</sub> diminue. A cela s'ajoute le risque de court-circuit entre la grille et la source pour des distances très réduites. En dépit de l'impact de ces espacements sur les propriétés de transport dans le transistor et les effets capacitifs engendrés, un compromis s'impose en vue d'allier performance et miniaturisation du composant final. C'est dans cette optique que nous avons opté pour la conception et la réalisation de transistors HEMTs AlGaN/GaN sur un substrat de silicium (111) avec des distances source-grille et grille-drain différentes. La structure HEMT utilisée, référencée 1090825A, comprend les mêmes caractéristiques que celles décrites précédemment. Le choix d'une épitaxie avec une barrière d'AlGaN fine (12.5 nm) est nécessaire pour la réalisation de HEMTs à longueur de grille courte afin de conserver un bon rapport d'aspect. La plaque est livrée avec un film de Si<sub>3</sub>N<sub>4</sub> de 80 nm d'épaisseur déposé par PECVD, afin de protéger la surface. Ce film de Si<sub>3</sub>N<sub>4</sub> est éliminé à l'aide d'une gravure isotrope au plasma SF<sub>6</sub> avant le début du procédé de fabrication du transistor. Après gravure du Si<sub>3</sub>N<sub>4</sub> de protection, les électrodes de drain et source sont déposées par évaporation du séquentiel métallique Ti/Al/Ni/Au (12/200/40/100nm) dans un bâti d'évaporation sous vide. Il est à noter que le dépôt du métal est précédé par une gravure RIE

in-situ de la barrière dans les zones de drain et de source afin d'encastrer ces deux contacts dans la structure et les rapprocher à quelques nanomètres (5~8 nm) du canal. Les contacts ainsi obtenus sont ensuite recuits à 850°C pendant 30s sous atmosphère N<sub>2</sub> afin de permettre la formation du contact par la diffusion du métal dans le semiconducteur. Dans le masque EVALGaN utilisé pour ces composants, le niveau de contacts ohmiques comprend également la réalisation des plots d'accès aux électrodes drain et source pour une partie des transistors que comprend le masque. L'autre partie des plots de transistors ne sera réalisée qu'après fabrication de l'électrode de grille. Le but est de réaliser des plots d'épaississement ohmiques qui seront recuits dans les mêmes conditions que les contacts ohmiques. Ces plots ainsi recuits sont caractérisés par une surface très rugueuse, identique à celle des contacts ohmiques après recuit. Ceci est illustré sur la figure III.13, prise au microscope électronique à balayage (MEB), montrant une rangée de transistors à plots recuits (surface rugueuse) alternée par une rangée de transistors à plots non recuits (surface lisse). Cette figure d'un champ d'écriture comprend des transistors avec différentes combinaisons drainsource et grille-source :

- $\triangleright$  Espacements drain-source : L<sub>DS</sub>= 2.5 µm, 2 µm, 1.5 µm;
- Espacements grille-source :  $L_{GS} = 0.75 \mu m$ ,  $0.5 \mu m$ ,  $0.25 \mu m$  ;
- Largeur du transistor (développement w) : 2 × 75μm, 2 × 50μm, 2 × 35μm, 2 × 25μm, 2 × 15μm;




Figure III.13. Image MEB d'un bloc de transistors (masque EVAlGaN)

Ensuite, une grille avec un profil en T est définie dans l'espacement drain-source et métallisée par évaporation du séquentiel Pt/Ti/Pt/Au en vue de l'obtention d'un contact Schottky. Puis, les accès de grilles sont réalisés avec les plots d'épaississement ne subissant pas de recuit à haute

température. A ce stade, on procède à la passivation des composants avec un dépôt de SiN de 50 nm d'épaisseur par PECVD à 300°C sans prétraitement de surface. L'objectif est l'analyse de l'évolution des performances des transistors avec la longueur de grille, l'utilisation d'une fine barrière d'AlGaN et le recuit des plots d'épaississement et l'étude de l'influence des distances grille-source et grille drain sur les caractéristiques statiques et hyperfréquences du composant. Ainsi, on pourra déterminer les topologies optimales qui permettent de gagner tant en fréquence qu'en tension de claquage.

### III.2. L'impact du recuit des plots d'épaississement sur les performances statiques

Dans un premier temps, nous avons procédé à la mesure de la caractéristique  $I_{DS}(V_{DS})$  sur deux transistors différents, l'un comportant des plots recuits et l'autre des plots d'épaississement qui ont été fabriqués après la grille c'est-à-dire, non soumis au recuit des contacts ohmiques. La superposition des deux caractéristiques de sortie obtenues sur les deux transistors atteste d'une dispersion importante du courant maximum obtenu mais aussi de la résistance  $R_{on}$  à travers la pente de la zone linéaire des deux courbes (figure III.14). Une densité de courant maximum de 800 mA/mm est obtenue sur la courbe rouge correspondant aux transistors dont les plots ont été recuits tandis que celle-ci est fortement atténuée sur les transistors à plots non recuits (courbe en trait noir) avec une densité de courant de seulement 500 mA/mm. Ce phénomène est observé sur l'ensemble des transistors dont les plots d'épaississement n'ont pas été recuits.




Figure III.14 Comparaison des caractéristiques  $I_{DS}(V_{DS})$  de deux transistors de  $2 \times 50 \mu m$ ,  $L_g = 90 nm$ : courbe rouge pour un transistor avec plots d'épaississement recuits et courbe noire pour un transistor avec plots non recuits.

Il ressort de cette étude que le recuit des plots d'épaississement améliore considérablement la résistance  $R_{on}$  et permet par là même une augmentation non négligeable du courant  $I_{DS}$ . Le recuit des plots d'épaississement a permis un gain de l'ordre de 300 mA/mm comparativement au transistor dont les plots n'ont pas été recuits. Confirmé sur plusieurs composants, ce résultat

souligne la sensibilité des performances statiques du transistor à la qualité des plots d'épaississement. En effet, la réalisation des plots sur un même niveau de masque que les contacts ohmiques améliore la résistance de contact des plots. La réalisation des plots d'épaississement avec un procédé similaire à celui des contacts ohmiques (avec une gravure RIE des couches barrières avant le dépôt du métal et recuit à  $850^{\circ}$ C) semble être prometteuse pour l'amélioration des performances du transistor HEMT. Ceci est probablement dû à l'élimination de tout résidu de résine sous l'effet de la gravure RIE. La figure III.15 illustre l'évolution de la transconductance en fonction de  $V_{GS}$  pour les transistors à plots recuits (courbe rouge) et celle des transistors dont les plots n'ont pas été recuits (courbe noire).




Figure III.15. Comparaison des caractéristiques de transfert de deux transistors: courbe rouge pour un transistor avec plots d'épaississement recuits et courbe noire pour un transistor avec plots non recuits mais de dimensions identiques,  $2 \times 50 \mu m$ ,  $L_g = 90 nm$ .

On remarque un décalage de la tension de pincement vers les valeurs positives pour les transistors dont les plots n'ont pas été recuits (courbe noire). De plus, une transconductance maximale  $G_{Mmax}$  de 250 mS/mm seulement a été relevée sur la courbe noire (plots non recuits), contre 350mS/mm déterminée sur la courbe rouge (plots recuits) à  $V_{DS}$ = 4V. Ce résultat confirme que les transistors à plots recuits délivrent de meilleures performances que les transistors dont les plots n'ont pas été recuits. Par conséquent, l'ensemble des mesures accomplies sur cette plaque 1090825A est axé uniquement sur les transistors à plots d'épaississement recuits comme il sera détaillé dans la suite de ce manuscrit.

### III.3. De la géométrie du composant

# III.3.1. Influence des espacements grille-source et grille-drain sur les performances statiques

Afin d'analyser l'effet des espaces drain-source et grille-source sur les performances du composant, nous avons mené une campagne de mesures sur différentes topologies de transistors. Des mesures de courant de drain et de la transconductance ont été effectuées sur l'ensemble des composants. Les résultats obtenus sur les différentes topologies sont présentés dans le tableau III.3 :

L <sub>GS</sub> (µm)	$L_{DS}{=}~1.5~\mu m$ $G_{M}(mS/mm)/I_{DS}(mA/mm)$	$L_{DS} = 2 \ \mu m$ $G_{M}(mS/mm)/I_{DS}(mA/mm)$	$L_{DS} = 2.5 \ \mu m$ $G_{M}(mS/mm)/I_{DS}(mA/mm)$
0.25	402/680	384/833	379/795
0.5	384/805	400/802	384/747
0.75	361/770	380/755	374/748

Tableau III.3. Evolution des caractéristiques DC des HEMTs AlGaN/GaN de 2 x  $50\mu m$ , en fonction des distances drain-source et grille-source ( $L_g=105nm$ )

Une cartographie en régime statique a été effectuée. La comparaison des résultats obtenus en fonction des topologies des transistors représentée dans le tableau III.3 montre que les distances grille-source et grille-drain ont un impact non négligeable sur les caractéristiques statiques, en particulier sur la transconductance  $G_M$ . Bien que le courant de drain ne semble pas être très impacté, la transconductance  $G_M$  est sensible à ces distances, notamment l'espace source-grille  $(L_{GS})$ . Pour une valeur fixe de l'espace drain-source,  $L_{DS}$ =1.5 $\mu$ m, lorsque  $L_{GS}$  varie de 0.75 $\mu$ m à 0.25 $\mu$ m, la transconductance extrinsèque passe de 361 à 402 mS/mm, soit un gain de 8.75%. Cette amélioration peut être imputée à la réduction de la résistance  $R_S$  à mesure que la distance source-grille diminue (équation III.14) ( $R_s$ =0.8 $\Omega$ /mm).

$$R_s = \frac{R_c}{W} + \frac{R_{sq} \times L_{GS}}{W}$$
 Eq. III.14

Où  $R_S$  est la résistance parasite de la source qui vaut 0.8 Ohm et  $R_c$ , W,  $R_{sq}$  et  $L_{GS}$  représentent respectivement la résistance de contact, le développement du transistor, la résistance carrée et l'espace grille-source. Par ailleurs, une transconductance intrinsèque ( $G_m^{int}$ ) de 545 mS/mm a été obtenue sur ces composants. Cette dernière confirme une amélioration encourageante comparée à la valeur de 509 mS/mm que nous avons obtenue dans les travaux antérieurs sur des composants avec des distances source-grille plus importantes [24], [25] (équation III.15) :

$$G_{\mathrm{m}}^{\mathrm{int}} = \frac{G_{\mathrm{m}}^{\mathrm{mes}}}{1 - R_{\mathrm{s}} \times G_{\mathrm{m}}^{\mathrm{mes}}}$$
 Eq. III. 15

Où  $G_{\rm m}^{\rm int}$  et  $G_{\rm m}^{\rm mes}$  représentent respectivement la transconductance intrinsèque et la transconductance extrinsèque.

# III.3.2. Influence des espacements grille-source et grille-drain sur les performances RF

Des mesures de paramètres S ont été effectuées jusqu'à 67 GHz. Le module du gain en courant et celui du gain unilatéral de Mason (U) ont été mesurés en fonction de la fréquence, sur les différentes topologies de transistors de  $2^{\times}$  0.105  $^{\times}50~\mu\text{m}^2$  fabriqués sur la plaque 1090825A. Une fréquence maximum d'oscillation  $F_{MAX}$  de 153 GHz a été obtenue sur les plus faibles espacements grille-source et drain-source respectivement de 0.25 $\mu$ m et 1.5  $\mu$ m (figure III. 16). Cette image qui témoigne d'une belle définition du profil de la grille avec un faible espacement grille-source de 0.25  $\mu$ m est la signature d'une optimisation réussie de la technologie du composant.




Figure III. 16. Image MEB d'une coupe verticale d'un transistor à grille en T de 105 nm avec un espace grillesource de  $0.25 \mu m$ .

La figure III.17 illustre l'évolution des performances en fréquence d'un transistor HEMT AlGaN/GaN ayant les distances source-grille et grille-drain les plus courtes.




Figure III.17. Gain unilatéral, gain en courant  $H_{21}$  et MAG mesurés en fonction de la fréquence sur un transistor  $2 \times 0.105 \times 50 \mu m^2$ .

Comme pour l'analyse des performances statiques du composant, une étude de l'évolution des performances hyperfréquences avec les différentes distances grille-source et grille-drain a été effectuée. Le tableau III.4 résume les principaux résultats obtenus.

	$L_{DS}=1.5~\mu m$	$L_{DS} = 2 \mu m$	$L_{DS} = 2.5 \mu m$
L <sub>GS</sub> (µm)	F <sub>T</sub> (GHz)/F <sub>MAX</sub> (GHz)	$F_{T}(GHz)  / F_{MAX}(GHz)$	$F_{T}(GHz)  / F_{MAX}(GHz)$
0.25	80/153	80/146	80/136
0.5	79/150	79/143	79/131
0.75	80/149	79/140	79/130

Tableau III.4. Evolution des caractéristiques RF des HEMTs AlGaN/GaN de  $2 \times 50 \times 0.105 \mu m^2$  en fonction des distances drain-source et grille-source.

D'après le tableau III.4, on peut noter que pour une distance  $L_{DS}$ =1.5 $\mu$ m, la fréquence de coupure  $F_T$  est autour de 80 GHz pour les trois distances  $L_{GS}$ . Le même résultat est démontré également sur les deux autres distances  $L_{DS}$  à savoir  $L_{DS}$ =2 $\mu$ m et  $L_{DS}$ =2.5 $\mu$ m. Cependant une évolution de 18% de  $F_{MAX}$  est observée lorsque l'on compare le transistor avec les dimensions  $L_{DS}$  de 2.5  $\mu$ m et  $L_{GS}$  de 0.75 $\mu$ m avec celui dont les espacements sont  $L_{DS}$ =1.5 et  $L_{GS}$ =0.25. Comparée aux résultats obtenus précédemment [24], [25], la réduction des distances  $L_{DS}$  et  $L_{GS}$  a permis une amélioration de la fréquence maximale d'oscillation de 135 GHz [25] à 153 GHz [26].

# III.3.3. Conclusion sur la géométrie du composant

A travers cette étude portant sur l'impact des distances source-grille et grille-drain sur les performances en régimes statique et hyperfréquence du composant, nous avons démontré que la

réduction de la distance grille-source permet de réduire la résistance parasite de source permettant une amélioration des performances.

En revanche, la réduction de ces espacements (grille-source et surtout drain-source) va avoir des conséquences non négligeables sur les tensions de polarisation maximales que puissent supporter le composant. C'est dans ce contexte que nous avons étudié l'évolution des tensions de claquage des transistors ainsi fabriqué en fonction des distances L<sub>DS</sub> et L<sub>GS</sub> étudiées.

## III.4. Etude du claquage dans les HEMTs AlGaN/GaN sur Si (111)

# III.4.1. Etude de l'évolution de la tension de claquage du HEMT en fonction des distances grille-source et grille-drain

Dans ce paragraphe, nous allons présenter les phénomènes de claquage des transistors à effet de champ du type HEMT AlGaN/GaN sur substrat silicium. La montée en puissance des circuits actifs à base de ces transistors requiert des tensions élevées. Ces dernières engendrent une augmentation conséquente du champ électrique dans la structure du transistor. De plus, une distribution non homogène de ce champ électrique donne naissance à l'apparition d'un pic de champ en sortie de grille côté drain. Par conséquent, l'évolution de la tension de claquage du transistor est très liée à l'espacement grille-drain. En effet, plus cette distance est étendue, plus grande est la tension de claquage car on observe une meilleure distribution du champ électrique dans l'espace grille-drain. Dans le cadre de ces travaux nous avons étudié le phénomène de claquage pour les différentes topologies de transistors fabriqués en vue de connaître leurs potentialités en termes de tension de claquage. Avant d'aborder la méthode utilisée et les résultats obtenus, il convient de rappeler les différents types de claquage communément étudiés ainsi que les phénomènes physiques qui y sont à l'origine :

### Claquage de la grille

A canal fermé, lorsque la jonction grille-drain est fortement polarisée en inverse, les électrons passent de la grille vers le drain à travers le contact Schottky notamment par effet tunnel. Il a été montré par Crofton et al [27], qu'en polarisation inverse, la probabilité d'observer un courant tunnel augmente avec l'augmentation de la tension de polarisation. Ceci est d'autant plus marqué pour les semi-conducteurs à grand gap, de part l'importance des champs électriques régnants aux conditions de polarisation élevées. Ce courant vient alors s'ajouter au courant d'émission thermoélectronique, ce qui donne des courants de fuites en inverse bien supérieurs à ceux prédits par le modèle thermoélectronique, à tension élevée. Ainsi, lorsque ce phénomène s'intensifie, la grille peut subir un claquage irréversible.

### > Claquage du canal

A canal ouvert, dans le cas de la technologie GaAs lorsque la jonction grille-drain est polarisée en inverse et que le champ électrique longitudinal est suffisamment élevé, les électrons du canal peuvent créer des paires électron-trou par ionisation par impact. Les électrons confinés dans le canal sont ainsi soumis à une énergie élevée due à de forts champs électriques qui peuvent enclencher le phénomène d'avalanche. Ceci conduit à une forte augmentation du courant de drain mais aussi de la conductance de sortie G<sub>d</sub> du transistor, qui s'accompagne d'une forte dégradation

du canal. Une partie des trous générés remonte vers la source tandis que l'autre partie est collectée par la grille [36], [54]. Il en résulte une forte augmentation du courant de grille généralement avec une allure en forme de cloche sur la courbe de l'évolution du courant de grille en fonction de la tension de grille  $V_{GS}$  à différents  $V_{DS}$ .

Ce mécanisme a été observé sur les transistors de la plaque 1090825A dont le contact Schottky est à base de Pt/Ti/Pt/Au. Sur ces composants, le faible courant de grille de quelques nA/mm en inverse obtenu atteste de la qualité du contact Schottky fabriqué. Cette amélioration peut être expliquée par l'optimisation du procédé technologique de fabrication du contact Schottky qui a été mise au point au cours de ces travaux. L'optimisation porte sur la gravure RIE avant métallisation et le traitement de surface auxquels le GaN semble être très réactif. Nous avons ainsi supprimé la gravure RIE généralement effectuée avant la métallisation en raison des dégradations de l'interface métal-semiconducteur souvent engendrées. Cette gravure affecte directement la qualité de la surface. Un traitement au plasma O<sub>2</sub> a été effectué pour éliminer les restes de résine sans pour autant détériorer la surface. La mesure de la tenue en tension des composants étudiés a été effectuée en configuration transistor, en faisant varier la tension V<sub>DS</sub> à canal fermé (Vgs < Vp). Le tableau III.5 résume l'ensemble des résultats obtenus sur les différentes topologies de composants étudiées. Pour éviter la détérioration des composants pendant les mesures, une compliance de 1mA/mm en direct du courant de grille a été imposée.

Numéro du composant mesuré	L <sub>DS</sub> (µm)	L <sub>GS</sub> (µm)	$I_{GS}$ (A)à $V_{DS}$ =15V, $V_{GS}$ =-4V	BVDS (V)à V <sub>P</sub> = - 4V
1.4.1	1.5	0.25	-9.438 x10 <sup>-7</sup>	27.9
1.3.2	2	0.25	-8.354 x10 <sup>-7</sup>	50.48
1.3.2	2.5	0.25	-8.9058 x10 <sup>-8</sup>	73.8
1.3.2	1.5	0.5	-4.357 x10 <sup>-7</sup>	26.5
1.3.2	2	0.5	-1.0274 x10 <sup>-6</sup>	43.9
1.3.2	2.5	0.5	-1.257 x10 <sup>-6</sup>	59.5
1.3.2	1.5	0.75	-6.57 x10 <sup>-7</sup>	15.74
1.3.2	2	0.75	-2.128 x10 <sup>-6</sup>	29.35
1.3.2	2.5	0.75	-7.945 x10 <sup>-7</sup>	43.6

Tableau. III.5. Evolution de la tension de claquage des HEMTs AlGAN/GaN/Si en fonction des distances grillesource et drain-source.

A travers ce tableau, il ressort que pour la même distance drain-source, la tension de claquage est plus élevée pour une petite distance grille-source. A titre d'exemple, pour  $L_{DS}$ = 1.5 $\mu$ m, la meilleure tension de claquage est obtenue pour  $L_{GS}$ = 0.25 $\mu$ m, ce qui correspond parfaitement aux résultats attendus. En effet, pour une même distance drain-source lorsque l'espace grille-source est plus petit, la distance grille-drain devient plus importante (désaxement de la grille) permettant

ainsi une meilleure atténuation du pic de champ en sortie de grille. Pour  $L_{DS}$ =1.5 $\mu$ m, lorsque l'on passe de 0.75 $\mu$ m d'espace grille-source à 0.25 $\mu$ m, la tension de claquage du composant passe de 15V à 27.9 V, soit un gain en tension de claquage de 12V sur 0.5 $\mu$ m de réduction de  $L_{GS}$ . Cette amélioration de la distribution du champ est également très sensible à la distance drain-source sur les trois distances  $L_{DS}$  étudiées à savoir 1.5  $\mu$ m, 2  $\mu$ m et 2.5  $\mu$ m. Par exemple, pour  $L_{GS}$ =0.5  $\mu$ m, les tensions de claquage obtenues pour les différents  $L_{DS}$  sont respectivement de 26.5 V, 43.5 V et 59.5 V.

Enfin la plus forte tension de claquage obtenue (de l'ordre de 73.8V) a été relevée sur des transistors ayant un espace drain-source de  $2.5\mu m$  et une distance grille-source de 0.25  $\mu m$ . La figure III.18, illustre l'évolution du courant de drain avec la tension de polarisation  $V_{DS}$ .

# III.4.2. Mesure du courant de drain du HEMT avec les tensions de drain en dessous du pincement




Figure III.18. Evolution du courant de drain en fonction de  $V_{DS}$  en dessous du pincement pour un transistor 2 x 50 x  $0.105\mu m^2$  avec  $L_{DS}{=}2.5\mu m$  et  $L_{GS}{=}0.25\mu m$ 

Cette figure III.18, montre une évolution quasi-linéaire du courant de drain en fonction de la tension  $V_{DS}$ . Il convient de noter que le courant de drain atteint 1 mA/mm à  $V_{DS} = 10 \text{V}$  et 5 mA/mm à 73 V, probablement dû à la présence de pièges dans le buffer et/ou du substrat (capture ou émission des électrons qui engendre une conduction par le buffer) étant donné que le courant de fuite de grille mesuré sur ces composants est de l'ordre de quelques nA.

Afin de réduire le courant résiduel de drain en dessous du pincement quelque soit la tension  $V_{DS}$  appliquée, (figure III.18) il convient d'améliorer le confinement des porteurs dans le canal. Ce mécanisme a été étudié [28]. Il a été imputé aux problèmes de confinement des porteurs dans le

canal qui peut être résolu grâce à l'ajout d'une « back barrier » qui permet d'éviter l'injection des porteurs dans le buffer et ainsi améliorer le confinement des porteurs dans le gaz bidimensionnel (figure III.19).




Figure III.19. Comparaison d'une structure HEMT sans back barrier (courbe bleu) avec une structure à back barrier (courbe rouge) à partir de leurs diagrammes d'énergie [25].

L'évolution du courant de drain en régime pincé atteste de l'élimination du courant de fuite de drain lorsque la structure contient une back barrier. Par conséquent, l'ajout d'une couche d'AlN ou d'AlGaN en guise de back barrier dans la structure HEMT constitue une solution prometteuse pour réduire le courant de fuite de drain sous de fortes tensions de drain. (Illustration du phénomène [25], figure III.20). Cette figure montre que l'ajout d'une back barrier permet de réduire le courant résiduel de drain de trois ordres de grandeur et ce jusqu'à plus de 50V. Cette alternative semble être très prometteuse pour améliorer les performances de nos composants qui requièrent de fortes tensions de polarisation.




Figure.III.20. Comparaison du courant de drain en dessous du pincement entre la structure avec back barrier (DHFET) et celle sans back barrier (HEMT) d'après [25].

Cependant, la mesure du courant de drain à de fortes tentions  $V_{DS}$  dans le cas des composants de la plaque 1090825A (figure III.21) atteste de la qualité du pincement jusqu'à 26 V. Les caractéristiques de transfert sont quasi superposées.




Figure.III.21. Evolution du courant de drain avec la tension de grille pour de fortes tensions  $V_{DS}$ .

### III.4.2. Conclusion sur la tenue en tension

Pour étudier l'impact de la topologie du transistor sur la tenue en tension, différentes distances  $L_{DS}$  et  $L_{GS}$  ont été combinées dans le masque EVAlGaN ayant servi à la fabrication de ces composants. Nous avons démontré que la tension de claquage est directement liée à la distance grille-drain. L'étalement du champ électrique en sortie de grille (où celui-ci atteint son maximum) par l'accroissement de la distance grille-drain permet une meilleure distribution du champ électrique dans cette zone, et donc l'amélioration de la tenue en tension. Sur les différentes topologies étudiées, le composant dont la distance  $L_{DS}$ =2.5 $\mu$ m avec  $L_{GS}$ =0.25 $\mu$ m, soit une distance  $L_{GD}$ = 2.15 $\mu$ m délivre la plus haute tension de claquage qui est de 73V. Ces performances ont été obtenues grâce notamment à l'optimisation de la technologie de grille qui a permis l'obtention de faibles courants de fuite. La méthodologie utilisée ainsi que la caractéristique électrique du courant de grille obtenu sont détaillées dans le paragraphe suivant.

### IV. Optimisation du contact Schottky

La réalisation du contact Schottky est l'étape la plus critique de la technologie du composant en raison des longueurs de grilles de plus en plus petites. La réduction de la longueur de grille est nécessaire pour la montée en fréquence. Un courant de grille important de l'ordre de plusieurs centaines de microampères est un réel problème rencontré dans la filière HEMT à base de GaN [24], [25], [32]. La réduction du courant de fuite de grille et de la résistance de grille est liée à la qualité du contact Schottky. De plus, le choix du séquentiel de métal pour la formation de l'électrode de grille doit satisfaire certaines conditions à savoir, un haut travail de sortie, une bonne adhérence sur le GaN et une faible sensibilité à la température. Au début de nos travaux, nous avons opté pour des contacts Ni/Au, pour sa maturité technologique puis le Mo/Au [25] pour sa haute tenue en température grâce au caractère réfractaire du molybdène. Ensuite, dans le souci de réduire davantage le courant de fuite de grille, nous avons opté pour le Pt/Ti/Pt/Au et le Ti/Al/Ti. Bien que ces deux derniers ne soient pas répandus dans la filière GaN, notamment le Ti/Al/Ti, notre intérêt particulier pour ces séquentiels de métaux est justifié par leur large utilisation au sein de la société OMMIC notamment pour les amplificateurs de la filière AlGaAs. Ainsi, le transfert de ce savoir faire vers la technologie GaN avec une optimisation des étapes technologiques semble être prometteur à travers les résultats obtenus.

### IV.1 Technologie des composants fabriqués

Les échantillons utilisés dans le cadre de cette étude sont des wafers de trois pouces obtenus par MOCVD sur un substrat de silicium (111) hautement résistif (couche Nitronex). Ces plaques désignées par les références 1090825A et 1090825C possèdent la même composition que la structure décrite précédemment. Le même masque (EVALGAN) et les mêmes étapes technologiques ont été utilisées pour la fabrication des composants (contacts ohmiques Ti/Al/Ti/Au, recuits à 850°C) à l'exception du profil du contact Schottky et de la nature des métaux utilisés (figure III.22).




Figure.III.22. Image MEB d'une coupe verticale des contacts Schottky obtenus sur: **a**) Plaque 1090825C : Ti/Al/Ti et profil double chapeaux; b) Plaque 1090825A : Pt/Ti/Pt/Au et profil enT.

Le détail de la structure et de la technologie des composants sur les deux plaques est représenté sur la figure III.23.




Figure III.23. Schéma d'une coupe verticale des HEMTs AlGaN a) Grille double chapeaux, b) grille en T

### IV.2. Propriétés des structures HEMTs étudiées

Après dépôt des électrodes de grilles, les deux plaques ont subi le même procédé de passivation à l'aide d'un fin film de  $Si_3N_4$  (80nm) déposé par la technique PECVD à 300°C. Les propriétés électriques des structures HEMTs obtenues par la méthode de Van der Pau et la méthode TLM sont résumées dans le tableau III.6.

Gate metal	$R_{c}$ $(\Omega.mm)$	μ (cm <sup>2</sup> /V.s)	N <sub>s</sub> (cm <sup>-2</sup> )	$R_{sheet} \ (\Omega/sq)$
Pt/Ti/Pt/Au	0.38	2000	9.0 x 10 <sup>12</sup>	350
Ti/Al/Ti	0.45	2000	1.17 x 10 <sup>13</sup>	315

Tableau.III.6. Propriétés électriques des épitaxies utilisées : 1090825A et 1090825C.

### IV.3. Mesures statiques sur les deux plaques 1090825A et 1090825C

Des mesures statiques ont été effectuées sur des transistors de 2 x 50 x 0,110  $\mu m^2$  avec des espacements drain-source de 1.5  $\mu m$  et grille-source de 0.25 $\mu m$ . On obtient une densité maximale de courant de 750 mA/mm à  $V_{GS}$ =0V avec une tension de pincement  $V_p$ = -2.7 V sur les HEMTs à base de contact Schottky Ti/Al/Ti (Figure.III.24-a), tandis que les transistors à base de Pt/Ti/Pt/Au délivrent une densité maximale de 837mA/mm à  $V_{GS}$ =0V avec  $V_p$ = -2.2V (Figure. III.24-b).




Figure III.24. Caractéristiques  $I_{DS}(V_{DS})$  des HEMTs AlGaN/ GaN de  $2\times50~x~0.110~\mu m^2$  avec un contact Schottky à base de Pt/Ti/Pt/Au.

La mesure de la carctéristique de transfert sur deux autres transistors typiques de chacune des plaques donne quasiment la même densité de courant de drain. De plus les maximums de transconductances extrinsèques obtenues sur ces composants sont quasi-similaires avec un maximum de 400 mS/mm à  $V_{GS}$ = -1.6V pour les composants avec une grille à base de platine et de 385 mS/mm à  $V_{GS}$ = -1.9V pour ceux avec le Ti/Al/Ti pour  $V_{DS}$ =6V (figure.III.25).




Figure.III.25. Comparaison des fonctions de transfert, obtenues à  $V_{DS}$ = 6V sur les transistors de 2x50x0.110  $\mu$ m<sup>2</sup> avec des contacts Schottky à base de Ti/Al/Ti et Pt/Ti/Pt/Au.

Les courbes montrent un décalage de la tension de pincement pour les contacts en Pt/Ti/Pt/Au vers les valeurs supérieures de V<sub>GS</sub> comparé au contact Ti/Al/Ti. Ceci peut être expliqué par l'amélioration de la hauteur de barrière dans le cas de Pt/Ti/Pt/Au comparée au Ti/Al/Ti. La transconductance similaire obtenue sur les deux contacts confirme que la diffusion du Pt dans le GaN n'a pas eu lieu contrairement à ce qui est observé habituellement sur GaAs [36].

### IV.4. Le courant de fuite de grille

Le courant de grille mesuré sur les deux types de composants est très faible comparé aux valeurs habituellement reportées dans la littérature [25-30]. Ceci confirme l'amélioration de la technologie du contact Schottky. La figure III.26 illustre la comparaison du profil du courant de grille obtenu sur les deux types de contacts Schottky. Bien que le platine soit réputé pour des problèmes d'adhérence sur les surfaces des semi-conducteurs [37], l'optimisation de la technologie et des épaisseurs du séquentiel de métal déposé sur GaN nous a permis de nous affranchir de cette contrainte. En effet, le dépôt d'une fine couche de platine (25 nm) favorise une meilleure accroche du métal (faible contraintes). En outre, le courant de fuite de grille obtenu avec le Pt/Ti/Pt/Au à V<sub>GS</sub>= -4V est inférieur à celui obtenu sur le Ti/Al/Ti de deux ordres de grandeur..




Figure.III.26. Evolution du courant de fuite de grille des contacts Pt/Ti/Pt/Au (courbe rouge) et Ti/Al/Ti (courbe noire).

Par ailleurs, les résistances de grille obtenues sur les deux contacts sont respectivement de 0.66 Ω.mm et 0.42 Ω.mm sur Pt/Ti/Pt/Au et Ti/Al/Ti. Il convient de remarquer que le Ti/Al/Ti présente une faible résistance comparé à celle du Pt. Cette performance peut être attribuée au profil de grille double chapeaux réalisé avec les contacts Ti/Al/Ti (figure.III. a) qui permet une diminution de la résistance grâce à l'augmentation de la surface du chapeau de grille.

Cette faible résistance est un atout pour les applications en hyperfréquences. Ceci a été confirmé par les performances en fréquence obtenues sur ces transistors avec un  $F_T$ =100 GHz et  $F_{MAX}$ =206 GHz, valeurs qui demeurent à l'état de l'art mondial dans la filière HEMT AlGaN/GaN sur Si (111) (figure III.27).




Figure.III.27. Performances en fréquence obtenues sur les HEMTs AlGaN/GaN à  $V_{DS}$ =4V et  $V_{GS}$ =-1.8V de 2x50x0,  $110~\mu m^2$  à base de Pt/Ti/Pt/Au et Ti/Al/Ti.

### IV. 5. Conclusion sur l'optimisation du contact Schottky

Cette étude dédiée à l'amélioration de la qualité du contact Schottky comprend : l'optimisation des étapes technologiques de fabrication du contact à savoir le traitement de surface du contact, l'élimination de l'usinage de la couche barrière avant métallisation (qui est à l'origine de la dégradation de l'interface métal-semiconducteur) et le choix de séquentiels de métaux offrant une bonne hauteur de barrière. Ces améliorations de la technologie du contact Schottky ont permis l'obtention de très faibles courants de fuite de grille, de l'ordre du nA/mm dans le cas du Pt/Ti/Pt/Au en dessous du pincement.

Ces résultats sont très prometteurs pour la filière GaN. En effet, le faible courant de fuite de grille permettra d'analyser les phénomènes physiques présents dans les transistors qui étaient souvent dominés par le courant de grille. Grâce à ce faible courant de grille, il a été possible d'étudier de plus près le phénomène de piégeage et dé-piégeage des porteurs dans la structure en présence des forts champs de polarisation. Cette étude fera l'objet du paragraphe suivant qui va parachever ce chapitre. Cependant, les fuites observées de courant côté drain sont probablement dues à l'injection des porteurs dans le buffer qui peut être due à l'absence d'une 'back barrier' dans la structure étudiée.

### V. Etude de l'effet Kink dans les HEMTs AlGaN/GaN sur Si (111)

### V. 1. Investigation de l'effet Kink à température ambiante

Ce paragraphe est dédié à l'étude de l'effet parasite dans les HEMTs AlGaN/GaN sur silicium, appelé effet Kink. Ce dernier se manifeste par une augmentation du courant de drain sur la caractéristique de sortie  $I_{DS}(V_{DS})$  des transistors et engendre par là même l'augmentation de la conductance de sortie  $(G_d)$ . Une première mesure à 300K (transistors mis à température ambiante pendant plus de 24 heures) ne révèle pas, voire peu, la présence de l'effet Kink. Ce dernier commence à apparaître sur la deuxième mesure de la caractéristique de sortie (figure III.28). Cet effet est souvent observé sur ICCAP en raison des constantes de temps élevées engendrant un comportement I(V) qui peut évoluer.




Figure.III.28. Caractéristique  $I_{DS}(V_{DS})$  et mise en évidence de l'effet Kink sur des HEMTs AlGaN de  $2\times50\times0,110$  µm² à température ambiante.

La figure III.28 illustre l'apparition de l'effet Kink à  $V_{DS}$ =4V pour des tensions de grille au voisinage du pincement. Ceci se manifeste avec une augmentation du courant de drain. Cette augmentation significative de courant de drain est retrouvée sur la caractéristique de la conductance de sortie ( $G_d$ ) du composant (Figure III.29).




Figure III.29 Evolution de la conductance  $G_d$  en fonction de  $V_{DS}$ .

L'évolution de la conductance  $G_d$  présente un pic au voisinage de la tension de drain  $V_{DS}$ =4V pour  $V_{GS}$  = -2V. Ce maximum de  $G_d$  coïncide parfaitement avec la tension de drain où l'effet Kink marque son apparition sur la caractéristique  $I_{DS}$  ( $V_{DS}$ ) (figure III.28). Lorsque l'on se rapproche d'une configuration à canal ouvert, ce pic disparait et ceci est visible sur la courbe noire

correspondant à  $V_{GS}$ =-1V. Ceci peut s'expliquer par un phénomène de dé-piégeage rapide et brutal à faible tension  $V_{DS}$  à canal ouvert. On peut également remarquer un décalage du pic de transconductance lorsque l'on se rapproche de la tension de pincement (figure III.29). A  $V_{GS}$ = -2.5V, le pic de  $G_d$  se produit à  $V_{DS}$ = 6V, soit un décalage de 2V par rapport au pic à  $V_{GS}$ = -2V (nécessité d'un fort champ pour enclencher le de-piégeage des porteurs).

Un effet similaire a été observé par L. Brunel et al [42] qui ont imputé ce phénomène physique aux processus de piégeage et de-piégeage lié à l'augmentation du courant de drain. A l'inverse de la filière GaAs où ce phénomène est imputé au mécanisme de l'ionisation par impact, la technologie des HEMTs GaN ne permet pas la prolifération de l'ionisation par impact à de si faibles champs, compte tenu de la largeur de la bande interdite des matériaux nitrures.

Bien que de nombreuses hypothèses aient été proposées, la physique impliquée dans l'effet Kink et son origine demeurent non maîtrisées étant donné que les avis des scientifiques demeurent divergents. Selon M.Wang, un processus de piégeage peut prendre effet sous l'application de fortes tensions de drain (V<sub>DS</sub>= 15V) [43]. G. Meneghesso l'explique par le fait que lorsque les niveaux profonds sont chargés négativement, un dé-piégeage d'électrons peut se produire en raison de l'ionisation par impact d'électrons chaud [44-47]. D'autres attribuent l'effet Kink à l'accumulation de trous générés par l'ionisation par impact [48], [49] en particulier dans les semiconducteurs à bande interdite étroite tels que le GaAs, où l'ionisation par impact est plus probable compte tenu du gap. Paradoxalement, l'effet de l'ionisation par impact dans l'AlGaN a été évoqué par Brar et al [50] qui expliquent ce mécanisme par l'apparition de l'effet Kink. Par ailleurs, la présence de pièges est également associée à l'effet Kink et à son comportement dynamique notamment sa sensibilité à la lumière et son évolution avec la fréquence [51], [52]. Néanmoins, la localisation avec précision des pièges impliqués n'est pas encore claire (la couche tampon, la barrière d'AlGaN ou encore la surface du transistor). Afin de confirmer la présence de l'effet Kink dans nos composants HEMTs et y dissocier l'effet de la température, une campagne de mesures aux températures cryogéniques a été effectuée afin d'apporter plus d'éclaircissements.

### V. 2. Investigation de l'effet Kink aux températures cryogéniques

Une étude expérimentale de ce phénomène ainsi que son évolution avec la température a été analysée à travers la caractéristique  $I_{DS}(V_{DS})$  entre 78 et 300K avec un pas de 55 K. L'évolution des caractéristiques de sortie  $I_{DS}(V_{DS})$  sur le même composant sont représentées sur la figure III.30 pour chaque température considérée.




Figure III.30. Evolution de la caractéristique  $I_{DS}(V_{DS})$  pour des températures cryogéniques (de 78 à 300K) sur un HEMTs AlGaN/GaN/Si de  $2x50\mu m$  avec  $L_g=90nm$ 

La caractéristique statique  $I_{DS}$  ( $V_{DS}$ ) à température ambiante présente une tension de coude Vc>2V qui marque le début de la zone de saturation du courant de drain avec  $I_{DSmax}=795 mA/mm$ . Par contre, le courant  $I_{DS}$  à 78 K est en constante augmentation jusqu'à  $V_{DS}=10V$  en raison de l'absence de l'effet thermique. A travers la figure III.30, il convient de remarquer que l'effet Kink

est présent même à basse température (78K) à  $V_{DS}$ = 4V. Pour T=135K, on remarque une évolution prononcée de cet effet comparée à 78K, suivi d'une atténuation progressive du phénomène à mesure que la température augmente jusqu'à 300K. Ce phénomène est souvent attribué à un dé-piégeage intensif lorsque la température augmente [45], [46].

La fonction de transfert  $I_{DS}(V_{GS})$  et la transconductance ont été également mesurées sur une large plage de températures cryogénique jusqu'à la température ambiante. Nous remarquons une légère augmentation de cette transconductance  $G_M$  aux basses températures. De plus, la superposition des fonctions de transfert mesurées à 78K et à 300K à Vds= 4V sur un transistor de  $2x50\mu m$  (figure III. 31) confirme cette évolution de  $G_M$ , probablement liée à l'amélioration de la mobilité des porteurs présents dans le canal en raison de la diminution de l'effet thermique à 78K. En outre, le profil de la fonction de transfert sur les deux courbes est légèrement différent. A 300K, la courbe s'étale vers les valeurs supérieures de  $V_{GS}$  avec un  $G_M$ =250mS/mm à  $V_{GS}$ =0V, tandis que celle-ci s'écroule rapidement et de façon quasi-linéaire à T=78K, avec une valeur maximale  $G_{Mmax}$ = 480 mS/mm à  $V_{GS}$ =-2V.




Figure III. 31. Comparaison de deux fonctions de transfert d'un HEMTs AlGaN/GaN/Si, l'une mesurée à 78K (courbe rose) et l'autre à 300K (courbe bleu) sur un transistor de  $2 \times 50 \times 0.110 \mu m^2$ .

L'augmentation de la transconductance  $G_M$  à basses températures a été confirmée, grâce à une cartographie effectuée sur la plaque 1090825A, pour différentes températures. La figure III. 32 Illustre cette évolution de  $G_M$  avec la température pour des HEMTs de  $2x50\mu m$  mais également pour des  $2x75\mu m$ . La transconductance maximale a été relevée à chaque température. Une légère augmentation de  $G_{Mmax}$  pour des basses températures permet de relever une moyenne de 444mS/mm à 78K. Cette légère amélioration de la transconductance d'environ 6.5 % à basses températures peut s'expliquer par l'amélioration de la mobilité des porteurs en l'absence de l'effet thermique.




Figure III. 32. Evolution de la transconductance maximale avec la température pour différents transistors HEMTs AlGaN/GaN sur silicium

### V. 3. Analyse de l'évolution du courant de grille à des températures cryogéniques

Cette mesure consiste à relever le courant de grille ( $I_G$ ) en fonction de  $V_{GS}$  pour différentes tensions de drain. Elle permet de quantifier l'impact du champ électrique sur la caractéristique du courant de grille tout en dissociant l'impact du buffer. L'obtention de faibles courants de grille sur ces transistors HEMTs dont le contact Schottky est à base de Pt/Ti/Pt/Au, permet de discerner les différents phénomènes souvent noyé dans des courants de grille importants [53].

La figure III.33 représente l'évolution du courant de grille pour différentes tensions  $V_{DS}$  pour un composant de  $2x50\mu m$  de développement avec une longueur de grille de 110 nm. Les distances grille-source et drain-source sont respectivement de  $0.25\mu m$  et  $2.5\mu m$ .





Figure. III.33. Evolution du courant de grille avec la tension  $V_{DS}$  à température ambiante.

A partir de la figure III.33, on peut distinguer trois zones distinctes en fonction de V<sub>GS</sub>:

- 1. La zone de  $V_{GS} = [-5,-3V]$  où le courant est d'origine tunnel. Ce dernier résulte d'un fort champ électrique à tensions élevées sous la grille. L'état d'interface métal-semiconducteur et la présence de défauts dans la barrière laisse apparaitre une conduction par effet tunnel au travers de la barrière semiconducteur-Métal. A  $V_{GS}$ =-3V le canal est pincé, et le courant de drain est <1mA/mm.
- 2. Entre -3 et 0V, le courant de grille dans le cas idéal est nul. Cependant, en pratique l'augmentation de  $V_{GS}$  engendre l'ouverture du canal. De ce fait, les électrons dans le canal sont fortement accélérés par le champ électrique longitudinal élevé, qui règne entre la grille et le drain et donne naissance au phénomène d'ionisation par impact via des pièges profonds situés dans la bande interdite.
  - Une certaine quantité de trous ainsi créés est collectée par la source et l'autre par la grille. La proportion entre les deux effets est dictée par la hauteur de barrière que doivent franchir les trous pour atteindre la grille.
- 3. Lorsque l'on s'approche de la mise en direct de la grille une diminution du courant de grille est observée. Différentes interprétations ont été développées dans la littérature telle que:
  - ➤ La diminution du champ électrique longitudinal grille-drain donc moins de création de pairs électrons-trous
  - ➤ L'amélioration du confinement des porteurs dans le canal et difficultés de franchissement de la barrière.

Un phénomène similaire est souvent observé dans la filière des transistors HEMTs GaAs, [36], [54], avec l'apparition de la courbe en cloche. Les mesures effectuées à basses températures sont représentées sur la figure.III.34.






Figure.III. 34. Evolution du courant de grille avec la température à  $V_{DS}$ =20V et  $V_{DS}$ =21V.

Le profil du courant de grille obtenu est sensible avec la température. A  $V_{DS}$ =21 V, le passage de 78K à 300 K est marqué par une augmentation conséquente du courant de grille. On peut remarquer que la courbe en cloche obtenue pour des tensions  $V_{GS}$  positives est observée uniquement à température ambiante. Ce phénomène semble avoir pour origine l'ionisation par impact via des pièges situés dans la bande interdite. Ceux-ci permettent d'obtenir un claquage à champ électrique modéré comparé à celui obtenu bande à bande pour un matériau grand gap tel que le GaN. Ce phénomène est observé à température ambiante et disparait à basse température où l'effet des pièges disparait.

#### V.4. Conclusion sur l'étude de l'effet Kink

A travers cette étude, on peut conclure que l'effet Kink qui se traduit par une augmentation du courant de drain a été observé à température ambiante à  $V_{DS}$ = 4V pour des tensions de grille proches du pincement. En revanche, lorsque l'on se rapproche d'une configuration à canal ouvert, le phénomène de dé-piégeage devient important, aussi l'effet Kink n'est quasiment pas visible (augmentation rapide et précoce du courant de drain). Associé à une augmentation de la transconductance de sortie  $G_d$ , cette augmentation du courant de drain peut être expliquée par la présence de piège dans la structure et également en surface. Cette hypothèse de pièges de surface peut être également investiguée par la mesure du courant de grille à  $V_{DS}$  élevée.

#### VI. Conclusion

Ce chapitre traite de la fabrication de transistors à longueurs de grilles courtes pour des applications dans le domaine des hyperfréquences. Les caractérisations en régime statique ont permis l'obtention de bonnes performances, avec une transconductance maximale extrinsèque de 250 mS/mm associée à une tension de pincement  $V_{GS}$ =-1.7V pour une longueur de grille de 80 nm. De bonnes performances hyperfréquences ont été aussi obtenues avec un  $F_T$  =90GHz et un  $F_{MAX}$ =135GHz. Ensuite une étude de l'influence de la géométrie du composant sur les performances des transistors HEMT AlGaN/GaN a été effectuée. Il a été montré que les indicateurs de performances sont sensibles aux distances grille-source et grille-drain. En effet, la réduction de la distance grille-source réduit les éléments parasites d'accès. Cependant, la tension de polarisation du transistor est très sensible à la distance grille-drain. Une étude plus détaillée sur l'évolution de la tension de claquage démontre l'intérêt d'avoir une distance grille-drain importante pour permettre un meilleur étalement du champ. La meilleure tension de claquage des transistors (73V) a été obtenue sur un transistor ayant le plus grand espacement grille-drain  $L_{GD}$ =0.75 $\mu$ m avec  $L_{GS}$ =0.25 $\mu$ m.

Enfin, l'apparition d'un courant de grille important en fonctionnement transistor lorsque l'on augmente la tension de polarisation a été analysée à température ambiante comme aux températures cryogéniques en vue d'analyser l'effet de la température sur le phénomène observé. Les hypothèses retenues portent sur l'existence d'un phénomène d'ionisation probablement engendré par l'effet des pièges. Ce phénomène l'ionisation par impact via des pièges situés dans la bande interdite a été soulevé dans la litérature pour des matériaux à grand gap. Comme démontré dans la filière GaAs, le mécanisme de l'ionisation par impact généralement observé engendre la création de paires électrons-trous. Les trous sont collectés par la grille et induisent une augmentation brusque du courant de grille (allure de la courbe en cloche). Cependant, le champ critique élevé dans le GaN ne permet pas l'apparition du même phénomène bien que l'allure du courant de grille observée sur nos composants soit proche de celui observé dans le GaAs. Il ne s'agit donc pas d'un phénomène d'ionisation bande à bande mais plutôt d'un phénomène d'ionisation via un ou plusieurs niveaux de pièges situés dans la bande interdite. Il est à noter que

Réalisation et caractérisation des transistors HEMTs GaN pour des applications dans le domaine millimétrique

ce phénomène est observé grâce aux courants de fuites de grille très faibles obtenus sur cette technologie.

#### **BIBLIOGRAPHIE DU CHAPITRE III**

- [1] Haijie Meng.; Shiwei Feng.; Yuezong Zhang.; Guangchen Zhang.; Chusheng Guo.; Haitao Deng;, ''The invistigation of faillure mechanisme of n-GaN/ti/Al/ni/Au ohmic contact by novel TLM,'' Physical and failure analysis of integrated circuits 2009. IPFA 2009. 16<sup>th</sup> IEEE International Symposium on the, vo, no, pp, 460-463, 6-10 July 2009
- [2] L.J. VaN Der Pauw," Amethod of measuring specific resistivity and hall-effect of discs of arbitrary shape,"Philips Research Report, Vol. 13, no. 1, pp. 1-9, 1658
- [3] A method of measuring the resistivity and hall coefficient on lamellae of arbitrary shape" Philips Technical Review, Vol. 20, no. 8, pp, 220-224, 1958
- [4] W. Saito.; M. Kuraguchi.; Y.Takada.; K. Tsuda.; I. Omura, and T. Ogura. In\_uence of surface defect charge at AlGaN-GaN HEMT upon schottky gate leakage current and breakdown voltage. IEEE Transaction on Electron Device, 52(2):159 164, 2005
- [5] Liu, Z.H.; Arulkumaran, S.; Ng, G.I., "Improved Microwave Noise Performance by SiN Passivation in AlGaN/GaN HEMTs on Si," *Microwave and Wireless Components Letters, IEEE*, vol.19, no.6, pp.383,385, June 2009
- [6] Sanabria, C.; Chakraborty, Arpan; Hongtao Xu; Rodwell, M.J.; Mishra, Umesh K.; York, R.A., "The effect of gate leakage on the noise figure of AlGaN/GaN HEMTs," *Electron Device Letters, IEEE*, vol.27, no.1, pp.19,21, Jan. 2006
- [7] These de François Lecourt 'Hétérostructures AlGaN/GaN et InAlN/GaN pour la réalisation de HEMTs de puissance hyperfréquence en bande Ka', Université des sciences et Technologies de Lille1, Dec, 2012.
- [8] H. Hasegawa and S. Oyama.; "Mechanism of anomalous current transport in n-type GaN schottky contacts". Vaccum Science Tech., B20:16471655, 2002.
- [9] T. Hashizume.; J. Kotani, and H.Hasegawa.; "Leakage mechanism in GaN and AlGaN schottky interfaces". Applied Physics Letters, 84(24):48844886, 2004.
- [10] G. Hellings.; J. John, A. Lorenz, and R. Mertens. "AlGaN schottky diodes for detector applications in the uv wavelength range." conference MELECON 2008, 2008.
- [11] J. Kotani.; H. Hasegawa and T. Hashizume. "computer simulation of current transport in GaN and AlGaN schottky diodes based on thin surface barrier model". Applied surface Science, 237:213218, 2004.
- [12] J. Kotani.; T. Hashizume.; and H. Hasegawa.; "Analysis and control of excess leakage currents in nitride-based schottky diodes based on thin surface barrier model." J. Vaccum Science Tech., B22 :21792189, 2004.
- [13] H. Hasegawa and M. Akazawa. "Mechanism and control of current transport in GaN and AlGaN schottky barriers for chemical sensor application." Applied surface Science, 254:36533666, 2008
- [14] E.J. Miller.; E.T. Yu, P. Waltereit.; and J.S. Speck.;" Analysis of reverse bias leakage current mechanisms in GaN grown by MBE". Applied Physics Letters, 84:535537, 2004.

- [15] G. Parish.; R.A. Kennedy.; G.A. Umana-Membreno.; and B.D. Nener.; "Localised defectinduced schottky barrier lowering in n-GaN schottky diodes". Solid-State Electronics, 52: 171174, 2004.
- [16] W. Saito.; M. Kuraguchi.; Y.Takada.; K. Tsuda.; I. Omura.; and T. Ogura. "Inuence of surface defect charge at AlGaN-GaN HEMT upon schottky gate leakage current and breakdown voltage". IEEE Transaction on Electron Device, 52(2):159164, 2005.
- [17] F.A. Padovaniand R. "Stratton Field and thermionic-Field emission in schottky barriers". Solid-State Electronics, 9:695707, 1966.
- [18] H. Zhang, E.J. Miller, and E.T. Yu. Analysis of current mechanisms in schottky contacts to GaN and AlGaN/GaN grown by MBE. Applied Physics Letters, 99-023703, 2006.
- [19] K. Shinohara.; A. Corrion.; D. Regan.; I. Milosavljevic, D. Brown, S. Burnham, P. J. Willadsen.; C. Butler.; A. Schmitz.; D. Wheeler.; A. Fung†.; and M. ''220GHz fT and 400GHz fmax in 40-nm GaN DH-HEMTs with Re-grown Ohmic' Electron Devices Meeting (IEDM), 2010, IEEE International, Page(s): 30.1.1 30.1.4
- [20] Tetsuya Suemitsu.; Kenji Shiojima.; Takashi Makimura and Naoteru Shigekawa "Intrinsic Transit Delay and Effective Electron Velocity of AlGaN/GaN High Electron Mobility Transistors" Japanese Journal of Applied Physics, Vol. 44, No. 6, 2005, pp. L 211–L 213
- [21] Moll. N.; Hueschen. M.R.; Fischer-Colbrie. A.; , "Pulse-doped AlGaAs/InGaAs pseudomorphic MODFETs," *Electron Devices, IEEE Transactions on* , vol.35, no.7, pp.879-886, Jul 1988
- [22] Huque. M.A.; Eliza. S.A.; Rahman, T.; Huq. H.F.; Islam, S.K.; , "Effect of the aspect ratio in AlGaN/GaN HEMT's DC and small signal parameters," *Semiconductor Device Research Symposium*, 2007 *International*, vol., no., pp.1-2, 12-14 Dec. 2007
- [23] Thèse de Nicolas Defrance "Caractérisation et Modélisation de dispositifs de la filière nitrure pour la conception de circuits intégrés de puissance hyperfréquences. Décembre 2007, Université des sciences et technologies de Lille.
- [24] Lecourt, F.; Douvry, Y.; Defrance, N.; Hoel, V.; De Jaeger, J.C.; Bouzid, S.; Renvoise, M.; Smith, D.; Maher, H.;, "High transconductance AlGaN/GaN HEMT with thin barrier on Si(111) substrate" ESSDERC 2010, Vol.7, pp. 281 284
- [25] Bouzid. S.; Hoel. V.; Defrance. N.; Maher. H.; Lecourt. F.; Renvoise. M.; Smith. D.; De Jaeger.J.C." AlGaN/GaN HEMT on Si (111) substrate for millimeter microwave power applications". Advanced Semiconductor Devices & Microsystems (ASDAM), 2010 8th International Conference, pp.111-114, 25-27 Oct. 2010
- [26] Bouzid, S.; Maher, H.; Defrance, N.; Hoel, V.; Lecourt, F.; Renvoise, M.; De Jaeger, J.C.; Frijlink, P., "435mS/mm transconductance for AlGaN/GaN HEMTs on HR-Si substrate with optimised gate-source spacing," *Electronics Letters*, vol.48, no.2, pp.69,71, January 19 2012

- [27] J. Crofton and S. Sriram.; "Reverse leakage current calculations for SiC Schottky contacts," *IEEE Transactions on Electron Devices*, vol. 43, no. 12, pp. 2305 2307, 1996
- [28] Farid Medjdoub.; Malek Zegaoui.; Bertrand Grimbert.; Nathalie Rolland.; and Paul-Alain Rolland" Effects of AlGaN Back Barrier on AlN/GaN-on-Silicon High-Electron-Mobility Transistors" Applied Physics Express 4 (2011) 124101
- [29] S. L. Selvaraj.; T. Suzue.; and T. Egawa.; "Breakdown enhancement of AlGaN/GaN HEMTs on 4-in silicon by improving the GaN quality on thick buffer layers," IEEE Electron Device Lett., vol. 30, no. 6, pp. 587–589, Jun. 2009
- [30] Thèse de Jean Claude Gerbedoeun' Conception et réalisation technologique de transistors de la filière HEMTs AlGaN/GaN sur substrat silicium pour l'amplification de puissance hyperfréquence 'Mars 2009, Université des Sciences et Technologies de Lille.
- [31]Yi-Wei Lian.; Yu-Syuan Linv Hou-Cheng Luv Yen-Chieh Huang.; Hsu, S.S.H.; "AlGaN/GaN HEMTs on Silicon With Hybrid Schottky–Ohmic Drain for High Breakdown Voltage and Low Leakage Current," *Electron Device Letters, IEEE*, vol.33, no.7, pp.973,975, July 2012.
- [32]Sanabria, C.; Chakraborty, Arpan; Hongtao Xu; Rodwell, M.J.; Mishra, Umesh K.; York, R.A., "The effect of gate leakage on the noise figure of AlGaN/GaN HEMTs," *Electron Device Letters, IEEE*, vol.27, no.1, pp.19,21, Jan. 2006
- [33] Q. Z. Liu.; L. S. Yu.; S. S. Lau.; J. M. Redwing.; N. R. Perkins.; and T. F.Kuech.; "Thermally stable PtSi Schottky contact on n-GaN," Appl. Phys.Lett., vol. 70, pp. 1275–1277, Mar. 1997.
- [34] H. S Venugopalan and S. E. Mohney, "Thermally stable rhenium Schottky contacts to n-GaN," Appl. Phys. Lett., vol. 73, pp. 1242–1244, Aug. 1998
- [35] L. S. Yu.; D. J. Qiao.; Q. J. Xing.; S. S. Lau.; K. S. Boutros.; and J. M. Redwing.; "Ni and Ti Schottky barriers on n-AlGaN grown on SiC substrates," Appl. Phys. Lett., vol. 73, pp. 238–240, July 1998
- [36] H. Maher.; I. E Makoudi.; P. Frijlink.; D. Smith.; M. Rocchi.; S. Bollaert.; S. Lepilliet.; G. Dambrine.; "A 200-GHz True E-Mode Low-Noise MHEMT," *Electron Devices, IEEE Transactions on*, vol.54, no.7, pp.1626-1632, July 2007
- [37] L. Wang.; M. I. Nathan.; T.-H. Lim.; M. A. Khan.; and Q. Chen.; "High Barrier Height GaN Schottky Diodes: Pt/GaN and Pd/GaN," Appl. Phys. Lett., vol. 68, pp. 1267–1269, Feb. 1996
- [38] J. D. Guo.; M. S. Feng.; R. J. Guo.; F. M. Pan.; and C. Y. Chang.; "Study of Schottky barriers on *n*-type GaN grown by low-pressure metalorganic chemical vapor deposition," *Appl. Phys. Lett.*, vol. 67, pp. 2657–2659,Oct. 1995
- [39] Q. Z. Liu.; L. S. Yu.; S. S. Lau.; J. M. Redwing.; N. R. Perkins, and T. F.Kuech, "Thermally stable Pt/Si Schottky contact on n-GaN," Appl. Phys.Lett., vol. 70, pp. 1275–1277, Mar. 1997
- [40] H. S. Venugopalan and S. E. Mohney, "Thermally stable rhenium Schottky contacts to n-GaN," Appl. Phys. Lett., vol. 73, pp. 1242–1244, Aug. 1998.

- [41] L. S. Yu, D. J. Qiao, Q. J. Xing, S. S. Lau, K. S. Boutros, and J. M. Redwing, "Ni and Ti Schottky barriers on n-AlGaN grown on SiC substrates," Appl. Phys. Lett., vol. 73, pp. 238–240, July 1998.
- [42]Brunel, L.; Malbert, N.; Curutchet, A.; Labat, N.; Lambert, B., "Kink effect characterization in AlGaN/GaN HEMTs by DC and drain current transient measurements," *Solid-State Device Research Conference (ESSDERC)*, 2012 Proceedings of the European, vol., no., pp.270,273, 17-21 Sept. 2012.
- [43]M. Wang and KJ. Chen.; "Kink effect in AlGaN/GaN HEMTs induced by drain and gate pumping" IEEE EDL, Vol. 32, No. 4, April 2011.
- [44] G. Meneghesso.; F. Zanon.; MJ. Uren and E. Zanoni.; "Anomalous kink effect in GaN high electron mobility transistors" IEEE EDL, Vol. 30, No. 2, February 2009.
- [45] G. Mouginot.; R. Sommet.; R. Quéré.; Z. Ouarch.; S. Heckmann and M. Camiade, "Thermal and trapping phenomena assessment on AlGaN/GaN microwave power transistor." Proceeding of the 5thEuMA, pp 110-113, September 2010
- [46] R. Cuerdo.; Y. Pei.; Z. Chen.; S. Keller.; SP. Deenbaars.; F.Calle.; and UK.Mishra.; "The kink effect at cryogenic temperatures in deep submicron AlGaN/GaN HEMTs." IEEE EDL Vol. 30, No. 3, March 2009.
- [47] G.Meneghesso.; F. Rossi.; G. Salviativ MJ. Uren.; E. Muñoz and E.Zanoni.; "Correlation between kink and cathodoluminescence spectra in AlGaN/GaN high electron mobility transistors." Applied physics letters 96, 263512, July 2010.
- [48] M. Somerville.; J. A. del Álamo.; and W. Hoke.; "Direct correlation between impact ionization and the kink effect in InAlAs/InGaAs HEMTs," IEEE Electron Device Lett., vol. 17, no. 10, pp. 473–475, Oct. 1996.
- [49] R. T. Webster.; S. Wu.; and A. F. M. Anwar.; "Impact ionization in InAlAs/InGaAs/InAlAs HEMTs," IEEE Electron Device Lett., vol. 21, no. 5, pp. 193–195, May 2000.
- [50] B. Brar.; K. Boutros.; R. E. DeWames.; V. Tilak.; R. Shealy.; and L. Eastman.; "Impact ionization in high performance AlGaN/GaN HEMTs," in Proc. IEEE Lester Eastman Conf., 2002, pp. 487–491.
- [51] L. F. Palmateer.; P. J. Tasker.; W. J. Schaff.; L. D. Nguyen.; and L. F. Eastman.; "dc and rf measurements of the kink effect in 0.2 µm gate length AlInAs/GaInAs/InP modulation-doped field-effect transistors," Appl. Phys. Lett., vol. 54, no. 21, pp. 2139–2141, May 1989.
- [52] A. Mazzanti.; G. Verzellesi.; C. Canali.; G. Meneghesso.; and E. Zanoni.; "Physics-based explanation of kink dynamics in AlGaAs/GaAs HFETs," IEEE Electron Device Lett., vol. 23, no. 7, pp. 383–385, Jul. 2002.
- [53] S.Bouzid et al ''Optimization of AlGaN/GaN HEMT Schottky contact for Microwave Applications'' EuMIC 2012.
- [54] Thèse de Damien Ducateau : 'Caractérisation non linéaire et analyse de transistors à effet de champ pour applications hyperfréquences dans le domaine temporel' Université des sciences et Technologies de Lille 1, Sept 2008.

[55] Thèse de Yannik Douvry :' Étude de HEMTs AlGaN/GaN à grand développement pour la puissance hyperfréquence : conception et fabrication, caractérisation et fiabilité', Université des sciences et Technologies de Lille1, Dec 2012.

Réalisation et caractérisation des transistors HEMTs GaN pour des applications dans le domaine millimétrique

## CHAPITRE IV

PERFORMANCES EN FREQUENCE, MESURES EN MODE PULSE ET CARACTERISATION EN PUISSANCE A 18GHZ

#### I. Introduction

Ce chapitre qui vient parachever ce manuscrit de thèse est dédié à la caractérisation de transistors HEMTs AlGaN/GaN sur substrat silicium pour la gamme des hautes fréquences. L'objectif premier consiste en l'optimisation de la technologie des transistors avec des longueurs de grilles courtes [1]. Ensuite, nous avons travaillé sur l'amélioration du profil du contact Schottky par le développement de grilles en T double chapeaux dans le but de réduire les capacités parasites [2]. L'extraction des éléments intrinsèques et extrinsèques du composant est une étape importante qui permet d'évaluer les différentes grandeurs et d'estimer leurs contributions respectives dans les caractéristiques du composant.

La première partie de ce chapitre est consacrée au procédé de fabrication des HEMTs à longueur de grille courte puis à l'extraction des paramètres intrinsèques et extrinsèques en s'appuyant sur le schéma équivalent. Ensuite, nous déterminons le temps de transit total et le temps de transit de drain du transistor étudié. Comme démontré par Suemitsu et al, les capacités parasites ont un effet non négligeable sur la fréquence de coupure mais aussi sur le temps de transit [3]. Ainsi, nous présenterons succinctement l'étude du temps de transit effectuée par Alain Agboton [33] dans le cadre de sa thèse sur les composants que nous avons fabriqués.

La deuxième partie du chapitre est consacrée à l'étude des pièges grâce aux mesures pulsées effectuées, en vue d'évaluer la densité de pièges et les chutes de courant qui en résultent. Pour comprendre l'origine des phénomènes de gate-lag et de drain-lag, différents paramètres ont été pris en compte, à savoir le type de passivation (SiN et SiN/SiO<sub>2</sub>) et le prétraitement de surface. Les résultats obtenus ont été ensuite confrontés pour comprendre l'intérêt de la passivation et du prétraitement de la surface dans la neutralisation des pièges.

Enfin, nous présenterons les résultats de la caractérisation en puissance hyperfréquence à 18 GHz sur les transistors que nous avons fabriqués. Après un bref rappel des indicateurs de performances en puissance du transistor, les résultats des mesures de puissance obtenus sur deux échantillons seront présentés. Le premier échantillon est passivé avec une couche de SiN sans prétraitement de surface tandis que le deuxième est passivé à l'aide de SiN/SiO<sub>2</sub> avec un prétraitement de surface N<sub>2</sub>O. Pour cela, les échantillons avec et sans prétraitement de surface ont été mesurés à l'aide d'un LSNA à 18 GHz. Les cartographies ayant permis la détermination des impédances optimales sont illustrées. Nous présenterons ensuite l'évolution du gain transducteur (G<sub>T</sub>), de la puissance de sortie (P<sub>out</sub>) et du rendement en puissance ajoutée (PAE) pour les deux transistors étudiés. Enfin, la confrontation des résultats obtenus va permettre de cerner l'impact du traitement de surface sur les performances en puissance du transistor HEMT AlGaN/GaN.

### II.Les HEMTs AlGaN/GaN sur silicium pour la montée en fréquence

#### II.1. Structure et technologie du composant

Après avoir étudié l'impact de la géométrie des composants sur les performances statiques et hyperfréquences, nous avons opté pour la fabrication de transistors HEMTs AlGaN/GaN sur Si

avec l'ensemble des topologies précédemment étudiées. Le but consiste à vérifier d'une part, la reproductibilité de la tendance de l'évolution des performances avec les différentes distances drain-source  $L_{DS}$  et grille-source  $L_{GS}$  (chapitre III), et d'autre part d'améliorer les performances RF sur la topologie optimisée à savoir  $L_{DS}$ =1.5 µm et  $L_{GS}$ =0.25µm par l'amélioration du contact Schottky. Comme décrit précédemment, nous avons opté pour un nouveau profil de grille qui est celui du double chapeaux comme illustré sur la figure IV.1.




Figure IV.1 Schéma synoptique d'une grille en T double chapeaux

L'intérêt de ce profil est celui d'élargir le plot métallique de grille afin de réduire la résistance de grille ( $R_G$ ), mais surtout d'éloigner la grille du canal. Ceci permet également de réduire les capacités induites  $C_{gs}$  et  $C_{gd}$  qui constituent un réel obstacle pour la montée en fréquence, comme illustré par les équations IV.I et IV.2 déduites du schéma équivalent conformément à la définition du gain en courant  $H_{21}$  et du gain de Mason U.

$$F_{T} = \frac{G_{M}/G_{D}}{2\Pi((C_{gs} + C_{gd})(1/G_{D} + (R_{s} + R_{d})) + (C_{gd}.G_{M}/G_{D})(R_{s} + R_{d}))} \text{ IV. 1}$$

$$F_{MAX} = \frac{F_{T}}{2\sqrt{(R_{s} + R_{g})G_{D} + 2\pi F_{T}R_{g}C_{gd}}} \text{ IV. 2}$$

L'épitaxie utilisée a été décrite dans le chapitre III, avec une fine barrière de 12.5 nm et un cap de GaN de 2 nm. Après dépôt des contacts ohmiques et recuit de ces derniers à 850°C sous atmosphère d'azote, un quadri-couche de résine a été déposé pour la lithographie de grille. La première étape consiste à ouvrir successivement les niveaux de résine grâce à un développement sélectif (résines à sensibilité différente aux agents chimiques). Enfin, le métal de grille (Ti/Al/Ti) a été déposé par évaporation. L'étape de métallisation est précédée par un traitement chimique au plasma O<sub>2</sub> avec une puissance de 15W et une pression de 300mTorr, suivi d'une désoxydation HCl/H<sub>2</sub>O pendant 60s en vu d'éliminer tout résidu de résine dans le fond du pied de grille. Après lift-off, une passivation pleine plaque est effectuée par PECVD sans prétraitement préalable, suivie de la réalisation des plots d'épaississement. La figure IV.2 représente une image MEB qui illustre le profil de grille obtenu.




Figure IV.2. Image MEB d'une grille double chapeaux de 90 nM obtenue

A partir des mesures de Van der Pauw, une densité de porteurs de  $1.17\times10^{13}$  cm<sup>-2</sup> ( $\pm0.03\times10^{13}$ ), associée à une mobilité électronique de 2000 cm<sup>2</sup>/V.s, et une résistance carrée de  $314~\Omega~(\pm~20)$  ont été obtenues. Par ailleurs, la résistance de contact déterminée grâce aux mesures TLM est de  $0.45\Omega$ .mm ( $\pm0.02$ ) sur les différents motifs de test mesurés avec une résistance spécifique de contact de l'ordre de  $2\times10^{-6}~\Omega.\text{cm}^2$ .

#### II.2. Performances statiques et hyperfréquences

#### II.2.1. Mesures en régime statique

La figure IV.3 représente la caractéristique de sortie obtenue sur un transistor de  $2x50\mu m$  de développement, avec une longueur de grille de 90 nm, un espacement drain-source de  $1.5\mu m$  et une distance grille-source de 0.25  $\mu m$ . Une densité maximale de courant de 735 mA/mm associée à une tension de pincement de -2.6V a été obtenue à  $V_{DS}$ =5V.




Figure. IV.3. Caractéristique I<sub>DS</sub>(V<sub>DS</sub>) d'un transistor HEMT AlGaN/GaN de 2 x50 x 0.090 μm²


La fonction de transfert représentée sur la figure IV.4 à  $V_{DS}$ =5V démontre un maximum de transconductance extrinsèque de 440 mS/mm à  $V_{GS}$ = -2V. La résistance d'accès obtenue selon l'équation III.6 (chapitre III) est de 0.6  $\Omega$ /mm. Cette dernière permet l'obtention d'une

transconductance maximum intrinsèque de 600 mS/mm sous les mêmes conditions de polarisation à partir de l'équation IV.3. Le courant de grille mesuré à  $V_{DS}$ = 10V et  $V_{GS}$ =-2V en fonctionnement transistor s'élève à 10 nA/mm. Cette mesure est intéressante dans la mesure où elle permet de quantifier le courant de grille dans des conditions réelles de fonctionnement du transistor. Le courant de grille ainsi obtenu constitue un bon résultat pour la filière HEMTs AlGaN/GaN sur silicium [2].

$$G_m^{int} = \frac{G_m^{meas}}{1 - R_s G_m^{mes}} \quad \text{Eq.IV.3}$$

$$\begin{array}{c} 1000 \\ 800 \\ \hline \\ & 400 \\ \hline \\ & 200 \\ \hline \\ & V_{\text{GS}} (\text{V}) \end{array}$$

a) Fonction de transfert d'un transistor HEMT AlGaN/GaN de 2 x 50 x 0.090  $\mu$ m² à  $V_{DS} = 5V$ .



b) Evolution du courant de grille en fonction de la tension de grille pour  $V_{DS}$ =10V

Figure IV.4. a) Evolution de la transconductance  $G_M$  à  $V_{DS}$ =4V ; b) Courant de grille pour  $V_{DS}$ =10V d'un HEMT AlGaN/GaN sur Si avec une longueur de grille  $L_G$ =0.09 $\mu$ m.

#### II.2.2. Caractérisation hyperfréquence

Les paramètres  $S_{ij}$  ont été mesurés sur une gamme de fréquences de 0.25 à 50 GHz en utilisant un analyseur de réseau vectoriel. Le module du gain en courant ( $|H_{21}|$ ), le gain Unilatéral de Mason (U) et le MSG/MAG, représentés sur la figure IV.5, ont été déduits des paramètres-S en fonction de la fréquence.




Figure IV.5. Performances hyperfréquences à V<sub>DS</sub>=5V et V<sub>GS</sub>= -2V pour un HEMT de 2x50x 0.090μm².

A  $V_{DS}$ =5V et  $V_{GS}$ = -2.1V, une fréquence de coupure extrinsèque ( $F_T$ ) de 100 GHz et une fréquence maximum d'oscillation ( $F_{MAX}$ ) de 206 GHz ont été obtenus à partir de l'extrapolation des gains  $H_{21}$  et U. Ces résultats sont à l'état de l'art mondial pour la filière de transistors AlGaN/GaN sur substrat silicium (111) [2].

# II.3. Extraction des paramètres extrinsèques en régime petit signal II.3.1. Principe de la méthode

L'objectif de cette partie consiste à extraire les éléments intrinsèques ainsi que les éléments parasites d'un transistor de 2 x 50 µm de développement à partir de son schéma équivalent. Le modèle utilisé est un modèle électrique en éléments localisés avec une topologie classique de transistor à effet de champ [5]. Le schéma électrique équivalent petit signal est représenté sur la figure IV.6.




Figure IV. 6: Modèle petit signal simplifié d'un transistor HEMT

Chacun des éléments présentés est défini par une fonction propre dans la structure du composant. On distingue les éléments extrinsèques et les éléments intrinsèques.

#### II.3.1.1. Les éléments extrinsèques

- ➤ L<sub>g</sub>, L<sub>d</sub> et L<sub>s</sub> sont des inductances parasites liées à la topologie du transistor. L'environnement de mesure (fils thermo-soudés, lignes d'accès) peut être modélisé comme des inductances parasites supplémentaires.
- ➤ R<sub>d</sub> et R<sub>s</sub> représentent les résistances parasites dues aux contacts ohmiques et aux zones conductrices du canal entre les métallisations de drain et de source et la limite de la zone désertée. R<sub>g</sub> représente la résistance dynamique de grille qui est liée aux pertes du plot métallique qui constitue le contact Schottky.

Les éléments  $C_{pg}$  et  $C_{pd}$  représentent les capacités des plots du transistor. Il convient de noter qu'il s'agit d'un schéma équivalent classique, généralement validé jusqu'en bande Ka. Cependant, des améliorations existent pour l'optimiser pour des applications en millimétrique.

#### II.3.1.2. Les éléments intrinsèques

 $\triangleright$  La transconductance  $G_m$  traduit le mécanisme de contrôle du courant dans le canal par la commande de grille au point de polarisation :

$$G_{\rm m} = \frac{\partial I_{ds}}{V_{qs}}$$
 Eq.IV.4

- La conductance de sortie  $G_d$  représente la variation du courant dans le canal modulé par la tension de drain. Cette valeur traduit la résistance du canal avec  $G_d = \partial I_{DS} / \partial V_{GS}$ .
- Les capacités grille-source ( $C_{gs}$ ) et grille-drain ( $C_{gd}$ ) représentent les variations de charges accumulées sous la grille, sous l'effet des tensions respectives  $V_{GS}$  et  $V_{GD}$

 $ightharpoonup R_{gd}$  et  $R_i$  sont liées à des effets distribués sous la grille,  $\tau$  correspond à un retard associé à la transconductance  $G_m$  et  $C_{ds}$  prend en compte l'existence du courant de déplacement entre source et drain par couplage capacitif.

#### II.3.2. Résultats obtenus

L'extraction d'un modèle électrique consiste à déterminer, dans un premier temps, les valeurs des éléments extrinsèques puis à en déduire les valeurs des éléments intrinsèques quelle que soit le point de polarisation du transistor. Cependant, la validité du modèle dépend fortement de la précision avec laquelle sont estimés les éléments extrinsèques du circuit équivalent. Pour extraire les éléments extrinsèques, nous utilisons une méthode dite «Cold FET » basée sur le fait qu'il n'existe qu'un seul jeu de paramètres extrinsèques ( $R_g$ ,  $L_g$ ,  $C_{pg}$ ,  $R_d$ ,  $L_d$ ,  $C_{pd}$ ,  $R_s$ ,  $L_s$ ) et de paramètres intrinsèques ( $G_m$ ,  $G_d$ ,  $G_{gs}$ ,  $G_{gd}$ ,  $G_{ds}$ ,  $R_i$ ,  $R_{gd}$ ,  $\tau$ ). Ainsi, la mesure des paramètres [S] du transistor constitue la première étape du travail, suivie de celle qui consiste à de-embedder les lignes d'accès du transistor afin de se mettre dans le plan du transistor. Ensuite, pour un jeu de paramètres extrinsèques donnés, on extrait la matrice admittance intrinsèque [Y]<sup>int</sup> à partir des paramètres [S] mesurés (extraction directe). La matrice [Y]<sup>int</sup> est obtenue par transformations successives de la matrice [S] mesurée. Puis, à partir de la matrice admittance intrinsèque, on calcule analytiquement l'ensemble des paramètres intrinsèques du modèle. Le tableau IV.1, illustre les valeurs des paramètres parasites et ceux des éléments intrinsèques obtenus sur un transistor de 2x50 µm avec une longueur de grille de 90 nm.

Paramètres extrinsèques			Paramètres intrinsèques		
C <sub>pg</sub> =19fF	$R_s$ = 4.75 $\Omega$	$L_s = 0$	$G_{M}=627 \text{mS/mm}$	C <sub>gd</sub> =9.2fF	
$C_{pd} = 25 fF$	$R_g = 6.6\Omega$	L <sub>g</sub> =44pH	$G_D=37$ mS/mm	$C_{gs}=73.4fF$	
-	$R_d=10.9 \Omega$	L <sub>d</sub> =53pH	$R_{gs}=3\Omega$	C <sub>ds</sub> =4.1fF	
-	-	-	$R_{gd}=1.9k\Omega$	$\tau \sim 1.2 ps$	
-	-	-	$G_{M}/G_{D}=17$	$C_{gs}/C_{gd}$ =7	

Tableau IV.1. Paramètres intrinsèques et extrinsèques d'un transistor de 2x50 μm avec L<sub>G</sub>= 90nm

Le bon ratio  $G_M/G_D$ =17 obtenu est très favorable pour l'amélioration de la fréquence de coupure comme le confirme l'équation IV.1. Il convient de noter également que le rapport  $C_{gs}/C_{gd}$ =7 est cohérent avec la topologie du composant avec  $L_{GS}$ <<br/> $L_{GD}$ . Les lois analytiques propres à  $C_{gs}$  et  $C_{gd}$  sont définies respectivement par les équations IV.5 et IV.6

$$C_{gs} = \varepsilon_{AlGaN} \times L_g \times \frac{w}{t_{AlGaN}}$$
 Eq.IV.5

$$C_{\rm gd} = \varepsilon_{bar} \times \frac{w(t_{bar} + \Delta t)}{L_{gd}}$$
 Eq.IV.6

La transconductance intrinsèque obtenue selon l'équation IV.7 ( $G_M$ =627mS/mm) est proche de la valeur déduite en régime statique (600mS/mm).

$$G_m = \frac{\varepsilon . V_{eff} W}{t_{AlGaN}}$$
 Eq.IV.7

Avec  $\varepsilon = \varepsilon_0 \varepsilon_r = 8 \times 10^{-11}$ , W est le développement du transistor,  $v_{eff}$  est la vitesse effective des électrons qui est de l'ordre de  $1.10^5 \text{m.s}^{-1}$ . En revanche, la capacité intrinsèque grille-source obtenue à partir du schéma équivalent est  $C_{gs}$ =73.4 fF, tandis que la valeur physique de  $C_{gs}$  obtenue à partir de l'équation IV.8, est de l'ordre de 60 fF. Ce léger écart entre la valeur de  $C_{gs}$  déduite du schéma équivalent et celle mesurée, peut s'expliquer par l'effet de couplage capacitif, ( $L_{gs}$  petit~  $0.25 \mu \text{m}$ ) ou alors par l'extension de la grille (effet de grille virtuelle). Cet écart peut également s'expliquer par le fait que le modèle au premier ordre est issu de la loi de Gauss pour les capacités planes à armature infinies, ce qui n'est pas le cas ici dans le cas du transistor HEMT.

$$C_{gs} = \varepsilon_{AlGaN} \times \frac{L_g \times w}{t_{AlGaN} + \Delta t}$$
 Eq. IV. 8

Où  $\varepsilon_{AlGaN}$ ,  $t_{AlGaN}$  représentent respectivement la permittivité de l'AlGaN et l'épaisseur de la barrière, tandis que  $\Delta t$  traduit la délocalisation du gaz 2D par rapport à l'interface entre le canal et la barrière. Cette distance  $\Delta t$  est autour de 2 nm, d'après les simulations numériques de type Schrödinger-Poisson [31] Le produit ( $L_g$ .W) décrit la surface du contact de grille.

En tenant compte des éléments parasites ainsi obtenus et en s'appuyant sur l'équation (IV.1), une valeur de  $F_{T=}$  104 GHz a été obtenue. D'autre part, la formule simplifiée au premier ordre de la fréquence de coupure du gain en courant donnée par l'équation (IV.2) a permis l'obtention d'une fréquence maximale d'oscillation  $F_{MAX}$  de 200GHz.

En bonne adéquation avec les valeurs expérimentales, ces résultats attestent de la précision du modèle utilisé et de la cohérence de la méthode d'extraction des éléments parasites. Ainsi, la détermination des caractéristiques du transistor en régime petit signal permet une meilleure évaluation de ses performances intrinsèques grâce à l'estimation de la contribution de chaque élément parasite dans la dégradation des caractéristiques électriques des composants.

# III. Analyse du temps de transit dans les HEMTs AlGaN/GaN sur Si à longueur de grille courte

#### III.1 Détermination du temps de transit total du transistor

Le temps de transit est la durée nécessaire pour qu'un porteur passe de la région de source à celle de l'électrode de drain via le canal. Durant ce parcours, les porteurs sont soumis à certaines interactions avec les impuretés présentes en volume dans le matériau [6,7]. Ainsi, l'étude du temps de transit dans les transistors permet de mettre en évidence certains phénomènes physiques non identifiés lors des caractérisations statiques et hyperfréquences. Dans cette partie, nous nous focaliserons sur l'analyse du temps de transit dans les transistors HEMTs AlGaN/GaN de 2x50

 $\mu m$  sur substrat de silicium avec une longueur de grille de 90 nm, une distance drain-source de  $2\mu m$  et un espace grille-source de  $0.25~\mu m$ , tout en s'appuyant sur la méthode décrite par Suemitsu [8]. Nous rappelons que les fréquences de coupure du gain en courant  $F_T$  ont été extraites à l'aide d'un analyseur de réseau vectoriel N5245A avec une calibration LRRM sur une plage de fréquences de 0.25MHz à 50GHz. Les mesures des accès de drain, de source et de grille ont été effectuées dans le but de procéder à l'opération de de-embedding qui consiste à soustraire la contribution des plots métalliques de connexion dans les performances des transistors afin de remonter aux propriétés intrinsèques.

Il a été admis que le temps de transit total  $\tau_{tot}$  est constitué de trois composantes distinctes :

- Le temps de transit intrinsèque qui représente le temps de transit des porteurs sous la grille  $(\tau_{int})$ .
- Le temps de transit de drain associé à la durée nécessaire pour le porteur afin de parcourir la zone d'extension de déplétion de grille vers le drain.
- ➤ Le temps de charge du canal qui définit la contribution des résistances d'accès de source et de drain ainsi que les capacités parasites.

Dans un premier temps, la détermination du temps de transit du transistor consiste en la mesure des paramètres S du transistor pour différentes tensions de drain ( $V_{DS}$ =4V,  $V_{DS}$ =6V,  $V_{DS}$ =8V et  $V_{DS}$ =10V). Ensuite, nous représentons l'évolution du temps de transit total avec l'inverse du courant de drain ( $1/I_{DS}$ ) pour les différentes tensions considérées.

L'extrapolation à  $1/I_{DS}=0$  permet la détermination du premier couple de valeurs ( $\tau_{transit\,int}+\tau_{drain}$ ) puis le tracé du temps de transit total en fonction de  $V_{DS,int}$ , avec l'extrapolation à  $V_{DS}-I_D(R_s+R_s)=0$  permet d'en déduire le second couple de valeurs à savoir ( $\tau_{transit\,int}+\tau_{drain}$ ). A ce stade, la résolution du couple d'équations obtenues à travers ces deux courbes permet de remonter au temps de transit de drain pour une tension drain-source considérée. Pour cela la méthode conventionnelle de Moll et al [9] a été exploitée. La figure IV.7 représente l'évolution du temps de transit total en fonction  $1/I_{DS}$ .




Figure IV.7. Mesure du temps de transit de drain dans les HEMTs AlGaN/GaN avec L<sub>G</sub>=90nm.

L'extrapolation à 1/I<sub>DS</sub>=0 pour les différentes tensions conduit à :

- $ightharpoonup ( au_{transit\,int} + au_{drain} = 1.54 ps\,)$  pour  $V_{DS} = 4V$
- $\succ$  ( $\tau_{transit\,int} + \tau_{drain} = 1.69 ps$ ) pour  $V_{DS} = 6 V$
- $\triangleright$  ( $\tau_{transit int} + \tau_{drain} = 1.86 ps$ ) pour  $V_{DS} = 8V$
- $\rightarrow$  ( $\tau_{transit int} + \tau_{drain} = 1.96 ps$ ) pour  $V_{DS} = 10 V$

Nous rappelons que le temps de transit total est inversement proportionnel à la fréquence de coupure du gain en courant (équation IV.9) :

$$au_{Tot} = rac{1}{2\pi F_T}$$
 Eq.IV.9 
$$V_{DS,int} = V_{DS} - I_D(R_S + R_S)$$
 Eq.IV.10

La figure. IV.8 représente l'évolution du temps de transit total en fonction de  $V_{DS,int}$  (équation IV.7) pour différentes tensions drain-source.




Figure IV. 8. Mesure du temps de transit intrinsèque d'un HEMT AlGaN/GaN de  $2x50~\mu m$  avec 90nm de longueur de grille pour plusieurs tensions  $V_{DS}$ 

L'extrapolation des minima des temps de transit totaux obtenus pour  $V_{DS}$ =4V,  $V_{DS}$ =6V,  $V_{DS}$ =8V et  $V_{DS}$ =10V permet de déterminer la valeur de (  $\tau_{cc}$  +  $\tau_{transit}$ ). Ensuite, l'écart entre cette valeur et le minima du temps de transit total pour chaque tension considérée permet d'extraire le temps de drain correspondant comme indiqué sur la figure IV.8. Le temps de charge et de décharge des capacités parasites du canal (  $\tau_{cc}$ ) joue un rôle crucial notamment pour ce qui est des performances fréquentielles du composant. D'autre part, on remarque que l'effet des résistances d'accès devient plus perceptible lorsque l'on s'appuie sur les équations de la fréquence de coupure qui prend en considération les éléments du schéma équivalent. Ainsi, l'optimisation des contacts ohmiques (par la réduction de la résistance de contact  $R_c$ ) est l'un des points clé pour améliorer les propriétés des HEMTs à base de GaN. Le temps de transit intrinsèque ainsi que la contribution du temps de charge de drain s'expriment en fonction des éléments du schéma équivalent à travers l'équation IV.11 :

$$\tau_{tot} = \tau_{int} + \tau_d + \tau_{cc}$$

$$\tau_{tot} = \frac{1}{2\pi f_t} = \frac{c_{gs} + c_{gd}}{g_m} + \frac{g_d}{g_m} (R_s + R_d) \left( C_{gs} + C_{gd} \right) + C_{gd} (R_s + R_d)$$
 Eq. IV.11

Outre l'importance de réduire les résistances des contacts ohmiques, l'équation IV.7 montre que la capacité grille-drain ( $C_{gd}$ ) et la conductance de sortie  $G_d$  ont un impact non négligeable sur la fréquence de coupure  $F_T$  du transistor. En effet, l'optimisation de la passivation de surface précédée d'un prétraitement et le choix d'une topologie de composant adéquate (en termes d'espacement grille-source et drain-source) sont importants en vue d'éliminer les effets de canaux courts (rapport d'aspect, intérêt d'une fine barrière). Le tableau IV.2 résume les différents résultats obtenus concernant les paramètres du temps de transit tels que le temps intrinsèque

 $( au_{int})$ , le temps de charge de drain $( au_d)$  et le temps de charge du canal pour différentes tensions de polarisation drain-source pour un composant avec  $L_{gd}$ =1.75 $\mu$ m et  $L_{gs}$ =0.25 $\mu$ m pour une longueur de grille de 90nm.

$ m V_{DS}$	4V	6V	8V	10V
$ au_{int}(\mathrm{ps})$	1 ,41	1 ,4	1 ,4	1 ,39
$\tau_d(ps)$	0 ,13	0 ,29	0 ,46	0 ,57
$ au_{cc}(\mathrm{ps})$	0 ,63	0,64	0 ,64	0 ,65
$f_t(GHz)$	73.3	68	64	61

Table IV.2. Evolution de la contribution des différentes composantes dans le temps de transit total.

A partir du tableau IV.2, on observe une légère diminution de la fréquence de coupure du gain en courant  $f_T$  lorsque la tension  $V_{DS}$  augmente. Cette tendance est essentiellement liée à la légère augmentation du temps nécessaire pour les électrons pour traverser la zone de déplétion en sortie de grille côté drain. L'augmentation du temps de transit intrinsèque sous la grille et du temps de charge est négligeable (+0.02 entre  $V_{DS}$ =4 et  $V_{DS}$ =10V). De plus, l'accroissement de la transconductance de sortie  $G_d$  peut être à l'origine de l'augmentation du temps de transit de drain. Une représentation graphique de la contribution des différentes composantes du temps de transit à différentes tensions de drain  $V_{DS}$  est illustrée sur la figure IV.9.




Figure IV.9. Contribution des différentes composantes dans le temps de transit total pour une longueur de grille de 90nm ( $L_{DS}$ =2 $\mu$ m et  $L_{GS}$ =0.25 $\mu$ m).

La figure IV.9 atteste de l'augmentation du temps de drain à mesure que la tension drain-source croit.

#### III.2. Analyse de l'évolution du temps de transit de drain

L'extraction de la vitesse des électrons dans les transistors HEMTs AlGaN/GaN a été largement étudiée dans la littérature. Cependant, aucun consensus n'a été établi pour la prise en compte de l'effet de l'extension de la longueur de grille engendrée par la prolongation de la zone de déplétion sous la grille au détriment de l'espacement grille-drain. Souvent appelé effet de grille virtuelle, ce mécanisme est symbolisé par une longueur effective de la grille noté  $L_{\rm g,eff}$ . Ainsi, la longueur de grille résultante ( $L_{\rm g,eff}$ ) est composée de la longueur conçue ou obtenue après l'établissement du contact métal semiconducteur ( $L_{\rm g}$ =90 nm dans le cas de nos composants), à laquelle s'ajoute la prolongation de la zone de déplétion en présence d'un champ électrique. L'analyse de l'évolution du temps de transit de drain et l'impact de la prolongation de la zone de déplétion de drain sur la longueur effective de grille ont été effectués par Alain Agboton [32] sur nos transistors dans le cadre de sa thèse. Ce travail consiste d'une part, en la modélisation de la zone de déplétion de drain ( $W_{\rm D}$ ), définie par l'équation IV.12 et d'autre part, en la détermination de la profondeur de déplétion de grille.

$$W_D = \sqrt{\frac{2\varepsilon L_0 V_{GD,i}}{q n_s}}$$
 Eq.IV.12

En l'absence de polarisation (à  $V_{GD}$ =0V),  $W_D$  devrait être nul. Par conséquent, la contribution du temps de drain dans le temps de transit total est nulle (équation IV.13)

$$\tau_d = \frac{W_D}{\alpha v_e}$$
 Eq.IV.13

Où  $\alpha$  est le coefficient image et  $v_e$  la vitesse effective des porteurs. Lorsque le composant n'est pas polarisé, l'effet de déplétion de grille engendré par l'établissement du contact entre le métal de grille et le semiconducteur, n'est pas pris en compte à travers l'extension de la zone de déplétion côté drain. Pour cela, on doit en tenir compte dans le temps de transit intrinsèque. Une approximation du premier ordre permet d'évaluer la longueur effective de grille pour l'hétérostructure AlGaN/GaN en l'absence de polarisation à travers l'équation .IV.14.

$$L_{q,eff} = L_q + \beta d_{2DEG}$$
 Eq. IV. 14

Où  $d_{2DEG}$ est la distance entre la grille et le gaz bidimensionnel et  $\beta$  le coefficient de pondération qui vaut 2 pour les composants à base d'hétérostructure selon P.C. Chao et al. [10]. Un calcul analytique basé sur les équations de Schrödinger-Poisson évalue la distance  $d_{2DEG}$  à 14.5 nm sur nos composants engendrant ainsi un  $L_{g,eff} \sim 119$  nm, soit 30% d'extension par rapport à la longueur de grille définie par le contact métal-semiconducteur du contact Schottky (Lg=90nm). Il en résulte une vitesse effective des porteurs de l'ordre de 0.85.10 $^7$ cm/s (en se basant sur le temps de transit intrinsèque).

Cette étude a permis ainsi de déterminer analytiquement la grandeur  $W_D$  et d'évaluer l'effet de charge image ( $\alpha$ ) qui impacte le temps de transit de drain [11]. Le tableau IV.3 résume les

résultats obtenus sur un transistor de  $2x50\mu m$  de développement avec une longueur de grille de 90 nm. La valeur de longueur de déplétion ( $W_D$ ) a été calculée selon deux méthodes : la première fait intervenir la capacité  $C_{gd}$  tandis que la seconde tient compte de la tension de claquage ( $BV_{gd}$ ) du transistor [32]. Ensuite, après évaluation de la valeur de la vitesse effective des porteurs ( $v_e$ ), le coefficient de charge image ( $\alpha$ ) a été calculé par les deux méthodes précitées.

L <sub>g</sub> (nm)	Zone de déplétion de drain $W_D$ (nm)			Coefficient image α		
90nm	$W(C_{gd}) = 75.8$ Avec $C_{gd} = 9.2 fF$	$W(BV_{gd}) = 79.6$ $BV_{gd} = 54.8V$	$\alpha (C_{gd}) = 3.19$	$\alpha  (BV_{gd}) = 3.35$	$\alpha_{\text{(simulation)}} = 3$	

Tableau. IV.3. La profondeur de déplétion et l'effet de charge image.

Ainsi, en se basant sur les mesures du temps de transit et de la longueur de déplétion, le coefficient de charge image obtenu expérimentalement s'est avéré proche de celui obtenu par les simulations basées sur la méthode de Monte-Carlo.

## IV. Etude du phénomène de pièges dans les transistors HEMTs AlGaN/GaN

Après avoir évalué les performances de nos transistors tant en régime statique qu'en hyperfréquences, il convient à présent d'étudier la présence des pièges dans la structure HEMT. De part les nombreux travaux menés à ce jour par la communauté scientifique sur le nitrure de gallium [15], [16], [17], il ressort que celui-ci reste pénalisé par les impuretés présentes dans la structure que ce soit en volume ou en surface. De ce fait, il s'est avéré primordial d'étudier la présence des pièges dans les structures étudiées dans le cadre de notre travail. Dans un souci de clarté, nous procéderons dans un premier temps à la définition des pièges et à l'identification de leurs origines dans le GaN. Nous aborderons ensuite les phénomènes de drain-lag et de gate-lag qui en résultent en fonctionnement transistor. Nous présenterons également le protocole de mesure en mode pulsé utilisé pour l'évaluation des pièges. Les résultats obtenus seront présentés et suivis d'une étude comparative de l'effet du prétraitement de surface sur les phénomènes de pièges dans les structures étudiées.

#### IV.1 Nature et origine des pièges dans les HEMTs AlGaN/GaN

En dépit des propriétés attractives du nitrure de gallium telles que : la largeur de bande interdite, la forte conductivité thermique ainsi que la stabilité mécanique et chimique, ce matériau demeure sujet à des dislocations et à la présence d'impuretés. Ces impuretés peuvent être localisées tant en volume qu'en surface, dès lors que l'on fait croitre des films minces sur des substrats de substitution tels que le silicium, le saphir ou le SiC (chapitre I). Ces défauts, qu'ils soient ponctuels ou structurels, génèrent des niveaux énergétiques vacants dans la bande interdite qui

peuvent être occupés par des porteurs. Retenus pendant un temps T dans des niveaux d'énergie inter-bandes, ces porteurs ne pouvant participer à la conduction se voient ainsi piégés, d'où la notion de pièges. En effet, plus la bande interdite des matériaux est grande, plus la probabilité de présence de centres profonds ou de l'effet de piégeage de porteurs s'accroit. Ces pièges ont donc la faculté de capturer ou d'émettre un électron avec des constantes de temps variables provoquant ainsi des effets transitoires sur le courant de drain des transistors, souvent observés aux fréquences microondes [18], [19].

#### IV.2. Impact des pièges sur les transistors

Un piège de type donneur est chargé positivement lorsqu'il est vide et neutre lorsqu'il est occupé par un électron. A l'inverse, les pièges de type accepteurs sont neutres lorsqu'ils sont vides, et chargés négativement lorsque qu'ils sont occupés par des électrons. Etant rempli, un accepteur peut émettre un électron ou capturer un trou tandis que lorsqu'ils sont vides, ils peuvent capturer un électron ou émettre un trou. La constante de temps de capture des pièges a une durée de l'ordre de la microseconde alors que celle de leur émission a une durée d'environ 1000 fois supérieure à la capture, c'est à dire de l'ordre de la milliseconde [20]. Deux phénomènes se distinguent tant par leur mécanisme que par leur mode d'activation. Il s'agit des phénomènes de gate-lag et de drainlag. Le premier réagit au changement de polarisation de grille alors que le second intervient lors d'un changement de polarisation de drain. Ces phénomènes se traduisent par une saturation de la puissance de sortie avec la tension V<sub>DS</sub> et une diminution de la PAE en fonctionnement grand signal.

Par ailleurs, une augmentation de la résistance  $R_{ON}$  est souvent visible sur la caractéristique  $I_{DS}(V_{DS})$  du transistor. Il est admis pour les technologies conventionnelles III-V que les pièges de surface sont généralement à l'origine du gate-lag, alors que le drain lag peut conjuguer les pièges de surface et ceux du buffer [21-24]. Les mécanismes physiques intervenants sont décrits plus en détails par M. Faqir [25] et G. Mouginot [21].

#### IV.2.1. Le gate lag

Souvent engendré par les impuretés présentes en surface du composant, l'effet de gate-lag peut être accentué par les impuretés présentes dans la barrière AlGaN. Ce phénomène se traduit par un retard souvent observé dans l'établissement du courant de drain lorsque la tension de grille varie rapidement. Les mesures de gate-lag permettent de mettre en exergue les pièges de surface situés sous la grille.

#### IV.2.2. Drain lag

A la différence du gate-lag qui intervient lors d'une variation de la tension de grille, le drain lag marque son apparition lors d'une variation de la tension de drain. L'effet de drain-lag décrit la réponse transitoire et lente du courant de drain lorsque la tension drain-source V<sub>DS</sub> est rapidement modifiée. Ces effets transitoires de courant sont notamment dus aux pièges qui émettent ou capturent les charges constituant le courant de drain. Par conséquent, le courant I<sub>DS</sub> se voit amoindri.

#### IV.3 Caractérisation en régime impulsionnel

#### IV.3.1. Intérêt et principe des mesures pulsées

Les mesures en régime pulsé permettent de caractériser les composants en se plaçant dans des conditions expérimentales permettant de s'affranchir des effets thermiques mais aussi des phénomènes liés aux pièges. Le banc utilisé à cet effet, mesure en mode pulsé les caractéristiques statiques et hyperfréquences du composant [25], [26]. Doté de pointes coplanaires, cette station de mesures pulsées permet de monter en fréquence jusqu'à 50GHz. Les nombreuses améliorations apportées tant sur le plan matériel que logiciel au fil des années sur cette station au sein du laboratoire, ont permis une meilleure adéquation du banc de mesure avec les matériaux à large bande interdite.

Le principe de la caractérisation en mode pulsé consiste à envoyer des impulsions synchronisées sur les électrodes de grille et de drain du transistor à caractériser. A ces impulsions, on vient superposer une polarisation continue via les deux alimentations prévues à cet effet. Une impulsion est composée d'un point de polarisation de repos (Etat bas ou haut de l'impulsion :  $V_{DS}=V_{DS0}$  ou  $V_{GS}=V_{GS0}$ ) et d'un état haut ou bas correspondant à la polarisation instantanée.

Afin de s'affranchir des effets thermiques (objectif principal de cette mesure), la durée de l'impulsion pendant laquelle le composant est polarisé doit être la plus courte possible et le temps d'attente entre deux impulsions successives doit être suffisamment long pour permettre une relaxation complète du composant et assurer son refroidissement. En revanche, la durée minimale des impulsions se trouve limitée par la capacité des générateurs à produire des impulsions courtes mais aussi par le temps d'acquisition minimum des mesures. Communément, la durée limite des impulsions est d'environ 500ns dont 100ns de temps de montée et 100ns de temps de descente. Pour de telles impulsions, quelques micros secondes suffisent pour un retour du composant à son état d'équilibre thermique (relaxation). La figure IV.10 illustre un cycle d'impulsion.




Figure. IV.10. Chronogramme d'un train d'impulsions typique utilisé lors des mesures.  $V_{inst}$  est le niveau instantané de l'impulsion et  $V_0$  est le niveau de repos.

Outre le fait que les impulsions doivent être suffisamment courtes devant les constantes de temps thermiques et/ou les constantes de temps de capture et/ou émission des électrons par les pièges, le rapport cyclique (R), (défini comme le rapport entre la largeur de l'impulsion et la période T du signal) doit être suffisamment faible (<1%) en vue de considérer que la mesure est isotherme (il s'agit de minimiser l'effet thermique grâce au retour rapide du transistor à son état

initial, fixé par le point de repos). Dans notre cas, le rapport cyclique a été fixé à 0.3%, ce qui correspond à une période de l'ordre de 166µs environ. En fonction de la largeur d'impulsion et du point de repos, on peut activer un seul type de phénomène à la fois, à savoir le drain-lag ou le gate-lag.

Ainsi, dans le but de quantifier la densité de pièges dans la structure HEMT étudiée, nous avons procédé à la mesure de la caractéristique statique  $I_{DS}(V_{DS})$  en mode pulsé en s'appuyant sur trois points de repos différents:

- $(V_{DS0}=0V, V_{GS0}=0V)$
- $(V_{DS0}=0V, V_{GS0}=V_P)$
- (V<sub>DS0</sub>=variable, V<sub>GS0</sub>=V<sub>P</sub>) ce qui correspond à un point de fonctionnement en classe B pour une polarisation de drain fixée.

Dans un premier temps, un point de polarisation initial est défini. Ensuite, à partir de ce dernier, la caractéristique  $I_{DS}(V_{DS})$  est décrite par l'application d'impulsions de tensions positives ou négatives. Dans ces trois configurations, la puissance dissipée au repos est maintenue nulle et le composant est dans un état thermique comparable pour chaque cas.

#### IV.3.2. Quantification de la densité de pièges dans les HEMTs AlGaN/GaN

Pour l'étude des phénomènes de pièges dans les structures HEMTs étudiées, le réseau  $I_{DS}(V_{DS})$  pulsé est exploré. Pour cela, des mesures selon les trois points de polarisation fixés ont été effectuées. La superposition des trois réseaux obtenus permet d'en déduire la chute de courant liée au gate-lag et celle liée au. drain-lag. La figure IV.11, représente l'évolution de la caractéristique en mode pulsé d'un transistor de 2 x 75  $\mu$ m avec une longueur de grille de 90 nm, obtenu sur l'échantillon n°1. Ces derniers ont été passivés à l'aide de Si<sub>3</sub>N<sub>4</sub> déposé par PECVD à 300°C sans prétraitement de surface préalable.




Figure IV.11. Caractéristiques  $I_{DS}(V_{DS})$  pulsées d'un transistor de 2 x 75  $\mu$ m avec Lg= 90 nm, passivé sans prétraitement de surface. Q symbolise les points de polarisation de repos  $V_{DS0}$ ,  $V_{GS0}$  considérés

Pour V<sub>DS</sub>=6V (figure IV.11), la chute de courant mesurée en conditions de drain-lag est de 50%, alors que celle mesurée en condition de gate-lag est de 15% par rapport au réseau de référence Q(0-0). Il convient de remarquer que le phénomène de drain-lag a engendré une perte très conséquente du courant de drain. Cet effondrement du courant de drain est expliqué par la présence de piège dans la structure HEMT. Ces derniers peuvent être localisés dans la couche barrière, dans le buffer ou encore en surface. Outre les pièges qui apparaissent durant la croissance du matériau, des impuretés apparaissent en surface suite aux contaminations de la plaque après la croissance ou alors au cours de la fabrication des composants. Cette contamination de surface vient accentuer l'apparition du potentiel de surface. Pour améliorer les performances des composants, le traitement de surface devient une étape décisive. Bon nombre de publications ont porté sur les traitements chimiques de surface mais aussi sur des plasmas capables de neutraliser la surface avant de déposer le diélectrique de protection [27], [28].

En vue d'améliorer la qualité de la surface du composant avant passivation, nous avons procédé à un traitement de surface sur l'échantillon n°2, (dont l'épitaxie est identique à celle de l'échantillon n°1). Ainsi, cet échantillon a subit un prétraitement de surface à l'aide d'un plasma  $N_2O$  à 300°C. Des mesures en régime pulsé ont été ensuite effectuées. La figure IV.12 illustre l'évolution de la caractéristique  $I_{DS}(V_{DS})$  pulsée, obtenue avec les trois points de polarisation considérés [ $(V_{GS0}=0V, V_{DS0}=0V)$ , [ $V_{GS0}=-5V, V_{DS0}=15V$ )].




Figure VI.12. Caractéristiques statiques  $I_{DS}(V_{DS})$  pulsées d'un transistor de 2 x 50  $\mu$ m, passivé avec du  $Si_3N_4/SiO_2$  après un prétraitement  $N_2O$ .

Après analyse des courbes obtenues en condition de gate-lag ( $V_{GS0}=V_P$ ,  $V_{DS0}=0V$ ) et celles obtenues en condition de drain-lag ( $V_{GS0}=V_P$ ,  $V_{DS0}=15V$ ) au réseau de référence obtenu à

 $(V_{GSO}=0V)$  et  $V_{DSO}=0V)$ , nous mesurons une chute de courant de drain de 19% en condition de drain-lag et de 11% en conditions de gate-lag à  $V_{DS}=6V$ . Nous constatons ainsi une nette diminution du lag sur l'échantillon avec prétraitement  $N_20$  comparé à celui dépourvu de prétraitement de surface. Ceci atteste de l'importance du prétraitement de surface pour neutraliser les liaisons pendantes ou les charges présentes en surface du matériau. En effet, la qualité de la surface dépend de la qualité de l'épitaxie mais aussi des différentes étapes technologiques nécessaires à la fabrication du composant (la lithographie, les gravures, les traitements chimiques...). Ainsi, les mesures pulsées constituent un outil indispensable pour l'estimation de la présence des pièges dans les transistors et l'évaluation de la qualité de la passivation de la surface du composant. Par conséquent, la caractérisation des HEMTs GaN en régime pulsé devient incontournable avant d'entreprendre les mesures de puissance des transistors fabriqués. Le tableau IV.4, résume les structures étudiées avec le détail de la technologie de chaque plaque. Le type de passivation et les résultats de gate-lag  $(\alpha_{GL})$  et drain-lag  $(\alpha_{DL})$  en pourcentage, sont obtenus respectivement à partir des équations IV.15 et l'équation IV.16:

$$\alpha_{GL} = \frac{I_{\text{DS puls\'e}(V_{\text{GS0}} = 0, V_{\text{DS0}} = 0V)} - I_{\text{DS puls\'e}(V_{\text{GS0}} = -5 V_{\text{DS0}} = 0V)}}{I_{\text{DS puls\'e}(V_{\text{GS0}} = 0, V_{\text{DS0}} = 0V)}} \times 100$$
 Eq. IV. 15

$$\alpha_{DL} = \frac{I_{DS \text{ pulsé}(V_{GS0}=0V, V_{DS0}=0V)} - I_{DS \text{ pulsé}(V_{GS0}=-5V, V_{DS0}=15V)}}{I_{DS \text{ pulsé}(V_{GS0}=0V, V_{DS0}=0V)}} \times 100$$
 Eq. IV. 16

Où  $I_{DS \; puls\'e(V_{GS0}=0V, V_{DS0}=0V)}, \; I_{DS \; puls\'e(V_{GS0}=-5V, V_{DS0}=0V)}, \; I_{DS \; puls\'e(V_{GS0}=-5V, V_{DS0}=15V)}, \; représentent$  respectivement la densité de courant de drain en régime pulsé aux points de polarisation ( $V_{GS0}=0V, V_{DS0}=0V$ ), ( $V_{GS0}=-5V, V_{DS0}=0V$ ), ( $V_{GS0}=-5V, V_{DS0}=15V$ ) pour les tensions  $V_{GS}=0V$  (canal ouvert) et  $V_{DS}$  correspondant au maximum de chute de courant de drain. Communément, le maximum de chute de courant de drain est observé dans la zone de saturation proche de la tension de coude.

Echantillon	Longueur de grille (nm)	Développement du transistor (µm)	Passivation (PECVD 300°C)	Type de prétraitement de surface	Drain lag	Gate lag
Echant. n°1	110	2x75	Si <sub>3</sub> N <sub>4</sub> (50nm)	aucun	50%	15%
Echant. n°2	80	2x50	Si <sub>3</sub> N <sub>4</sub> /SiO <sub>2</sub> (50/100nm)	N <sub>2</sub> 0	19%	11%
Echant. n° 3	90	2x50	Si <sub>3</sub> N <sub>4</sub> (50nm)	aucun	54%	25%
Echant. n° 4	120	2x50	Si <sub>3</sub> N <sub>4</sub> (240nm)	$N_{2}0$	23%	15%

Tableau IV.4. Comparaison des drain-lag et gate-lag obtenus sur les échantillons étudiés

La confrontation des résultats ainsi obtenus sur les différents échantillons montre que pour la même épitaxie, les chutes de courant liées au drain-lag et au gate-lag dépendent de deux paramètres, à savoir:

- ➤ Le type de passivation
- ➤ Le type de prétraitement de surface

D'après le tableau IV.4, la plus faible densité de pièges, que ce soit en termes de gate-lag ou de drain-lag, a été obtenue sur les films passivés avec Si<sub>3</sub>N<sub>4</sub>/SiO<sub>2</sub> ayant subit un prétraitement N<sub>2</sub>O. Avec une passivation Si<sub>3</sub>N<sub>4</sub> sur les deux échantillons 3 et 4, l'échantillon 4 ayant subit un prétraitement N<sub>2</sub>O présente un drain-lag de 23% contre 54% sur l'échantillon 3, n'ayant subi aucun prétraitement. Ceci atteste de l'existence d'impuretés en surface et de l'importance du prétraitement N<sub>2</sub>O pour neutraliser leur action en présence d'un champ électrique. On observe également un meilleur résultat en termes de gate-lag et de drain-lag avec une passivation SiN/SiO<sub>2</sub> comparée à la passivation à l'aide d'un seul film de Si<sub>3</sub>N<sub>4</sub> pour un prétraitement identique (échantillons 3 et 4). Il semble que le couple Si<sub>3</sub>N<sub>4</sub>/SiO<sub>2</sub> interagit mieux avec les impuretés en surface de l'épitaxie GaN comparé au SiN à cause de la contrainte [34]. Si un dépôt par PECVD sur matériau AlGaN de SiN apporte toujours une contrainte en tension, le dépôt de SiO<sub>2</sub> peut apporter une contrainte en tension ou en compression suivant les conditions de dépôt. Il en résulte que le dépôt d'une passivation Si<sub>3</sub>N<sub>4</sub>/SiO<sub>2</sub> peut apporter une contrainte supplémentaire en tension ou en compression très faible. A ce sujet, Mastro et al. [34] ont quantifié par simulation l'ensemble des contraintes mécaniques tant en tension qu'en compression engendrées par la couche de passivant diélectrique sur la surface de l'hétérostructure AlGaN/GaN. Les auteurs ont démontré que ces contraintes lorsqu'elles sont importantes peuvent générer des dislocations supplémentaires dans le matériau au voisinage de la grille. Pour palier ce problème, il convient de faire un compromis entre l'épaisseur de la couche du passivant et sa densité mais aussi d'optimiser l'étape et les conditions de refroidissement de la structure après le dépôt du diélectrique (phase de relaxation du matériau).

Sur nos structures, le dépôt d'un bicouche de passivant composé de SiN/SiO<sub>2</sub> a donné de meilleurs résultats en terme de courant de fuite de grille et de densité de piège de surface comparé au passivant Si<sub>3</sub>N<sub>4</sub>. Dans ce contexte, l'étude menée par l'équipe du CRHEA en collaboration avec l'IEMN sur les épitaxies AlGaN/GaN, avec différentes combinaisons de couches de passivation et de types de prétraitement souligne les atouts du couple SiN/SiO<sub>2</sub>. Cette étude confirme le fait que ce couple de passivant apporte moins de contraintes au matériau, et affirme que le gate-lag et le drain-lag sont très sensibles notamment au type de prétraitement utilisé [35]. En revanche, cette étude a également démontré que les résultats obtenus à partir de passivations différentes pour un même prétraitement sont quasi-similaires. Ce qui dénote une fois de plus que le choix du passivant est important à condition qu'il soit accompagné d'un prétraitement de surface optimal.

#### IV.4. La densité de puissance escomptée à 18 GHz

La puissance escomptée à partir des mesures pulsées peut être déduite à partir de la droite de charge, représenté sur la figure. IV.13, ainsi que les excursions maximales en courant de drain  $(\Delta I)$  et en tension drain-source  $(\Delta V)$  autour d'un point de polarisation situé en classe (A) lorsque le transistor est chargé par une impédance de charge optimale.




Figure.IV.13. Illustration des excursions maximales en courant et en tension autour d'un point de polarisation en classe A lorsque le transistor est chargé par une impédance réelle et optimale.

La puissance théorique prédite en classe A, en sortie du composant, est obtenue en s'appuyant sur la relation suivante :

$$P_S = \frac{\Delta I \times \Delta V}{8} = \frac{(I_{\text{max}} - I_{\text{min}}) \times (V_{\text{max}} - V_{\text{min}})}{8}$$
 Eq.IV.17

Où  $I_{max}$  est le courant maximal mesuré et  $V_{max}$  est la tension maximale que peut supporter le composant. Il s'agit généralement de la tension de claquage du transistor. Ainsi, la droite de charge est obtenue entre les deux points dont les coordonnées sont  $(I_{max}, V_{coude})$  et  $(I_{min}, V_{claquage})$ .

Sur l'échantillon n°2, passivé avec du Si<sub>3</sub>N<sub>4</sub>/SiO<sub>2</sub> avec un prétraitement N<sub>2</sub>O, la densité de puissance en sortie du composant est estimée à 2.1W/mm.

#### **IV.5. Conclusion**

En dépit du potentiel de la filière nitrure de gallium pour les applications de puissance, les transistors HEMTs à base de l'hétérojonction AlGaN/GaN sont sujets à des densités de pièges assez conséquentes que ce soit en volume ou en surface. Outre les efforts réalisés pour l'amélioration de la qualité des films minces à base de GaN, de nombreuses investigations ont été menées par la communauté scientifique pour améliorer la qualité des passivations et des

prétraitements de surface de ces composants [27], [28]. En plus de la qualité du nitrure déposé en guise de passivation, le prétraitement de surface semble être crucial pour neutraliser l'effet des impuretés présentes en surface de la zone active du composant. Le prétraitement N<sub>2</sub>O a contribué grandement à la diminution des effets de drain-lag et gate-lag. Cependant, les phénomènes de lag ne sont pas entièrement supprimés en raison de la sensibilité élevée du GaN au procédé technologique. Par conséquent, la croissance des structures HEMTs AlGaN/GaN en MOCVD avec du SiN in situ apparait comme une réelle alternative pour pallier aux problèmes de lag. Ainsi, il convient d'optimiser les différentes briques technologiques rentrant dans la fabrication du composant afin de protéger au mieux la surface de la couche active tout au long du procès et ainsi améliorer les performances des composants. De plus, il convient de noter que les effets de lag peuvent également provenir des pièges potentiellement présents dans le buffer.

#### V. Mesure de puissance Hyperfréquence des HEMTs AlGaN/GaN à 18GHz

Les mesures grand-signal permettent d'évaluer les performances potentielles des composants en puissance hyperfréquence. Ces mesures permettent également d'évaluer l'impact du courant de grille sur le rendement en puissance ajoutée. Avant d'aborder le protocole de mesure utilisé, il convient de rappeler les indicateurs de performances en puissance que nous allons analyser. La figure IV.14, illustre les différents signaux de puissance relatifs au composant sous test :




Figure. IV.14. Schéma illustrant les puissances caractéristiques hyperfréquences

La puissance injectée est la puissance fournie par le générateur. Faute d'adaptation de l'impédance à l'entrée, la puissance injectée est scindée entre une puissance absorbée par le transistor et une puissance réfléchie. Dans le cas idéal (adaptation parfaite à l'entrée), la puissance absorbée est égale à la puissance injectée, ce qui n'est pas le cas en pratique. La puissance continue (P<sub>DC</sub>), représente la polarisation continue du transistor (V<sub>GS0</sub>, V<sub>DS0</sub>). Cette dernière est caractéristique de la classe de fonctionnement du composant : classe A, classe AB, classe B, classe C.

#### V.1. Classes de fonctionnement des transistors

La description théorique des classes de fonctionnements A, AB, B et C dépend de la forme temporelle de la tension  $V_{DS}$  aux bornes du transistor et de la forme temporelle du courant  $I_{DS}$  traversant le transistor. Pour les quatre classes, la tension  $V_{DS}$  est de forme sinusoidale. Cependant, la forme temporelle du courant  $I_D$  diffère d'une classe à l'autre. Elle est liée à la valeur de la tension de polarisation de grille  $V_{gs0}$  et de la tension de pincement  $V_P$ . Le temps de conduction du transistor correspond à la durée pendant laquelle le courant  $I_D(t)$  est positif avec un  $V_{GS}(t)$  supérieur à la tension de pincement  $V_P$ . Le temps de conduction du transistor est surtout lié à la tension  $V_{GS0}$ . Plus cette dernière est basse, plus le temps de conduction est faible. L'angle de conduction  $\Phi$  correspond au temps de conduction du transistor sur une période du signal (équation IV. 18).

$$T_{\text{cond}} = \frac{2\emptyset}{2\pi f_0}$$
 Eq. IV. 18

Où  $f_0$  est la fréquence du signal et  $T_{cond}$  est le temps de conduction du transistor. La figure IV. 15 représente la forme temporelle des tensions et du courant pour un fonctionnement en classe AB.




Figure IV.15. Formes temporelles des tensions et du courant pour un fonctionnement en classe AB.

Le cycle de charge représenté sur la figure IV.16 permet de suivre la localisation des points ( $V_{DS}$ ,  $I_{D}$ ). Un point particulier est le point de polarisation ( $V_{DS0}$ ,  $I_{DS0}$ ) qui correspond aux valeurs de tension et courant de polarisation pendant le fonctionnement.




Figure IV. 16. Evolution du cycle I<sub>DS</sub>(V<sub>GS</sub>) et du cycle de charge pour un fonctionnement en classe AB.

Le produit  $I_{DS0} \times V_{DS0}$  donne la puissance  $P_{DC}$  fournie par l'alimentation. Maximiser la puissance de sortie du transistor revient à maximiser le produit  $\Delta I \times \Delta V$ , Où  $\Delta I$  est l'excursion en courant et  $\Delta V$  représente l'excursion en tension. Ainsi,  $V_{DS0}$  doit être au milieu de la plage de tension comprise entre  $V_{coude}$  et la tension de claquage  $V_{CL}$ . De plus, pour que le cycle de charge du transistor atteigne le courant  $I_{DMax}$  au niveau de la zone ohmique la charge du transistor doit être optimisée (équation IV. 19).

$$V_{coude} = R_{ON} \times I_{DMax}$$
 Eq. IV.19

Pour un fonctionnement en classe A, le courant de drain  $I_D$  possède une allure sinusoïdale avec un angle de conduction de  $180^\circ$  (tableau IV.5). Cependant, pour le fonctionnement en classe AB le courant  $I_D$  est de forme sinusoïdale tronquée avec un angle de conduction supérieur à  $90^\circ$  et inférieur à  $180^\circ$ . Pour la classe B, l'angle de conduction vaut exactement  $90^\circ$  et le transistor conduit exactement pendant la moitié de la période du signal.

En classe C, l'angle de conduction est compris entre  $0^{\circ}$  et  $90^{\circ}$  car le transistor conduit pendant un temps inférieur à la moitié de la période du signal. Dans la pratique, le type de classe de fonctionnement est déterminé à l'aide de la valeur de la tension de polarisation de grille  $V_{GS}$  par rapport à la tension de pincement  $V_P$ . Le tableau IV.5 illustre l'évolution du courant de drain et le cycle de charge avec l'angle de conduction associés à chaque classe de fonctionnement




Tableau IV. 5. Caractéristiques des classes de fonctionnement A, AB, B et C. Formes temporelles du courant et de la tension aux bornes du transistor et angles de conduction associés.

Le rendement du composant dépend fortement du choix entre les différentes classes de fonctionnement.

#### V.2. Les indicateurs de performance en puissance des transistors HEMTs

Les indicateurs de performance en puissance hyperfréquence des transistors HEMTs sont des paramètres conventionnels qui permettent d'évaluer les potentialités en puissance du composant, on distingue :

#### V.2.1. La puissance de sortie (Pout)

Exprimé en Watt ou dBm, la puissance de sortie du composant est obtenue grâce à l'équation de conversion IV.20.

$$P_{Out(mW)} = 10^{\frac{P_{Out}(dBm)}{10}}$$
 Eq. IV. 20

#### V.2.2. Le gain en puissance (G<sub>D</sub>)

Exprimé en dB, il est obtenu à partir de l'équation IV.21

$$G_p = P_{\text{out(dBm)}} - P_{\text{abs(dBm)}}$$
 Eq. IV. 21

Pout et Pabs, Représentent respectivement la puissance de sortie et la puissance absorbée.

#### V.2.3. Le gain transducteur $(G_T)$

Le gain transducteur (G<sub>T</sub>) est la différence entre la puissance hyperfréquence absorbée par la charge en sortie du transistor et la puissance hyperfréquence injectée à l'entrée par la source. Il s'exprime par l'équation IV.22

$$G_T = Gain = P_{out(dBm)} - P_{inj(dBm)}$$
 Eq. IV. 22

P<sub>out et</sub> P<sub>ini</sub>, Représentent respectivement la puissance de sortie et la puissance injectée.

#### V.2.4. Le rendement en puissance ajoutée (PAE)

Exprimé en pourcentage, le PAE est obtenu grâce à l'expression suivante :

$$PAE = 100. \frac{P_{out(Watt)} - P_{abs(Watt)}}{P_{DC}}$$
Eq. IV. 23

# V.3. Mesures au LSNA des transistors AlGaN/GaN et analyse de l'effet du prétraitement de surface sur l'effondrement du courant de drain

Cette partie est dédiée aux mesures de puissance à 18GHz effectuées sur les échantillons représentés dans le tableau IV.5. Le procédé de passivation des composants fabriqués est résumé dans le tableau IV.6.

	Echantillon n°1	Echantillon n°2
Prétraitement de surface	Aucun	$N_2O$
Passivation	Si <sub>3</sub> N <sub>4</sub> (50nm)	Si <sub>3</sub> N <sub>4</sub> /SiO <sub>2</sub> (50/100)

Tableau IV.6. Echantillons étudiés en puissance hyperfréquence

Les résultats des mesures de puissance obtenus sur ces deux épitaxies sont représentés dans le paragraphe suivant en classe AB.

#### V.3.1. Mesure de puissance à 18GHz sur l'échantillon n°1(sans prétraitement de surface)

Les transistors étudiés ont pour développement  $2x75x0.11\mu\text{m}^2$  avec  $L_{DS}$ =2.5 $\mu\text{m}$  et  $L_{GS}$ =0.25 $\mu\text{m}$ . Les mesures de puissance ont été effectuées pour plusieurs tensions drain-source :  $V_{DS}$ =10V,  $V_{DS}$ =15V,  $V_{DS}$ =20V, à la fréquence de 18GHz. La figure IV.17 représente le cercle de stabilité calculé pour une tension de polarisation  $V_{DS}$ =10V et  $V_{GS}$ =-2V,  $I_{DO}$ =27mA (classe AB).




Figure. IV.17 : Cercle de stabilité pour la polarisation  $V_{DS}$ =10V et  $V_{GS}$ = -2V (classe AB) à 18GHz.

L'intérêt de cette mesure est celui de définir le cercle de stabilité du composant. Ce dernier permet d'éviter l'application de charges qui peuvent engendrer des conditions d'oscillations pouvant détériorer le composant.

#### V.3.1.1 Cartographie

La mesure de la puissance hyperfréquence du composant consiste à injecter une puissance en entrée  $(P_{inj})$  et mesurer la puissance du signal en sortie  $(P_{out})$ , absorbée par la charge. La figure IV.18, représente la cartographie des performances en puissance obtenues pour une puissance injectée de +12dBm à l'entrée du transistor et une polarisation à  $V_{DS}$ =10V et  $V_{GS}$ =-2V. La tension  $V_{GS}$ =-2V est celle qui délivre la transconductance  $(G_M)$  maximale en régime statique. En faisant varier l'impédance de charge en sortie du transistor, ces cartographies permettent de déduire l'impédance optimale pour laquelle le transistor peut délivrer le maximum de performance en sortie. Ainsi, les cartographies relatives au gain transducteur  $(G_T)$ , au gain en puissance (Gp), à la puissance de sortie  $(P_{out})$  et au rendement en puissance ajoutée (PAE) sont obtenues en polarisant le transistor au point de fonctionnement  $V_{DS}$ =10V et  $V_{GS}$ =-2V correspondant à la classe AB.




Figure IV.18 : Cartographies des performances en puissance hyperfréquence du transistor : gain en puissance (a), puissance de sortie (b), gain transducteur (c) et rendement en puissance ajoutée (d) en fonction des impédances de charge pour une puissance de 12 dBm injectée à l'entrée à 18GHz.

Les cartographies ainsi obtenues permettent de déterminer la valeur maximale du gain transducteur ou en puissance, de la puissance de sortie et celle du rendement en puissance ajoutée pour des impédances de charge optimales. D'après les cartographies de la figure IV.20, les valeurs maximales de G<sub>P</sub>, P<sub>out</sub>, G<sub>T</sub> et PAE sont respectivement de l'ordre de 15.6 dB, 20.5dBm, 8.5dB et 39%. La mesure de la puissance hyperfréquence sera réalisée autour de l'impédance optimale pour obtenir le maximum de puissance en sortie.

#### V.3.1.2 Mesures de la puissance hyperfréquence

Cette partie décrit les principaux résultats de caractérisation en puissance hyperfréquence obtenus avec l'impédance de charge optimale. La figure IV.19.a décrit l'évolution du gain

transducteur  $(G_T)$ , de la puissance de sortie  $(P_{out})$  et celle du rendement en puissance ajoutée (PAE) en fonction de la puissance injectée.




Figure IV.19. Caractéristiques de puissance hyperfréquence à 18 GHz: a) Puissance de sortie  $P_{\text{out}}$ , gain transducteur  $(G_T)$ , rendement en puissance ajoutée (PAE), b) Variation des courants de drain et de grille en fonction de la puissance injectée.

On obtient ainsi, un gain transducteur de 12.7dB, une puissance de sortie maximale de 20.7dBm, ce qui correspond à une densité de puissance de 0.8 W/mm. Le rendement en puissance ajoutée (PAE) atteint 40%. Dans un premier temps, la diminution du courant I<sub>d</sub> comme illustré sur la figure IV.21.b est la signature de la présence de pièges puis son augmentation est due au fait que l'on est en classe AB. La mesure du courant de grille au point de polarisation (V<sub>DS</sub>=10V, V<sub>GS</sub>=2V) montre que celui-ci reste très faible (de l'ordre du nA/mm), ce qui concorde avec les valeurs du courant de grille obtenues en régime statique. A partir des formes d'ondes extraites lors des mesures dans le domaine temporel, les ellipses de charges obtenues pour différentes puissances injectées sont représentées sur la figure IV.20.






Figure IV.20. Réseau  $I_{DS}(V_{DS})$  pulsé  $(V_{DS}=15V,\,V_{GS}=V_p)$  avec les ellipses de charge.

La figure IV.20 montre la bonne concordance entre les mesures de I (V) en régime pulsé à  $(V_{DS}=15V,\,V_{GS}=V_p)$ : courbes vertes et ellipses de charge en non linéaire pour différents niveaux de la puissance injectée. En effet, la déformation de l'allure de l'ellipse de charge coïncide avec le coude du courant de drain en mesures pulsées pour les mêmes conditions de polarisation du transistor. Nous avons effectué les mesures des performances en puissance de ce composant pour différentes tensions  $V_{DS}$ : 10V, 15V, 20V. Le but est d'observer l'évolution de ces paramètres avec la tension drain-source, mais aussi l'effondrement du courant de drain par la superposition des ellipses de charge avec le réseau I(V) en régime pulsé obtenu en condition de drain lag. La figure IV.21 représente les ellipses de charge obtenues à différents  $V_{DS}$ .



a) I(V) pulsé à  $(V_{DS}=15V, V_{GS}=Vp)$ : courbes bleues avec les ellipses de charge



b) I(V) pulsé à (V<sub>DS</sub>=20V, V<sub>GS</sub>=Vp) : courbes violettes avec les ellipses de charge

Figure IV.21. Réseaux I<sub>DS</sub>(V<sub>DS</sub>) pulsés avec les ellipses de charge correspondantes.

Pour toutes ces polarisations, les résultats ont confirmé la bonne concordance entre les mesures pulsées et les mesures grand signal ainsi que l'augmentation du drain lag lorsque l'on augmente la tension  $V_{DS}$ . En outre, l'évolution des performances en densité de puissance hyperfréquence de ce transistor HEMT passivé à l'aide d'un diélectrique composé de SiN sans prétraitement est représentée sur la figure IV.22.




Figure IV.22. Evolution de la puissance de sortie avec la tension de polarisation drain source

La figure IV.23 illustre l'évolution de la densité de puissance en sortie avec la tension de polarisation drain-source. Ceci s'explique par le fait qu'une forte densité de courant et une forte excursion en tension permettent de maximiser la puissance en sortie. Cependant, la présence de pièges dans la structure semble être à l'origine des limitations rencontrées en puissance comparées aux performances attendues sur cette technologie. Par exemple à 20V, on relève une densité de puissance mesurée de l'ordre de 1.2W/mm alors que celle prédite théoriquement (sans prendre en considération l'effet de pièges éventuels) est de 1.7W/mm. Cet écart trouve son origine dans l'effet de lag important, engendré par la densité de pièges dans la structure notamment lorsque la tension V<sub>DS</sub> est élevée. Par ailleurs, la représentation de la variation du rendement en puissance ajoutée en fonction de la tension montre une dégradation importante du PAE à mesure que la tension V<sub>DS</sub> augmente (figure IV.23).




Figure IV.23. Evolution du rendement en puissance ajoutée avec la tension de polarisation drain source.

La dégradation de la PAE peut s'expliquer par l'augmentation du courant de grille qui atteint 180 mA/mm pour une puissance injectée de 15 dB (voir figure IV. 21.b) et surtout par l'effet des pièges qui s'avère prépondérant sur cet échantillon.

# V. 3.2. Mesures en puissance à 18GHz sur l'échantillon n°2 (avec prétraitement de surface $N_2O$ )

En vue de protéger la surface entre grille-drain et grille-source des composants obtenus et améliorer la qualité de la surface, un prétraitement de surface a été effectué avant le dépôt de la couche de passivation. Ce prétraitement est accompli à  $300^{\circ}$ C avec un plasma  $N_2$ O suivi du dépôt d'un bicouche  $Si_3N_4/SiO_2$  par PECVD à  $300^{\circ}$ C. Les transistors mesurés ont un développement de  $2x150\mu m$  avec une longueur de grille de 80nm.

Après avoir effectué une cartographie, une impédance optimale a été définie afin d'extraire le maximum de puissance en sortie du transistor. La figure IV.24.a décrit l'évolution du gain en puissance (G<sub>P</sub>), de la puissance de sortie (P<sub>out</sub>) et celle du rendement en puissance ajoutée (PAE) en fonction de la puissance absorbée. Quant à la figure IV.25.b, elle représente les évolutions des courants de grille et de drain en fonction de la puissance absorbée.




Figure IV.24. Caractéristiques de puissance hyperfréquence à 18 GHz: a) puissance de sortie  $P_{out}$ , gain transducteur  $(G_T)$ , rendement en puissance ajoutée PAE. b) variation du courant de drain et celui de la grille en fonction de la puissance absorbée.

On obtient un gain transducteur de 9 dB. La densité de puissance maximale (P<sub>out</sub>) est de 25dBm, ce qui correspond à 1W/mm, et un rendement en PAE maximum de 9%. Le gain en puissance reste faible. Ceci est probablement dû aux capacités parasites côté source. Par contre le courant de drain mesuré est plutôt stable au début (figure IV.24.b), ce qui signifie qu'il y a peu d'effet de pièges. En outre, la valeur élevée du courant de drain engendre une augmentation de la puissance dissipée, ce qui pourrait expliquer la faible densité de puissance obtenue malgré le prétraitement de surface effectué sur cette plaque.

# V.I. Conclusion

Dans ce chapitre, nous avons présenté les différentes étapes de caractérisation du transistor. Les mesures en régime statique permettent d'extraire la densité de courant maximale, la transconductance maximale  $G_{Mmax}$  et le courant de grille  $I_{GS}$ . La densité de courant de drain permet d'estimer les performances potentielles en puissance du composant. Cependant, si le courant de grille mesuré en statique est élevé, les mesures hyperfréquence et en puissance hyperfréquence ne sont généralement pas effectuées en raison de la détérioration des performances qui en résulte. D'où l'intérêt d'effectuer des mesures en régime statique en premier lieu. Dans le cas des composants fabriqués et étudiés dans le cadre de ce travail, une densité de courant maximale supérieure à 800mA/mm a été obtenue avec des courants de grille relativement faibles. Les mesures hyperfréquences effectuées sur les transistors avec une grille en T centrée et une longueur de grille de 80 nm ont permis l'obtention d'une fréquence de coupure de 90 GHz et une fréquence maximale d'oscillation ( $F_{max}$ ) supérieure à 135GHz. Une densité de puissance maximale de 1 W/mm est obtenue à une fréquence de 18GHz pour une tension de drain  $V_{DS}$ =20V. Cette faible densité de puissance obtenue est liée à la présence de pièges dans la structure. Les mesures pulsées révèlent un drain-lag et un gate-lag respectivement de l'ordre de 19% et 11%.

D'autre part, les transistors à grille en T double chapeaux fabriqués avec une longueur de grille de 110 nm ont permis l'obtention des performances à l'état de l'art, tant en régime statique qu'en termes de fréquences de coupures. Une densité de courant I<sub>DS</sub> de l'ordre de 800 mA/mm, une transconductance maximale de 440 mS/mm et un courant de grille relativement faible ont été obtenus. Une fréquence maximale d'oscillation de 206GHz associée à une fréquence de coupure de 100 GHz ont été relevées. Ces améliorations démontrent les potentialités des HEMTs AlGaN/GaN sur silicium. Cependant, les mesures en puissance hyperfréquences effectuées à 18GHz présentent des densités de puissance autour de 1 W/mm. Ces résultats en puissance sont peu satisfaisants comparés aux résultats attendus et prédits à partir des performances statiques obtenues. Ainsi, la détérioration des performances en puissance est principalement liée à la présence de pièges et aussi à la qualité de la passivation des composants. La résolution de ce problème peut s'effectuer par l'amélioration des procédés de traitement de surface ou encore par le dépôt d'une couche de diélectrique in-situ. Dans ce contexte, quelques publications récentes montrent d'excellents résultats à 40GHz et à 94GHz [31], [32], ce qui souligne une fois de plus les atouts des HEMTs AlGaN/GaN sur silicium pour des applications en hautes fréquences et en fortes densités de puissance hyperfréquence.

# **BIBLIOGRAPHIE DU CHAPITRE IV**

- [1] Bouzid, S, Hoel, V.; Defrance, N.; Maher, H.; Lecourt, F.; Renvoise, M.; Smith, D.; De Jaeger, J-C, "AlGaN/GaN HEMT on Si (111) substrate for millimeter microwave power applications," *Advanced Semiconductor Devices & Microsystems (ASDAM)*, 2010 8th International Conference on , vol., no., pp.111,114, 25-27 Oct. 2010
- [2] Bouzid-Driad, S.; Maher, H.; Defrance, N.; Hoel, V.; De Jaeger, J.; Renvoise, M.; Frijlink, P., "AlGaN/GaN HEMTs on Silicon Substrate With 206-GHz  $F_{MAX}$ ," *Electron Device Letters, IEEE*, vol.34, no.1, pp.36,38, Jan. 2013
- [3]Moll, N.; Hueschen, M.R.; Fischer-Colbrie, A.; , "Pulse-doped AlGaAs/InGaAspseudomorphic MODFETs," *Electron Devices, IEEE Transactions on* , vol.35, no.7, pp.879-886,Jul. 1988
- [4] Tirelli, S, Marti. D, Haifeng. S, Alt, A. R, Benedickter. H, Piner. E.L. Bolognesi. C. R, "107-GHz (Al,Ga)N/GaN HEMTs on Silicon with Improved Maximum Oscillation Frequency". Electronics Device Letter, Vol.31, n°4, April 2010
- [5] L.J. Giacoletto,; "Diode and transistor equivalent circuits for transient operation," Solid-State Circuits, IEEE Journal of, vol.4, no.2, pp. 80-83, Apr1969.
- [6] T. Inoue, Y. Ando, K. Kasahara, Y. Okamoto, T. Nakayama, H. Miyamoto and M. Kuzuhara: 'Wide Bandgap Semiconductors' IEICE Trans. Electron. E86-C (2003) 2065.
- [7] T. Palacios, S. Rajan, L. Shen, A. Chakraborty, S. Heikman, S. Keller, S. P. DenBaars and U. K. Mishra: 'Intrinsic Transit Delay and Effective Electron Velocity of AlGaN/GaN High Electron Mobility Transistors'62<sup>nd</sup> DeviceResearch Conf., Dig.,Notre Dame, IN, USA, 2004, p. 75(TITRE).
- [8] T.Suemitsu, K. Shiojima, T. Makimura and N. Shigekawa: "Intrinsic Transit Delay and Effective Electron Velocity of AlGaN/GaN High Electron Mobility Transistors," Japanese Journal of Applied Physics,vol. 44, no. 6, pp. L 211–L 213, January 2005.
- [9] S. Mohammad, Z. Fan, A. Botchkarev, W. Kim, O. Aktas, A. Salvador, and H. Morkoc, "Near-ideal platinum-GaNSchottky diodes," *Electronics Letters*, vol. 32, p. 598, 1996.
- [10] P.C. Chao, M.S. Shur, R.C. Tiberio, K.H. George Duh, P.M. Smith, J.M. Ballingall, P. Ho, A.A. Jabra "DC andMicrowaveCharacteristicsof Sub-0.1-pm Gate-Length Planar-Doped Pseudomorphic HEMT's IEEE Transactions on Electron Devices, vol. 36, no. 3, pp.461-473, March 1989.
- [11] L. F. Eastman, A. Matulionis, A. Vertiatchikh "Scattering Limitations on Electron Transit Velocity in AIGaN/GaN HEMTs", Compound Semiconductors Conference Publications, pp. 167-168, August 2003.
- [12] H. Wemple, W. Niehaus, H. Cox, J. Dilorenzo, and W. Schlosser, "Control of gate-drain avalanche in gate MESFET's," IEEE Trans. Electron. Devices, vol. ED-27, no. 6, pp. 1013–1018, June 1980
- [13] K. Higuchi, H. Matsumoto, T. Mishima, and T. Nakamura, "Optimum Design and Fabrication of InAlAs/InGaAs HEMT's on GaAs with Both High Breakdown Voltage and High

- Maximum Frequency of Oscillation" IEEE Transactions on Electron Devices, vol. 7, pp.1312-1318, July 1999
- [14] J. W. Chung, X. Zhao, Y.R. Wu, J. Singh, and T. Palacios, "Effect of image charges in the drain delay of AlGaN/GaN high electron mobility transistors," Appl. Phys. Letters vol.92, issue 9, 093502, pp. 1-3, March2008.
- [15] Meneghesso, G.; Verzellesi, G.; Pierobon, R.; Rampazzo, F.; Chini, A.; Mishra, U.K.; Canali, C.; Zanoni, E.; , "Surface-related drain current dispersion effects in AlGaN-GaNHEMTs," *Electron Devices, IEEE Transactions on*, vol.51, no.10, pp. 1554-1561, Oct. 2004
- [16] Kuzmik, J.; Carlin, J.F.; Gonschorek, M.; Kostopoulos, A.; Konstantinidis, G.; Pozzovivo, G.; Golka, S.; Georgakilas, A.; Grandjean, N.; Strasser, G.; Pogany D.; , "Gate-lagand drain-lag effects in (GaN)/InAlN/GaN and InAlN/AlN/GaN HEMTs," *physica status solidi*, vol.204, no.6, pp.2019-2022, June 2007.
- [17] Gregory, B. L.; Naik, S. S.; Oldham, W. G: "Neutron Produced Trapping Centers in Junction Field Effect Transistors," *Nuclear Science, IEEE Transactions on*, vol.18, no.6, pp.50-59, Dec. 1971
- [18] Z. Ouarch, J.M. Collantes, J.P. Teyssier, R. Quere, "Measurement based nonlinear electro thermal modeling of GaAs FET with dynamical trapping effects," Microwave Symposium Digest, 1998 IEEE MTT-S International, vol.2, no.pp.599-602 vol.2, 7-12 Jun 1998
- [19] C. Charbonniaud, S. De Meyer, R. Quere, J.P. Teyssier, "Electrothermal and Trapping Effects Characterization", GAAS 2003, 6-7 Oct, 2003 Munich.
- [20] M. Werquin, "Etudes théoriques et expérimentales de transistors hemts de la filière nitrure de gallium pour les applications de puissance hyperfréquences," Ph.D. dissertation, Université Lille1 Sciences et Technologies, Dec 2005.
- [20] G. Mouginot, "Potentialit'e des transistors HEMTSAlGaN/GaN pour l'amplification large bande de fréquence ; effets limitatifs et modélisation," Ph.D. dissertation, Université de Limoges, 2010.
- [21] W. Mickanin, P. Canfield, E. Finchem, and B. Odekirk, "Frequency-dependent transients in gaas mesfets: process, geometry and material effects," in Proc. the Annual Gallium Arsenide Integrated Circuit (GaAs IC) Symp. Technical Digest1989, 1989, pp. 211–214.
- [22] R. Yeats, D. C. D'Avanzo, K. Chan, N. Fernandez, T. W. Taylor, and C. Vogel, "Gate slow transients in GaAs MESFETs-causes, cures, and impact on circuits," in Proc.Int. Electron Devices Meeting IEDM '88. Technical Digest, 1988, pp. 842–845.
- [23] J. C. Huang, G. Jackson, S. Shanfield, W. Hoke, P. Lyman, D. Atwood, P. Saledas, M. Schindler, Y. Tajima, A. Platzker, D. Masse, and H. Statz, "An AlGaAs/inGaAs pseudomorphic high electron mobility transistor (PHEMTs) for X- and K-band power applications," in Proc. IEEE MTT-S Int. Microwave Symp. Digest, 1991, pp. 713–716.
- [24] M. Faqir, "Analysis of the physical mechanisms limiting performance and reliability of GaN based HEMTs," Ph.D. dissertation, Universit'e de Mod'ene&Universit'e deBordeaux 1, 2009.

- [25] Dambrine, G.; Cappy, A.; Heliodore, F.; Playez, E.; , "A new method for determining the FET small-signal equivalent circuit," *Microwave Theory and Techniques, IEEE Transactions on* ,vol.36, no.7, pp.1151-1159, Jul. 1988.
- [26] Thèse de Damien Ducateau : 'Caractérisation non linéaire et analyse de transistors à effet de champ pour applications hyperfréquences dans le domaine temporel' Université des sciences et Technologies de Lille 1, Sept 2008
- [27] Mattalah, M.; Soltani, A.; Gerbedoen, J.C.; Ahaitouf, A.; Defrance, N.; Cordier, Y.; De Jaeger, J.C.; , "Analysis of the SiO2/Si3N4 passivation bilayer thickness on the rectifier behavior of AlGaN/GaN HEMTs on (111) silicon substrate," *physica status solidi* (*c*) , vol.9, no.3-4,pp.1083-1087, Mar. 2012.
- [28] Romero. M.F, Jimenez. A, Miguel-Sanchez, J, Brana, A.F, Gonzalez-Posada. F, Cuerdo. R, Calle. F, Munoz. E: "Effects of N2 Plasma Pretreatment on the SiN Passivation of AlGaN/GaN HEMT," *Electron DeviceLetters, IEEE*, vol.29, no.3, pp.209-211, Mar. 2008
- [29] F. De Groote, "Mesures de formes d'ondes temporelles en impulsions : « application a la caractérisation de transistors micro-ondes de forte puissance," Ph.D. dissertation, Université de Limoges, 2007 ».
- [30] Kuliev. A. Kumar, V,Schwindt. R, Selvanathan. D, Dabiran. A.M, Chow. P, Adesida. I:"Effect of recess length on DC and RF performance of gate-recessed AlGaN/GaN HEMTs" *High Performance Devices*, 2002. *Proceedings. IEEE Lester Eastman Conference on*, vol., no., pp.428,435, 6-8 Aug. 2002
- [31] Kumar. V, Lee. J.-W,Kuliev. A.Aktas. O. Schwindt, R.Birkhahn. R, Gotthold. D, Guo, S, Albert. B, Adesida. I: "High performance 0.25 µm gate-length AlGaN/GaN HEMTs on 6H-SiC with power density of 6.7 W/mm at 18 GHz," *Electronics Letters*, vol.39, no.22, pp.1609,1611, 30 Oct. 2003
- [32] These de François Lecourt 'Hétérostructures AlGaN/GaN et InAlN/GaN pour la réalisation de HEMTs de puissance hyperfréquence en bande Ka', Université des sciences et Technologies de Lille1, Dec, 2012.
- [33] A. Agboton, N. Defrance, S. Bouzid-Driad, P. Altuntas, V. Avramovic, A.Cutivet, R. Ouhachi, H.Maher, M. Renvoise, P. Frijlink, J.C. De Jaeger: Electron delay analysis and image charge effect in AlGaN/GaN HEMT on silicon(111) ESSDERC, 2013.
- [34] M.Mastro, J. LaRoche, N. Bassim, and C. E. Jr., "Simulation on the effect of non-uniform strain from the passivation layer on algan/gan hemt," *Microelectronics Journal*, vol. 36, no. 8, pp. 705 711, 2005.
- [35] Rennesson, S.; Lecourt, F.; Defrance, N.; Chmielowska, M.; Chenot, S.; Lesecq, M.;Hoel,V.;Okada, E.; Cordier, Y.; De Jaeger, J.-C., "Optimization of AlGaN/GaN High Electron Mobility Heterostructures for High-Power/Frequency Performances," *Electron Devices, IEEE Transactions on*, vol.60, no.10, pp.3105,3111, Oct. 2013.

Réalisation et caractérisation des transistors HEMTs GaN pour des applications dans le domaine millimétrique	
190	

## Conclusion générale et perspectives

Ce manuscrit est une synthèse de mes travaux de thèse portant sur la fabrication et la caractérisation de transistors HEMTs AlGaN/GaN sur substrat silicium (111) à longueurs de grilles courtes pour des applications hyperfréquences. Ces travaux ont été effectués dans le cadre d'une convention CIFRE entre la société OMMIC et l'Institut de Microélectronique et Nanotechnologies de Lille au sein du groupe Composants et Dispositifs Micro-ondes de Puissance.

L'objectif principal a consisté en la mise en œuvre d'un procédé de fabrication simple et reproductible de transistors HEMTs AlGaN/GaN sur substrat Si. Le choix du substrat de silicium est justifié par la volonté de développer des composants performants à bas coût grâce à l'alliance du GaN avec le silicium pour le développement des structures HEMTs. Cependant, la croissance du GaN sur le substrat de silicium laisse apparaître des défauts cristallins en raison du désaccord de maille relativement important entre les deux matériaux. Des solutions technologiques intéressantes ont été publiées dans ce contexte et ont permis l'obtention de structures HEMTs sur silicium de bonne qualité cristallographique. Ces progrès ont permis le développement de cette filière de composants et ont encouragé les scientifiques à s'investir davantage pour améliorer les performances des dispositifs à base de GaN.

Il a été clairement établi que la réduction d'échelle demeure une solution incontournable pour repousser les limitations en fréquence de fonctionnement des transistors. Dans le cas présent, la réduction d'échelle consiste principalement à diminuer la longueur de grille  $(L_g)$  mais aussi la distance drain-source du composant. Cependant, la réduction de  $L_g$  doit être accompagnée de la réduction de l'épaisseur de barrière d'AlGaN. Cette condition obéit à la loi du rapport d'aspect entre la longueur de grille et l'épaisseur de barrière nécessaire pour conserver un meilleur contrôle du canal.

C'est dans cette optique que nous avons procédé à l'optimisation de la géométrie du composant et des différentes étapes de fabrication en vue d'améliorer les performances du transistor. La synthèse de l'ensemble des travaux effectués a été présentée en quatre chapitres. Dans le premier, nous avons rappelé les propriétés des matériaux III-N, tels que le GaN, l'AlN et l'AlGaN ainsi que les procédés de croissance et les propriétés essentielles du matériau. Nous avons également rappelé les caractéristiques des structures HEMTs AlGaN/GaN, le rôle de chaque couche et le mécanisme de formation du gaz d'électrons bidimensionnel.

Le deuxième chapitre est centré autour de la technologie de fabrication du transistor. Après un bref rappel des paramètres physiques et électriques des transistors HEMTs AlGaN/GaN, la technique de fabrication des contacts ohmiques et la technologie de grille y sont détaillées. La grille en T, la grille double chapeaux développée au cours de ces travaux sont notamment exposées du point de vue de la technologie et de la caractérisation. Nous avons également apporté un intérêt particulier à la technologie de grille nitrure que nous avons exploitée pour la réalisation de transistors à grille auto-alignées. L'objectif ainsi visé s'inscrit dans la course à la fréquence afin d'étendre les domaines d'application du HEMT AlGaN/GaN. Dans ce contexte une grille

double chapeaux a été développée avec une longueur de grille de 70 nm. Les métallisations des contacts réalisés sont composées de matériaux réfractaires à base de Molybdène (Mo) et de Tungstène (W). Bien que nous ayons mis au point la technologie de grille auto-alignée, le recuit à haute température nécessaire à la formation des contacts ohmiques s'est avéré néfaste pour le contact de grille. Ce constat souligne l'intérêt de développer un procédé de fabrication des contacts ohmiques à basse température, notamment par un dopage des zones de drain et de source ou par la reprise de croissance en vue de faciliter la formation du contact ohmique.

La troisième partie de ce travail s'articule autour de la caractérisation des transistors fabriqués. Après une description détaillée des procédés de mesure tant en régime statique qu'en hyperfréquence, il a été démontré que les premiers résultats obtenus sur des transistors de  $2x50\mu m$  avec une longueur de grille de 80nm, présentent une transconductance maximale de 250mS/mm associée à une tension de pincement  $V_{GS}$ =-1.7V. De bonnes performances hyperfréquences ont été aussi obtenues avec un  $F_T$  =90GHz et un  $F_{MAX}$ =135GHz. Ces résultats représentaient l'état de l'art en 2010 lors du démarrage de nos travaux. Ensuite, une étude de l'influence de la géométrie du composant sur les performances des transistors HEMTs AlGaN/GaN a été effectuée. Nous avons démontré que les indicateurs de performances sont sensibles à la distance grille-source et grille-drain.

Cependant, la tension de polarisation du transistor est très sensible à la distance grille-drain (problème du pic de champ en sortie de grille côté drain). Une étude plus détaillée sur l'évolution de la tension de claquage démontre l'intérêt d'avoir une distance grille-drain importante pour permettre un meilleur étalement du champ. La plus grande tension de claquage de l'ordre de 73V a été obtenue sur le transistor ayant le plus grand espacement grille-drain  $L_{\rm GD}$ =0.75 $\mu$ m avec  $L_{\rm GS}$ =0.25 $\mu$ m et une longueur de grille de 110 nm.

D'autre part, l'apparition d'un courant de grille important en fonctionnement transistor lorsque l'on augmente la tension de polarisation a été observée sur ces transistors. Ce phénomène a donc été analysé en température ambiante comme en température cryogénique en vue d'éliminer l'effet de la température. Les hypothèses retenues portent sur la présence des pièges qui sont à l'origine de l'effet Kink observé sur la caractéristique I(V). Ensuite, le procédé de fabrication des transistors à grille en T double chapeaux avec une longueur de grille de 110 nm a été détaillé. Cette technologie a permis l'obtention de performances à l'état de l'art, tant en régime statique qu'en termes de fréquences de coupure. Une densité de courant I<sub>DS</sub> de l'ordre de 800 mA/mm, une transconductance maximale de 440 mS/mm et un courant de grille relativement faible (de l'ordre du nano-ampère) ont été obtenus.

En régime dynamique, une fréquence maximale d'oscillation de 206 GHz associée à une fréquence de coupure du gain en courant de 100 GHz ont été relevées. Ces améliorations réalisées démontrent les potentialités des HEMTs AlGaN/GaN sur silicium. Cependant, les mesures en puissance hyperfréquence effectuées à 18GHz présentent des densités de puissances autours de 1W/mm. Ces résultats en puissance sont peu satisfaisants comparés à ceux attendus et prédits à partir des performances statiques obtenues. Cette détérioration des performances en puissance s'avère principalement liée à la présence de pièges et aussi à la qualité de la passivation

des composants élaborés. Dans ce contexte, de nombreux procédés de prétraitement de surface ont été développés et le traitement N<sub>2</sub>O s'est révélé le mieux adapté pour le GaN afin de réduire les effets de drain-lag et de gate-lag.

D'autre part, le dépôt d'une couche de diélectrique *in-situ* apparaît comme une réelle alternative pour limiter notablement la densité de pièges en surface. De nombreuses publications récentes montrent d'excellents résultats à 40GHz et à 94GHz, ce qui souligne une fois de plus les atouts des HEMTs AlGaN/GaN sur silicium pour des applications en hautes fréquences délivrant de fortes densités de puissance hyperfréquence.

En guise de perspective, il convient de cerner les différentes voix possibles pour l'amélioration des performances des transistors HEMTs AlGaN/GaN sur Si(111). Ces perspectives portent d'une part sur l'ajustement de la composition de la structure HEMT AlGaN/GaN sur silicium et d'autre part sur la modulation des paramètres technologiques et de la géométrie du composant.

Dans le premier cas, on peut envisager de réduire l'épaisseur de la barrière tout en augmentant la fraction molaire de l'aluminium dans la couche d'AlGaN. Ceci va permettre de réduire davantage la longueur de grille tout en conservant une bonne densité d'électrons dans le canal. De plus, l'ajout d'une dite « back barrier » va permettre d'améliorer le confinement des porteurs dans le canal et prévenir l'apparition de l'effet canal court ou alors de l'effet kink observés sur les transistors élaborés notamment dans le cadre de cette thèse.

Dans le second cas, l'ajustement des paramètres technologiques à savoir les températures de recuits pour réduire davantage la résistance des contacts ohmiques et les traitements de surface pour améliorer la qualité de la passivation sont des voies d'optimisation qui nécessitent de plus amples investigations. De plus, la géométrie du composant en termes de distances grille-source et grille-drain constitue un paramètre clé pour améliorer la distribution du champ dans la structure. Pour la technologie de HEMTs à grille auto-alignée, il est intéressant d'envisager une reprise de croissance de matériaux notamment dans les régions de drain et de source afin réduire les résistances d'accès et d'obtenir une faible résistance de contact ohmique sans avoir recours aux hautes températures de recuit.

## Liste des publications

#### REVUES INTERNATIONALES A COMITE DE LECTURE

- [1] **Bouzid-Driad, S.**; Maher, H.; Defrance, N.; Hoel, V.; De Jaeger, J.; Renvoise, M.; Frijlink, P.,"AlGaN/GaN HEMTs on Silicon Substrate With 206-GHz  $F_{MAX}$ ," *Electron Device Letters, IEEE*, vol.34, no.1, pp.36,38, Jan. 2013.
- [2] **Bouzid, S**.; Maher, H.; Defrance, N.; Hoel, V.; Lecourt, F.; Renvoise, M.; De Jaeger, J.C.; Frijlink, P.; , "435mS/mm transconductance for AlGaN/GaN HEMTs on HR-Si substrate with optimized gate- source spacing," *Electronics Letters* , vol.48, no.2, pp.69-71, Jan. 2012.

#### SYMPOSIUMS INTERNATIONAUX A COMITE DE LECTURE ET AVEC PROCEEDINGS

- [3] **Bouzid, S.**; Hoel, V.; Defrance, N.; Maher, H.; Lecourt, F.; Renvoise, M.; Smith, D.; De Jaeger, J.C.; "AlGaN/GaN HEMT on Si (111) substrate for millimeter microwave power applications," *Advanced Semiconductor Devices & Microsystems (ASDAM)*, 2010 8th International Conference on , vol., no., pp.111-114, 25-27 Oct. 2010.
- [4] **Bouzid-Driad, S.**; Maher, H.; Renvoise, M.; Frijlink, P.; Rocchi, M.; Defrance, N.; Hoel, V.; De Jaeger, J.C., "Optimization of AlGaN/GaN HEMT Schottky contact for microwave applications," *Microwave Integrated Circuits Conference (EuMIC)*, 2012 7th European, vol., no., pp.119,122, 29-30 Oct. 2012.
- [5] Lecourt, F.; Douvry, Y.; Defrance, N.; Hoel, V.; De Jaeger, J.C.; **Bouzid, S.**; Renvoise, M.; Smith, D.; Maher, H.; , "High transconductance AlGaN/GaN HEMT with thin barrier on Si(111) substrate, "Solid-State Device Research Conference (ESSDERC), 2010 Proceedings of the European , vol., no.,pp.281-284, 14-16 Sept. 2010.
- [6] A. Agboton, N. Defrance, **S. Bouzid-Driad**, P. Altuntas, V. Avramovic, A.Cutivet, R. Ouhachi, H.Maher, M. Renvoise, P. Frijlink, J.C. De Jaeger: Electron delay analysis and image charge effect in AlGaN/GaN HEMT on silicon(111)' ESSDERC, 2013.

### **COLLOQUES INTERNATIONAUX**

[7] De Jaeger J.C.; Hoel V.; Lesecq M.; Defrance N.; Lecourt F.; Douvry Y.; Gaquière C.; Maher H.; **Bouzid S**.; Heuken M.; Giesen C.; Ketteniss N.; Behmenburg H.; Eickelkamp M.; Vescan A.; Cordier Y.; Ebongue A.; , "AlGaN/GaN and InAlN/GaN HEMTs technology for high frequency wireless Communication and applications needing conformability," European Microwave Week, EuMIC, Workshop W09 - Wideband GaN devices and applications, Manchester, UK, october 10-11, 2011.

# **COLLOQUES NATIONAUX**

[8] **Bouzid-Driad, S.**; Maher, H.; Renvoise, M.; Frijlink, P.; Rocchi, M.; Defrance, N.; Hoel, V.; De Jaeger, J.C., High-electron-mobility AlGaN/GaN transistors (HEMTs) for microwave power applications" Cnano, juin 2011.

# **RESUME**

Les transistors à haute mobilité électronique à base de GaN (HEMTs) constituent une filière prometteuse pour l'amplification de puissance dans la gamme des fréquences micro-ondes et des applications dans le domaine millimétrique. Les propriétés physiques exceptionnelles du nitrure de gallium, telles que la tension de claquage élevée et la grande vitesse de saturation des électrons dans le gaz 2DEG sont à l'origine de performances attrayantes obtenues avec les dispositifs à base de GaN, comparées aux autres technologies III-V, en termes de densité de puissance jusqu'à 94GHz pour des applications en télécommunications ou militaires.

Ce manuscrit de thèse traite de la fabrication et de la caractérisation des transistors HEMTs AlGaN/GaN sur substrat de silicium (111) avec une fine épaisseur de barrière d'AlGaN et des longueurs de grilles très courtes. Des transistors à grilles décentrées ont été ainsi fabriqués et optimisés en réduisant l'espacement grille-source ( $L_{GS}$ ). Par conséquent, une amélioration significative de la transconductance et des fréquences de coupure  $F_T$  et  $F_{MAX}$  a été obtenue. De plus, un maximum de transconductance de 435 mS/mm avec une bonne qualité de pincement pour une longueur de grille de 110 nm a été démontré.

D'autre part, des transistors HEMTs à grille double chapeaux obtenus à partir d'une technologie de fabrication optimisée ont été fabriqués, en vue d'améliorer les performances en fréquence et réduire les éléments parasites. De bons résultats en termes de fréquence de coupure  $F_{MAX}$ =206GHz et  $F_{T}$ =100GHz ont été obtenus sur des HEMTs ayant une longueur de grille de 90 nm et une distance source-grille de 0.25 µm. Le maximum de transconductance extrinsèque associé est de 440 mS/mm. Les valeurs de gain en courant et de la fréquence d'oscillation maximale obtenues ont été vérifiées par une modélisation de transistors en régime petit signal à partir des paramètres-S mesurés.

Ces résultats attrayants obtenus montrent clairement que la technologie des transistors HEMTs GaN sur substrat silicium hautement résistif avec une fine barrière d'AlGaN est une voie viable et prometteuse pour la réalisation de dispositifs à bas coût dans le domaine millimétrique.

<u>MOTS CLES</u>: GaN, HEMT, AlGaN, longueur de grille courte, grille double chapeaux, mesure de puissance hyperfréquence.

#### **ABSTRACT**

GaN-based High-Electron Mobility Transistors (HEMTs) have emerged as one of the best candidates for solid-state power amplification in the microwave and millimeter-wave ranges. Compared with other III-V semiconductors, the outstanding physical properties of Gallium Nitride, e.g. the large breakdown voltage and the high electron saturation velocity within 2DEG, make GaN-based devices suitable in terms of microwave power density up to 94GHz for telecommunication or military applications.

This work reports on the fabrication and the characterization of AlGaN/GaN HEMTs on silicon (111) substrate with a thin barrier layer and a short gate length. Devices with non-centered gate were fabricated and optimized by reducing gate-source spacing ( $L_{\rm gs}$ ). Consequently, significant improvement of the transconductance  $G_m^{ext}$  and cut-off frequencies  $F_{\rm T}$  and  $F_{\rm MAX}$  were achieved. Furthermore, a maximum extrinsic transconductance ( $G_m^{ext}$ ) of 435mS/mm was obtained associated with a good channel pinch-off for 110 nm gate length HEMT devices.

Moreover, devices with a record maximum oscillation cutoff frequency ( $F_{MAX}$ ) were fabricated. These transistors are based on a double-T-shaped gate associated with an optimized technology to enable high efficiency 2DEG control while mitigating the parasitic resistances. Good results of  $F_{MAX}=206$  GHz and  $F_T=100$  GHz are obtained for 90nm gate-length HEMTs with 0.25  $\mu$ m source-to-gate spacing. The associated maximum extrinsic transconductance value is as high as 440 mS.mm<sup>-1</sup>. The accuracy of the cut-off frequency values is checked by small signal modeling based on extracted S-parameters.

These high performances obtained on AlGaN/GaN HEMTs on silicon substrate are clearly showing that high-resistive silicon substrate associated with a thin AlGaN barrier layer provide an attractive alternative for the fabrication of low-cost millimeter-wave devices

KEYWORDS: GaN, HEMT, AlGaN, short gate length, double T shaped gate, high frequency, microwave power measurement.

Réalisation et caractérisation des transistors HEMTs Ga	aN pour des applications dans le domaine millimétrique
	107