50376 N° d'ordre: 831 272



65901

50376 1991 272

THESE

ala da d

L'UNIVERSITE DES SCIENCES ET TECHNIQUES DE LILLE FLANDRES ARTOIS

pour obtenir le titre de

DOCTEUR DE L'UNIVERSITE

Spécialité: Electronique

par

Isabelle TELLIEZ

CONTRIBUTION A LA MODELISATION NON LINEAIRE DE TEC EN GaAs APPLICATION A LA CONCEPTION D'UN AMPLIFICATEUR ARBORESCENT 1W BANDE C, EN TECHNOLOGIE MONOLITHIQUE

Soutenue le 18 décembre 1991 devant la Commission d'Examen:

1.4

MM. E. CONSTANT C. RUMELHARD J. OBREGON Y. CROSNIER D. ROQUES B. CARNEZ Président, directeur de thèse Directeur de thèse Rapporteur Rapporteur Examinateur Examinateur

Remerciements

Ce travail a été effectué dans le service Circuits Hyperfréquences de Thomson Composants Microondes.

Je remercie Monsieur Constant, professeur à l'Université de Lille Flandres-Artois, qui me fait l'honneur de présider mon jury et qui m'a proposé d'effectuer une thèse.

Je tiens à exprimer toute ma reconnaissance à Monsieur Rumelhard, ingénieur à Thomson-CSF, qui m'a accueillie dans son service et a assuré la direction de ce travail. Ses conseils et son soutien m'ont permis de le mener à bien.

J'adresse mes plus sincères remerciements à Monsieur Obregon, professeur à l'Université de Limoges, et à Monsieur Crosnier, professeur à l'Université de Lille Flandres-Artois, qui ont bien voulu être rapporteurs de cette thèse.

Mes plus vifs remerciements vont également à Monsieur Roques, ingénieur à Alcatel-Espace, pour avoir accepté de juger ce travail, et à Monsieur Carnez, ingénieur à Thomson Composants Microondes, pour ses conseils et l'intérêt qu'il a porté à ce travail.

Enfin, je remercie toutes les personnes de Thomson Composants Microondes, qui ont contribué, de près ou de loin, à l'aboutissement de ce travail.

Table des matières

Introduction	7
Chanitre I. Méthodes d'analyse non linéaire	Q
I 1 Introduction	0
I. 7 Séries de Volterra - céries de nuiscance	10
1.2 Sones de Voltenia - senes de puissance	10
I.2.1 Methode des series de Vollerra	10
1.2.1.1 Principe	10
1.2.1.2 Determination des fonctions de transfert non lineaires	13
1.2.1.3 Limitations - applications	18
1.2.2 Séries de Puissance	19
1.2.2.1 Principe	19
I.2.2.2 Applications, limitations [5], [10]	21
I.2.2.3 Perspectives	22
I.3 Fonction de description ou paramètres grands signaux	25
I.3.1 Principe	25
I.3.2 Méthodes de calcul des fonctions de description	28
I.3.2.1 Calcul des fonctions de description par la minimisation de	
l'erreur quadratique moyenne (ou linéarisation optimale)	28
I.3.2.2 Approximation au premier harmonique	30
I.3.3 Evolution de la méthode	31
I.3.3.1 Cas des multipoles	31
I.3.3.2 Extension à n harmoniques	33
I.3.4 Remarques générales	34
I.4 Méthodes temporelles	34
I 41 Méthode directe dite "brutale" ("brute-force approach")	35
I 42 CIRCEC	38
I.4.2 Evolutions des méthodes temporelles	10
I.4.5 LVolutions des includes temporenes	40
I.4.2.2 Méthodos d'automolotion holistique	40
I.4.3.2 Methodes d'extrapolation, bansique	42
	43
1.4.4 Applications, remarques generales	43
1.5 Methodes d'équilibrage harmonique	44
I.S.1 Introduction	44
1.5.2 Principe [66], [3], [67], [78]	45
1.5.3 Choix des variables, choix du nombre d'harmoniques	48
I.5.4 Fonctions d'erreur, mécanismes d'erreurs	54
I.5.5 Résolution numérique du système (I.80)	54
I.5.5.1 Minimisation d'une fonction	55
I.5.5.2 Résolution d'un système d'équations non linéaires	55
I.5.6 Optimisation	57
I.5.7 Cas des excitations multifréquentielles	59
I.5.8 Autres évolutions de la méthode d'équilibrage harmonique	62
I.5.8.1 La stabilité	62
I.5.8.2 Analyse du bruit	62
L5.9 Applications - Conclusion	62
I.6 Comparaison des différentes méthodes	63
	55

-

Chapitre II: Modélisations en régime non linéaire des TECs	3
II.1 Introduction :	3
II.2 Modèles physiques analytiques : 84	4
II.3 Modèles physiques numériques: 86	6
II.3.1 Les modèles macroscopiques: 87	7
II.3.2 Modèles particulaires: 88	8
II.4 Modèles phénoménologiques : 89	9
II.4.1 Expressions du courant Ids :	1
II.4.2 Expressions de la capacité Cgs: 104	4
II.4.3 Expressions pour le courant d'avalanche:	6
II.5 Conclusion : choix d'un modèle 10	1
Chapitre III: Détermination et validation d'un modèle non linéaire de TEC	9
III.1 Introduction 119	9
III.2 Réalisation technologique et filières des circuits intégrés hyperfréquences à Thomson-	
TCM 120	0
III.2.1 Description des étapes technologiques	0
III.2.2 Les différentes filières de circuits intégrés monolithiques hyperfréquences	
de TCM 12	4
III.2.3 Mesures en cours et en fin de fabrication communes à toutes les filières	~
	0
III.2.3.1 Mesures statiques	U
III.2.3.2 Mesures hyperfrequences sous pointes	0
III.2.3.3 SUIVI de filiere	
III.3 Determination d'un modele non inteaire	10 In
III.3.1 Caracterisation et modélisation petit signal	in in
III.3.1.2 Détermination d'un schéma équivalent linéaire	3
III 3 1 3 Variations des paramètres du schéma linéaire en fonction	-
des tensions V _{cs} , V _{rs} ,	17
III.3.1.4 Variations des paramètres du schéma équivalent en fonction	
de la température	57
III.3.2 Modèle grand signal 16	52
III.3.2.1 Le courant grille Schottky Igs	54
III.3.2.2 Le courant d'avalanche Idg	56
III.3.2.3 La capacité Cgs 16	59
III.3.2.4 Le courant drain source Ids	59
III.4 Validation du modèle non linéaire 18	30
III.4.1 Caractéristiques statiques 18	30
III.4.2 Simulation des paramètres [S] petit signal	30
111.4.3 Validation du modèle en régime grand signal	51
III.4.3.1 Banc de puissance et de "load-puil"	51
III.4.3.2 Simulation en regime grand signal	00 70
III.4.3.5 Comparaison simulations-mesures de puissance)1
III.4.3.4 Discussion de la methode de vandation grand signal	18
III.5 Limitations et domaine de vanuite du modele	18
III 5 1 1 Limitations en fréquences 20	18
III 5 1 2 Limitation de configuration du TEC	18
III.5.2 Limitations dues aux méthodes de caractérisation	20
III.5.2.1 Limitations liées aux mesures de Ids en impulsions	20
III.5.2.2 Extraction du courant Ids à partir des mesures de	
paramètres [S] 22	23
III.5.3 Limitations dues à la modélisation des non-linéarités	24
III.5.3.1 Limitations dues au choix des non-linéarités	27

III.5.3.2 Limitations liées au choix des expressions analytiques 229
III.6 Conclusion
Chapitre IV: Conception d'un amplificateur monolithique de puissance 1 W en bande C 239
IV.1 Introduction
IV.2 Préliminaires à la conception d'un amplificateur de puissance
IV.2.1 Point de fonctionnement optimum, impédance de charge optimale
théorique
IV.2.2 Caractérisation grand signal des TECs
IV.2.2.1 Mesures de paramètres grand signal du TEC 247
IV.2.2.2 Mesures de "load-pull" 248
IV.3 Conception "quasi-linéaire" de l'amplificateur de puissance 1 W
IV.3.1 Méthodologie
IV.3.1.1 Principe
IV.3.1.2 Application de cette méthode à un amplificateur
monolithique 1W, bande C 259
IV.3.2 Choix d'une topologie
IV.3.2.1 Avantages et inconvénients d'une structure arborescente 261
IV.3.2.2 Réalisation
IV.3.3 Résultats de simulation
IV.3.3.1 Simulations en régime linéaire
IV.3.3.2 Saturation des étages
IV.4 Exploitation des résultats de mesures de circuits
IV.4.1 Mesures sous pointes des plaques
IV.4.1.1 Mesures statiques
IV.4.1.2 Mesures en paramètres [S] sous pointes
IV.4.1.3 Mesures sous pointes en paramètres [S] des amplificateurs 276
IV.4.2 Mesures en boîtiers et alumines
IV.4.2.1 Mesures en puissance des transistors
IV.4.2.2 Mesures en puissance des amplificateurs
IV.4.2.3 Mesures de paramètres [S] petit signal des circuits
IV.4.3 Comparaison mesures - simulations non linéaires de l'amplificateur de
puissance
IV.5 Conclusion
Conclusion
Annexes

Introduction

L'évolution technique des équipements dans les domaines des télécommunications, des radars et contre-mesures exige le remplacement des tubes à ondes progressives par des amplificateurs de puissance à l'état solide dans les émetteurs. En particulier, les antennes à balayage électronique nécessitent l'intégration maximale des fonctions hyperfréquences, c'est à dire l'utilisation de circuits intégrés monolithiques hyperfréquences sur Arséniure de Gallium ("MMIC"). Cette intégration permet d'accroître la fiabilité et les performances du système (précision, reproductibilité, appairements de circuits) tout en réduisant le poids et l'encombrement.

S'il est possible d'effectuer dans les circuits hybrides des retouches sur les composants après réalisation pour atteindre les objectifs fixés, il n'en est pas de même dans les circuits intégrés monolithiques où tous les composants sont réalisés sur le même substrat. C'est pourquoi la conception de circuits intégrés monolithiques hyperfréquences nécessite l'utilisation de modèles beaucoup plus fiables et précis afin de prédire le plus exactement possible le comportement du circuit, en régime linéaire et non linéaire et prendre en compte dans la simulation des circuits les dispersions technologiques.

L'objectif de cette étude est d'établir un modèle non linéaire de transistor à effet de champ (TEC) en Arséniure de Gallium pour la simulation d'amplificateurs de puissance en classe A. Nous commençons par faire le point sur les différentes méthodes et les logiciels d'analyse non linéaire des circuits microondes. Après une revue des modèles de TEC non linéaires existants, nous développerons un modèle de TEC non linéaire basé sur une description analytique de son comportement électrique. Après validation de ce modèle, son utilisation conduira à la réalisation d'amplificateurs monolithiques de puissance fournissant 1W en bande C.

Une partie de ce travail a été financée par la DAII, contrat nº 83.35.238.

Chapitre I: Méthodes d'analyse non linéaire

I.1 Introduction

Durant ces dix dernières années, et comme le montre le nombre de publications et de sessions de conférences dédiées à ce sujet ([1], [2], [3], [4], [5], [6], [7]), l'apparition de méthodes de simulation non linéaire spécifiquement adaptées aux hyperfréquences a bouleversé les techniques de conception en ce domaine. Cet intérêt a suivi l'avancée technologique des circuits intégrés monolithiques hyperfréquences : la complexité de ces circuits s'accroissant, leur conception nécessite des outils de CAO fiables, plus performants et plus rapides. Depuis deux ans environ, ces travaux sur les méthodes d'analyse non linéaire aboutissent à la commercialisation de nouveaux simulateurs non linéaires : TOAST (CAO-line Habigand), MNS (Hewlett-Packard Corporation), LIBRA (EEsof, Inc.), MICROWAVE HARMONICA (Compact Software, Inc.).

On peut distinguer quatre types de méthodes :

- les fonctions de transfert non linéaires ou séries de Volterra, séries de Puissance,

- les fonctions de description, ou paramètres grands signaux ou variables aux accès,

- les méthodes temporelles,

- les méthodes hybrides ou tempo-fréquentielles : l'équilibrage harmonique ("Harmonic balance").

Dans ce chapitre, nous allons développer successivement ces quatre approches.

Rappelons que les méthodes d'analyses non linéaires décrites ici mettent en application les lois de Kirchhoff : les dimensions physiques des composants doivent donc être négligeables par rapport à la longueur d'onde du signal à l'intérieur de ces composants [8].

I.2 Séries de Volterra - séries de puissance

I.2.1 Méthode des séries de Volterra

Cette méthode définit la notion de fonction de transfert et réponse impulsionnelle d'un circuit non linéaire.

I.2.1.1 Principe

Cette méthode est fondée sur la décomposition en séries de Volterra [9],[10],[11]. En 1930, Volterra [12] a montré que chaque fonction G(x) continue dans l'espace des fonctions continues peut être représentée par le développement suivant :

$$G(x) = \sum_{n=0}^{\infty} g_n(x)$$
(I.1)

avec
$$g_n(x) = \int_a^b \dots \int_a^b h_n(t_1, \dots, t_n) x(t_1) x(t_2) \dots x(t_n) dt_1 \dots dt_n$$
 (I.2)

Wiener a appliqué cette décomposition en séries de Volterra à l'analyse des systèmes non linéaires [13]. Par analogie avec le théorème de convolution utilisé dans l'analyse des systèmes linéaires, il a considéré que le signal de sortie y(t) d'un système non linéaire est fonction du signal appliqué à l'entrée x(t), la relation entrée-sortie étant une décomposition en séries de Volterra. Tant que les non linéarités analysées sont faibles, la solution peut être approchée par les premiers termes de la série.

* Cas du système linéaire



Soit h(t) la réponse impulsionnelle du circuit.

Les signaux d'entrée et sortie d'un système linéaire sont liés dans le domaine temporel par l'équation de convolution :

$$y(t) = h(t) x(t)$$
 (I.3)

soit encore :

$$y(t) = \int_{-\infty}^{+\infty} h(t-u) x(u) du = \int_{-\infty}^{+\infty} h(u) x(t-u) du \qquad (I.4)$$

Dans le domaine fréquentiel, l'équation (I.3) s'écrit :

Y(f) = H(f) X(f) (1.5)

où H(f) est la fonction de transfert du système.

* Système non linéaire

Le signal de sortie y(t) est défini par une décomposition en séries de Volterra du signal d'entrée :

$$y(t) = \int_{-\infty}^{+\infty} h_1(u) x(t-u) du + \iint_{-\infty}^{+\infty} h_2(u_1, u_2) x(t-u_1) x(t-u_2) du_1 du_2 \dots + \\ \dots + \int_{-\infty}^{+\infty} hn(u_1, u_2, \dots u_n) x(t-u_1) x(t-u_2) \dots x(t-u_n) du_1 du_2 \dots du_n$$
(I.6)

ou:
$$y(t) = \sum_{n=1}^{\infty} y_n(t)$$
 (I.7)

avec :

$$y_{n}(t) = \int_{-\infty}^{+\infty} h_{n}(u_{1}, u_{2}...u_{n}) x(t-u_{1}) x(t-u_{2})...x(t-u_{n}) du_{1} du_{2}...du_{n}$$
(I.8)

Le noyau d'ordre n, $h_n(u_1, u_2, ..., u_n)$ est appelé réponse impulsionnelle non linéaire d'ordre n.

Remarque : Il existe plusieurs façons de montrer que la série (I.7) converge et que la valeur de chaque terme décroît quand l'ordre augmente. Dans le cas particulier d'un système linéaire, $h_1(u_1)$ est la réponse impulsionnelle de ce système, et $h_n(u_1,u_2,...,u_n)=0$ pour $n \neq 1$.

L'utilisation des séries de Volterra dans l'analyse d'un système non linéaire est bien la généralisation de l'intégrale de convolution utilisée dans l'analyse des systèmes linéaires. La figure I.1 illustre cette représentation.



La transformée de Fourier de dimension n du noyau d'ordre n $h_n(u_1, u_2, ..., u_n)$ est appelée fonction de transfert du n^{ème} ordre :

$$H_{n}(f_{1}, f_{2}, \dots, f_{n}) = \int_{-\infty}^{+\infty} \int_{-\infty}^{+\infty} h_{n}(u_{1}, u_{2}, \dots u_{n})$$
$$x \exp[-j2\pi(f_{1}u_{1}+f_{2}u_{2}+\dots+f_{n}u_{n})]df_{1}\dots df_{n}$$
(I.9)

et réciproquement :

$$h_{n}(u_{1}, u_{2}, \dots, u_{n}) = \int_{-\infty}^{+\infty} \int_{-\infty}^{+\infty} H_{n}(f_{1}, f_{2} \dots f_{n}) \\ x \exp[j2\pi(f_{1}u_{1}+f_{2}u_{2}+\dots+f_{n}u_{n})]df_{1}df_{2}\dots df_{n}$$
(I.10)

alors :

$$y_{n}(t) = \int_{-\infty}^{+\infty} \int_{-\infty}^{+\infty} H_{n}(f_{1}, f_{2}...f_{n}) = \frac{\pi}{3} X(f_{i}) \exp(j2\pi f_{i} t) df_{i}$$
(I.11)

En prenant la transformée de Fourier de (I.11) on obtient :

$$Y_{n}(f) = \int_{-\infty}^{+\infty} \int_{-\infty}^{+\infty} H_{n}(f_{1}, f_{2}...f_{n}) \quad \delta(f-f_{1}, f-f_{2}, ...f-f_{n}) \frac{\pi}{1} X(f_{1}) df_{1}$$

$$(I.12)$$

$$Yec \qquad \int_{-\infty}^{+\infty} \int_{-\infty}^{+\infty} \delta(f-f_{1}, f-f_{2}..., f-f_{n}) \frac{\pi}{1} df_{2}...df_{n} = 1,$$

$$et \delta est la fonction de Dirac$$

avec

le spectre complet du signal de sortie est donné par :

$$Y(f) = \sum_{n=1}^{\infty} Y_n(f)$$
(I.13)

Si on pose : $Y_n(f_1, f_2, ..., f_n) = H_n(f_1, f_2, ..., f_n) X(f_1) X(f_2) ... X(f_n)$ (I.14)

On peut montrer que :

$$Y_{n}(f) = \int_{-\infty}^{+\infty} \int_{-\infty}^{+\infty} Y_{n}(f_{1}, f_{2}...f_{n}) \, \delta(f - f_{1}, f - f_{2}, ...f - f_{n}) \, df_{1}df_{2}...df_{n}$$
(I.15)

L'analyse par les séries de Volterra nécessite donc le calcul de n fonctions de transfert non linéaires : H_1 , H_2 , ..., H_n .

I.2.1.2 Détermination des fonctions de transfert non linéaires

Deux méthodes classiques de calcul des fonctions de transfert non linéaires sont ici rappelées.

I.2.1.2.a Méthode des entrées harmoniques ou "probing"

Le signal d'entrée x(t) est la somme de plusieurs signaux de fréquences différentes, qui peuvent être incommensurables :

$$x(t) = \sum_{i=1}^{n} \exp(j \omega_i t)$$
 (I.16)

le terme d'ordre n du développement en série du signal de sortie y(t) s'écrit :

n!
$$S[H_n(f_1, f_2, ..., f_n)] \exp[j2\pi(f_1 + ... + f_n)t]$$
 (I.17)

ou
$$y_n(t) = \begin{cases} k & k \\ \sum \dots \sum H_n(j\omega_{k1}, \dots, j\omega_{kn}) & x \exp[j(\omega_{k1} + \omega_{k2} + \dots + \omega_{kn})] \\ k_1 = 1 & k_n = 1 \end{cases}$$
 (I.17 bis)

où la fonction de transfert est symétrisée par rapport à chacune des variables f1,...,fn.

Le terme exponentiel de (I.17) suggère une méthode récursive pour déterminer les fonctions de transfert non linéaires de l'équation définissant le comportement du système:

- le système est excité par une simple exponentielle $x(t) = \exp(j\omega_1 t)$, ce qui permet de calculer $H_1(f_1)$,

- puis la somme de 2 exponentielles est appliquée, on détermine alors $H_2(f_1, f_2)$ en terme de $H_1(f_1)$.

La procédure continue avec une excitation exponentielle supplémentaire ajoutée en entrée à chaque pas. La fonction de transfert d'ordre n est ainsi construite à partir des fonctions de transfert d'ordres inférieurs.

<u>exemple</u> :



Considérons un circuit comprenant une capacité et une résistance linéaires, une résistance non linéaire et une source de courant en parallèle (figure I.2). Le courant dans la résistance non linéaire est G_2v^2 où v est la tension de sortie.

L'équation du système est donnée par :

$$i(t) = C \frac{dv}{dt} + G_1 v(t) + G_2 v^2(t)$$
 (I.18)

Ici l'entrée est x(t) = i(t), et la sortie y(t) = v(t).

Pour déterminer la fonction de transfert d'ordre 1, posons $i(t) = \exp(j\omega_1 t)$. En utilisant la formule (I.17) pour n = 1, avec $y_1(t) = v(t) = H_1(f_1) \exp(j\omega_1 t)$, on obtient en égalisant les coefficients de $\exp(j\omega_1 t)$ dans les deux membres de l'équation (I.18) :

$$1 = (j\omega_1 C + G_1) H_1(f_1)$$

d'où

$$H_1(f) = \frac{1}{j\omega_1 C + G_1}$$
 (I.19)

Maintenant, posons $i(t) = \exp(j\omega_1 t) + \exp(j\omega_2 t)$,

et
$$y_1(t) + y_2(t) = v(t)$$
 avec $y_1(t) = H_1(f_1) \exp(j\omega_1 t) + H_1(f_2) \exp(j\omega_2 t)$,
 $y_2(t) = H_2(f_1, f_1) \exp(j2\omega_1 t) + 2H_2(f_1, f_2) \exp[j(\omega_1 + \omega_2)t] + H_2(f_2, f_2) \exp(j2\omega_2 t)$

En identifiant les coefficients de $\exp(j(\omega_1 + \omega_2)t)$ dans les deux membres de l'équation (I.18), on obtient :

$$0 = 2[j(\omega_1 + \omega_2)C + G_1] H_2(f_1, f_2) + 2G_2 H_1(f) H_2(f_2)$$

d'où

$$H_{2}(f_{1}, f_{2}) = -G_{2} H_{1}(f_{1}) H_{2}(f_{2}) H_{1}(f_{1}+f_{2})$$

$$= \frac{-G_{2}}{(j\omega_{1}C+G_{1})(j\omega_{2}C+G_{1})[j(\omega_{1}+\omega_{2}) C + G_{1}]}$$
(I.20)

Cette procédure peut être poursuivie indéfiniment pour obtenir des fonctions de transfert non linéaires d'ordres supérieurs.

I.2.1.2.b Méthode des courants non linéaires

Cette méthode s'applique aux systèmes non linéaires dont les non linéarités se mettent sous la forme de séries de puissance. Cette approche s'effectue en examinant successivement les réponses non linéaires d'ordres croissants du circuit caractérisé par une équation différentielle non linéaire :

$$x(t) = \sum_{r=0}^{\infty} \beta_r \frac{d}{dt} y(t) + \sum_{n=2}^{\infty} K_n y^n(t)$$
(cas d'un système à 1 sortie) (I.21)

On introduit le concept du courant non linéaire d'ordre n :

$$i_{n}(t) = \sum_{m=2}^{\infty} K_{m} \left[\frac{d}{dz^{m}} \left[\sum_{s=1}^{\infty} z^{s} v_{s}(t) \right]^{m} \right]_{z=0}$$
(I.22)

Au lieu de résoudre l'équation différentielle non linéaire (I.21), la solution est approchée en résolvant successivement les mêmes équations différentielles linéaires, mais avec à chaque pas de calcul une excitation non linéaire différente. Cette excitation est fonction des solutions des composantes d'ordres inférieurs de la réponse non linéaire obtenues aux pas précédents. La somme des composantes constitue le développement en série de la réponse totale.

En résumé, dans le cas d'un circuit non linéaire à 1 non linéarité du type série de puissance :

- étape 1 : Résoudre pour la réponse du 1er ordre $v_1(t)$ comme si la non linéarité était enlevée du circuit.

 $v_1(t)$ est la réponse de cette partie linéaire à l'excitation i(t).

- étape 2 : Une fois $v_1(t)$ trouvé, on calcule le courant non linéaire $i_2(t)$ à chaque $v_{n-1}(t)$ trouvé, calculer le courant non linéaire $i_n(t)$. (selon I.22)

- étape 3 : Résoudre avec $v_n(t)$ l'équation différentielle linéaire :

 $L[v_n(t)] + i_n(t) = 0$

L désigne les opérations du circuit linéaire, et $i_n(t)$ le courant non linéaire calculé à l'étape 2, connaissant $v_1(t)$... $v_{n-1}(t)$.

Finalement la réponse totale vaut : $v(t) = \sum_{n=1}^{\infty} v_n(t)$

Les éléments non linéaires typiques auxquels cette méthode s'applique, sont les suivants:

- . Conductance non linéaire : $i(t) = \sum_{n=1}^{\infty} K_n v^n(t) = K(v)$ (I.23)
- . Inductance non linéaire : $i(t) = \sum_{n=1}^{\infty} \Psi_n \int_{-\infty}^{+\infty} v^n(t) dt = \Gamma(v)$ (I.24)
- . Capacité non linéaire : $i(t) = \frac{d}{dt} \sum_{n=1}^{\infty} \gamma_n v^n(t) = \frac{d}{dt} \gamma(v)$ (I.25)

. Non linéarité dépendante :

$$i(t) = \sum_{m=1}^{\infty} \sum_{n=1}^{\infty} c_{mn} u^{m}(t) v^{n}(t) = \Gamma(u,v) \qquad (I.26)$$

u et v sont des tensions à des points différents du circuit

. Admittance non linéaire généralisée :

$$i(t) = \sum_{n=1}^{\infty} \int_{-\infty}^{+\infty} \int_{-\infty}^{+\infty} h_n(\tau_1, \dots, \tau_n) \frac{\pi}{n} v(t-\tau_i) d\tau_i = H(v)$$
(I.27)

I.2.1.2.c Application aux réseaux

Ces deux méthodes de détermination des fonctions de transfert non linéaires peuvent être combinées, ce qui conduit à une solution générale du problème des réseaux non linéaires contenant des éléments non linéaires dont l'expression est du type séries de puissance (Bussgang et al, 1974 [9]). D'autres méthodes de calcul de la description des réseaux non linéaires en fonction des séries de Volterra existent : une méthode de recherche systématique des noyaux, approche basée sur les séries de puissance non commutatives, a été récemment décrite par Lamnabhi [14]. Cette méthode utilise des logiciels de calcul symbolique tels que MACSYMA ou REDUCE, et présente l'avantage d'être plus facilement implantée sur calculateur que les approches traditionnelles.

Cheng et Everard [15] ont proposé une nouvelle technique de calcul des noyaux dans le cas des oscillateurs. L'originalité de leur méthode est dans la façon de décomposer le circuit, et de calculer les noyaux par la méthode des courants non linéaires avec un algorithme itératif de relaxation qui réinitialise les valeurs des courants :

$$I_k = p I_{k+1} + (1-p)I_k$$
 avec $0 (I.28)$

I.2.1.3 Limitations - applications

La solution du 1er ordre $H_1(f)$ est calculée en négligeant les termes non linéaires d'ordre supérieur à 1. La méthode étant récursive, la fonction de transfert non linéaire $H_1(f)$ est utilisée pour obtenir les noyaux d'ordres supérieurs. Dans le cas de non linéarités fortes, cette méthode peut amener à commettre des erreurs importantes. Une autre restriction de cette méthode aux systèmes faiblement non linéaires provient de la complexité algébrique pour déterminer des fonctions de transfert non linéaires d'ordre supérieur à 3.

Le principal intérêt de cette méthode est de permettre l'analyse de systèmes non linéaires assez complexes en régime faiblement non linéaire, avec des signaux d'entrée de fréquences incommensurables. Cette technique est adéquate pour le calcul d'intermodulation, de la conversion modulation d'amplitude en modulation de phase, de la modulation croisée ... Elle a été appliquée avec succès à l'analyse de circuits hyperfréquences tels que :

- des mélangeurs à TEC GaAs en bande X (Harrop 1978, [16], [17]) et en bande L (Minasian 1981, [18]). Des simulations de gain de conversion en accord avec les mesures sont montrées. Le TEC est représenté respectivement par 4 éléments non linéaires (Cgs, Cgd, gm, Gds) décrits par des séries de Volterra à 2 dimensions, et 2 éléments non linéaires (Cgs, gm) décrits par des séries de Taylor.

- La caractérisation en puissance et en intermodulation d'ordre 3 de TEC en bande X, en large bande, (Lambrianou et al 85 [19], Law-Aitchison 86 [20]),

- un amplificateur distribué 2-40 GHz (Maas-Neilson 90 [21]) calcul d'intermodulation

- un oscillateur à TEC en bande S (Hu et al 1989 [22]) l'analyse donne rapidement de façon précise l'amplitude du signal et la fréquence d'oscillation. Trois éléments non linéaires sont mis en jeu (Cgs, gm, gd).

- un oscillateur à TEC en bande C (Cheng et al 1990 [15]).

Cette méthode semble susciter depuis quelques années un regain d'intérêt avec l'apparition de nouvelles méthodes de calcul des fonctions de transfert non linéaires ([15], [14]) et de logiciel à usage général [23]. Ce dernier utilise une formulation nodale et applique la méthode des courants non linéaires. Des travaux récents tendent à supprimer la limitation de l'analyse par les séries de Volterra aux non linéarités faibles [24].

I.2.2 Séries de Puissance

I.2.2.1 Principe

L'analyse par les séries de puissance [5],[10] est simple à manier mais nécessite l'hypothèse souvent irréaliste que le circuit contient seulement des non linéarités à transfert sans mémoire, c'est-à-dire que la non linéarité d'amplitude domine la conversion de la modulation d'amplitude en modulation de phase.



Figure I.3
a) système non linéaire sans mémoire
b) modélisation par les séries de puissance d'un système non linéaire :
H(ω) est un circuit linéaire, f(z) la fonction de transfert non linéaire sans mémoire.

Dans le cas d'un système sans mémoire, la grandeur de sortie peut être représentée en séries de puissance de la grandeur d'entrée :

$$y(t) = f(z(t)) = \sum_{n=1}^{N} a_n z^n(t) = a_1 z(t) + a_2 z^2(t) + a_3 z^3(t) + \dots$$
 (I.29)

$$y(t) = \sum_{n=1}^{N} z_n(t)$$

ou

Le problème est ensuite traité par le théorème de substitution des sources de courants en parallèle.

Relation avec les séries de Volterra

Un tel système peut être décomposé en un réseau linéaire dont la fonction de transfert est $H(\omega)$, et un réseau non linéaire dont la fonction de transfert non linéaire de la forme (I.29) (voir figure I.3).

Supposons que le signal d'entrée est la somme de signaux de fréquences différentes (voir même incommensurables) :

$$x(t) = \frac{1}{2} \sum_{\substack{q=-Q\\q\neq o}}^{Q} X_{q} \exp(j\omega_{q}t)$$
(I.30)

A la sortie du réseau linéaire :

$$z(t) = \frac{1}{2} \sum_{q=-Q}^{Q} X_{q} H(\omega_{q}) \exp(j\omega_{q}t)$$
(I.40)

Les termes en sortie de la non linéarité sont du type :

$$a_{n} z^{n}(t) = a_{n} \begin{bmatrix} 1 & \sum_{q=-Q}^{Q} X_{q} H(\omega_{q}) \exp(j\omega_{q}t) \\ q = -Q \end{bmatrix}^{n}$$

$$= \frac{a}{2^{n}} \sum_{q_{1}=-Q}^{Q} \cdots \sum_{q_{2}=-Q}^{Q} \sum_{q_{n}=-Q}^{+Q} X_{q1} X_{q2} \cdots X_{qn} H(\omega_{1}) H(\omega_{2}) \cdots H(\omega_{n})$$

$$\times \exp[j(\omega_{q1}+\omega_{q2}+\cdots+\omega_{qn})t]$$

$$(I.41)$$

La réponse entière est :

$$y(t) = \sum_{n=1}^{N} a_n z_n(t)$$

$$y(t) = \sum_{n=1}^{N} a_{n} \sum_{q_{1}=-Q}^{Q} \sum_{q_{2}=-Q}^{Q} \sum_{q_{n}=-Q}^{Q} X_{q1} X_{q2} \dots X_{qn} H(\omega_{q1}) H(\omega_{q2}) \dots H(\omega_{qn})$$

$$x \exp[j(\omega_{q1}+\omega_{q2}+\dots+\omega_{qn})t]$$
(I.42)

Dans le cas de l'analyse par les séries de Volterra, si l'excitation appliquée au système est du type de l'équation (I.30), alors la réponse peut s'exprimer sous la forme suivante (voir équation (I.11)):

$$y(t) = \sum_{n=1}^{N} \frac{1}{2^{n}} \sum_{q_{1}=-Q}^{Q} \sum_{q_{2}=-Q}^{Q} \sum_{q_{n}=-Q}^{Q} \sum_{q_{1}=-Q}^{Q} X_{q1} X_{q2} \dots X_{qn} H(\omega_{q1})H(\omega_{q2}) \dots H(\omega_{qn})$$

$$x \exp[j(\omega_{q1}+\omega_{q2}+\dots+\omega_{qn})t] \quad (I.43)$$

En comparant (I.42) et (I.43), on constate que l'analyse par les séries de puissance peut être considérée comme un cas particulier de l'analyse par les séries de Volterra, où la fonction de transfert d'ordre n s'écrit :

$$H_n(\omega_{q1}, \omega_{q2}, \ldots, \omega_{qn}) = a_n H(\omega_{q1}) \cdot H(\omega_{q2}) \ldots H(\omega_{qn})$$
(I.44)

I.2.2.2 Applications, limitations [5], [10]

Cette approche permet de trouver des relations simples entre :

- la puissance de sortie à 1 dB de compression et les 3 premiers coefficients de la série de puissance (x, y = tensions),

- le point d'intermodulation d'ordre 3 et la puissance de sortie à 1dB de compression,

- la dynamique, le point d'intermodulation d'ordre 3, et le facteur de bruit,

- la modulation croisée.

Les principales limitations de cette approche sont :

- elle nécessite des circuits qui présentent une fonction de transfert simple, et le nombre de termes est souvent limité à 3 ou 5, (au delà, les calculs deviennent complexes, et le temps de calculs excessif);

- elle ne peut prendre en compte des non linéarités qui ont une mémoire, en particulier les capacités non linéaires (plus précisément la capacité Cgs d'un TEC),

- elle ne peut traiter des circuits avec contre-réaction, ainsi que des éléments non linéaires à 2 variables (par exemple Cgs et Rds d'un TEC).

I.2.2.3 Perspectives

Récemment une nouvelle technique fréquentielle est apparue [25] à [30] : les séries de puissance généralisées (GPSA = Generalized power series analysis). Des relations la relient à l'analyse par les séries de Volterra, mais l'analyse par les séries de puissance généralisées n'est pas limitée aux signaux faiblement non linéaires et aux systèmes sans mémoire, comme précédemment. En effet, les séries de puissance généralisées (SPG) sont des séries de puissance avec des coefficients complexes et des retards dans le temps dépendant de l'ordre de la série.

Soit x l'excitation d'un système (somme de N signaux à des fréquences différentes) :

$$x(t) = \sum_{k=1}^{N} x_{k}(t) = \sum_{k=1}^{N} |X_{k}| \cos(\omega_{k}t + \phi_{k})$$
(I.45)

la réponse en sortie du système s'écrit (SPG) :

$$y(t) = \sum_{l=0}^{\infty} a_{l} \qquad \left[\begin{array}{c} \sum_{k=1}^{N} b_{k} \ x_{k}(t-\tau_{k,l}) \end{array} \right]^{l} \qquad (I.46)$$

où :
$$a_{l} \text{ est un coefficient complexe} \\ b_{k} \text{ est un coefficient réel} \\ l \text{ est l'ordre de la série} \\ \tau_{k,l} = \qquad \text{retard qui dépend de l'ordre de la série et de l'indice de la composante fréquentielle d'entrée.}$$

On peut montrer d'après (I.45) et (I.46) que la composante fréquentielle en sortie Y_{q} , relative à la fréquence radiale ω_q peut s'écrire sous la forme d'une somme de produits d'intermodulation [28] :

$$Y_{q} = \sum_{n=0}^{\infty} \sum_{\substack{n_{1},\dots,n_{N} \\ |n_{1}|+\dots+|n_{N}| = n}} \sum_{k=1}^{N} u_{k} \omega_{k}$$

$$n = \text{ ordre de l'intermodulation.} \qquad (I.47)$$

23

Alors la dérivée de cette composante fréquentielle Y_q par rapport à la m^{ème} composante d'entrée ($X_m = |X_m| \exp(j\phi m)$) s'exprime simplement :

$$\frac{\partial Y}{\partial |X_m^q|} = \sum_{\substack{n=0 \\ n_1|+\ldots+|n_n|=n}}^{\infty} \sum_{\substack{n=0 \\ n_1,\ldots,n_n}} \frac{\partial U}{\partial |X_m^q|}$$
(I.48)

et

$$\frac{\partial Y}{\partial [\phi_m^q]} = \sum_{n=0}^{\infty} \sum_{\substack{n_1, \dots, n_N \\ |n_1| + \dots + |n_n| = n}} \frac{\partial U}{\partial [\phi_m]}$$
(I.48 bis)
avec $\frac{\partial U}{\partial \phi_m^q} = jn_m U_q$

Dans le programme FREDA (*FREquency Domain Analysis*) développé par Rhyne et Steer, l'état stationnaire du circuit à analyser est déterminé par la minimisation d'une fonction d'erreur. Dans ce programme, le circuit analysé est décomposé en un sous-circuit linéaire et un sous-circuit non linéaire (analogie avec l'équilibrage harmonique (partie 4)). La fonction d'erreur est alors définie comme la somme des carrés des courants totaux à chaque noeud d'interconnexion des sous-circuits linéaire et non linéaire, c'est-à-dire comme l'erreur dans l'application de la loi des courants de Kirchhoff.

$$E = \sum_{p=1}^{N} \sum_{q=1}^{Q} |I_{p,q}|^{2}$$
(I.49)
avec $I_{p,q} =$ courant total au noeud q à l'indice fréquentiel q
 $Q =$ nombre total de noeuds d'interconnexion entre les sous-
circuits linéaire et non linéaire
 $N =$ nombre total de fréquences considérées.

Cette fonction est alors minimisée par une procédure itérative de Newton par bloc :

J = matrice jacobienne $[J(x_i)]_{j,k} = \frac{\partial F_j(x_i)}{\partial (x_i)_k}$

$$x_{i+1} = x_i - J^{-1}(x_i) F(x_i)$$
 (1.50)

où

 F_i = erreur dans la loi des courants de Kirchhoff dépend de variables indépendantes (vecteur x)

$$E = \sum_{i=1}^{p} F_i^2(x)$$

En utilisant des techniques itératives de minimisation, Rhyne et Steer ont exploité le fait que les composantes fréquentielles des courants et tensions nodales, ainsi que leurs dérivées sont disponibles immédiatement (grâce aux formules (I.47) et (I.48) pour le sous-circuit non linéaire).

Les premières versions de FREDA ne pouvaient manier des non linéarités multidimensionnelles : par exemple, le courant Ids était décomposé en une transconductance non linéaire gm fonction de Vgs seulement, en parallèle avec une conductance non linéaire Rds fonction de Vds ([25] à [28]).

Depuis 1989, ce programme traite des non linéarités multidimensionnelles [29], en combinant un algorithme de Samanskii et l'itération par Bloc de Newton. Dans les versions précédentes, le programme utilisait une table de transformation entrée-sortie (méthode des tables), dans la dernière version (FREDA2) une méthode d'opérateur arithmétique est utilisée (GPSA - AOM (Arithmetic operator method)). Cette méthode est basée sur l'addition et la multiplication complexes directes :

Si y(t) la réponse en sortie du système dépend de deux variables indépendantes x(t) et z(t):

$$x(t) = \sum_{n=0}^{N} x_{n}(t) = \sum_{n=0}^{N} |X_{n}| \cos(\omega_{n}t + \omega_{n})$$

$$z(t) = \sum_{m=0}^{M} z_{m}(t) = \sum_{m=0}^{M} |Z_{m}| \cos(\omega_{m}t + \theta_{m})$$
(I.51)

alors la composante fréquentielle de la réponse en sortie du système $Y\omega_q$ à la fréquence ω_q s'écrit :

$$Y_{\omega q} = \sum_{\sigma=0}^{\infty} \sum_{\rho=0}^{\infty} a_{\omega q,\sigma,\rho} \left\{ \sum_{n=0}^{N} x_n (t-\tau_n) \right\}_{m=0}^{\sigma} \left[\sum_{m=0}^{M} z_m (t-\lambda_m) \right]_{\omega q}^{\rho} \right\}_{\omega q}$$
(1.52)

 σ , ρ ordre de la série

Pour diminuer le temps de calcul, une fonction de "mapping" spectral permet d'éviter les redondances en fréquences. La factorisation des séries de puissance réduit aussi d'un facteur 2 le temps de calcul.

25

Avec FREDA, des circuits relativement simples ont été simulés :

- un amplificateur moyenne puissance à un étage à TEC en bande S
(2.35GHz) : compression du gain à 3 dB, intermodulation ([25], [26], [27], [29]),
- un mélangeur à diode en fréquences basses (fréquence OL = 1.1 kHz, fréquence signal RF : 1.3 kHz) [28].

Haywood et Chow [30] ont comparé les résultats de simulations d'amplificateurs 1 étage à TEC, à 2 GHz et 14 GHz, obtenus par les séries de Volterra et le type de méthode décrite précédemment, parfois appelée *Frequency domain Harmonic Balance*. Une bonne concordance entre ces simulations et les mesures est rapportée.

Comme la méthode décrite utilise le même genre d'algorithme que les méthodes d'équilibrage harmonique (voir I.5) (partition du circuit, minimisation d'une fonction d'erreur...), elle peut être facilement implantée dans un simulateur général. La description des non linéarités nécessite toutefois un traitement spécifique à ce genre de méthodes (séries de Volterra, séries de puissance, séries de Taylor, polynômes de Chebicheff...).

I.3 Fonction de description ou paramètres grands signaux

I.3.1 Principe

Cette méthode fréquentielle [31] permet d'étendre les notions d'impédance, d'admittance, de coefficient de réflexion à des circuits non linéaires. Ces grandeurs sont définies pour des signaux d'entrée de forme donnée : excitations sinusoïdales, signal continu, processus gaussien... Dans la suite de ce paragraphe nous nous limiterons au cas des signaux sinusoïdaux. La fonction de description est une linéarisation d'un opérateur non linéaire, pour une excitation donnée. Linéariser ne signifie pas ici, que l'on effectue une approximation pour de faibles signaux d'entrée (développement en série de Taylor, par ex.), mais une approximation au premier harmonique du signal de sortie (quand le signal d'entrée est supposé sinusoïdal).

* exemple :

Considérons un dipôle non linéaire (par exemple, une diode soumise à une tension sinusoïdale v, cf figure I.4) représenté par l'équation :

$$\mathbf{i}(\mathbf{t}) = \mathbf{f}(\mathbf{v}(\mathbf{t})) \tag{I.53}$$

Le signal d'entrée est sinusoïdal : $v(t) = V_1 \cos \omega t$ de période $T = 2\pi/\omega$ On veut représenter l'élément non linéaire par : $i^*(t) = G_{eq} v(t)$ (I.54) G_{eq} est défini par le critère qui minimise [i(t) - $i^*(t)$], ce critère s'écrit (voir I.3.2.2.b) :

$$\frac{\partial}{\partial G_{eq}} \int_{0}^{T} [i(t) - i^{*}(t)]^{2} dt = 0 \qquad (I.55)$$

soit :

$$\frac{\partial}{\partial G_{eq}} \int_{0}^{T} (f(v) - G_{eq} v)^{2} dt = 0$$

$$\int_{0}^{T} \frac{\partial}{\partial G_{eq}} [f^{2}(v) + G_{eq}^{2} v^{2} - 2G_{eq} f(v) v] dt = 0$$

On obtient donc :

$$G_{eq} = {}_{0} \int_{0}^{T} \frac{f(v(t)) v(t)dt}{\int_{0}^{1} v^{2}(t)dt}$$
(I.56)

Si l'on écrit (I.56) sous la forme :

$$G_{eq} = \int_{0}^{T} v^{2}(t) = \int_{0}^{T} f(v(t)) v(t) dt$$
 (I.57)

On met en évidence la notion de puissance: G_{eq} est la conductance équivalente qui absorberait la même puissance que l'élément non linéaire à la fréquence fondamentale (figure I.5).





Chapitre I: Méthodes d'analyse non linéaire

-

* Définition

Le signal d'entrée étant supposé sinusoïdal, la fonction de description en un point de polarisation donné est définie comme le rapport complexe de la composante au fondamental du signal de sortie par la grandeur du signal d'entrée au fondamental, avec les harmoniques supérieurs court-circuités dans le cas d'une représentation en admittance, en circuit ouvert pour la représentation en impédance. Dans le cas d'une représentation par des paramètres [S] ou coefficient de réflexion, les harmoniques supérieurs sont chargés sur les impédances de référence considérées [32] - (voir figure I.7 et tableau I.6). On voit donc que la précision d'une telle analyse dépend fortement des conditions de filtrage des harmoniques supérieurs.

I.3.2 Méthodes de calcul des fonctions de description





I.3.2.1 Calcul des fonctions de description par la minimisation de l'erreur quadratique moyenne (ou linéarisation optimale)

On veut exprimer la grandeur de sortie de l'élément non linéaire par une expression du type : $y^*(t) = \lambda x(t)$. λ est obtenu par la minimisation de l'erreur quadratique moyenne :

$$\frac{\overline{\epsilon^{2}}(t)}{T} = \frac{1}{T} \int_{0}^{0} \int [y(t) - y^{*}(t)]^{2} dt \qquad (I.58)$$

$$\frac{\partial \epsilon^{2}(t)}{\partial \lambda} = 0 \text{ permet de déterminer } \lambda$$

Paramètre considéré	type du signal d'entrée	fermeture à nf _o n≥2
γ	v	CC
Z	i	CO
S	a ⁺	Z _o

Table I.6: Type de filtrage des harmoniques supérieurs à 1 suivant la représentation choisie, en fonction de la description.



Alors
$$\lambda = \int_{0}^{T} f(x, \dots, \frac{dn}{dt^{n}} x) x(t) dt$$
 (I.59)

I.3.2.2 Approximation au premier harmonique

~

Pour une excitation sinusoïdale, la fonction de description d'un élément non linéaire peut être calculée en prenant le 1er harmonique du signal de sortie. Le signal de sortie du système (figure I.8) peut être décomposé en série de Fourier :

$$y(t) = \sum_{n=1}^{\infty} Y_n(a,\omega) \cos[n\omega t + \varphi_n(a,\omega)]$$
(I.60)

L'approximation au fondamental permet d'écrire la fonction de description de l'élément non linéaire :

$$N(a,\omega) = \frac{Y_1(a,\omega)}{a} \exp(j\varphi_1(a,\omega))$$
(I.61)

méthode de calcul de $N(a,\omega)$:

En multipliant (I.60) par sinut et en intégrant sur une période, on obtient :

$$\frac{2}{T_0} \int_{0}^{T} Y(t) \sin \omega t \, dt \qquad (I.62)$$

$$= \int_{0}^{T} Y_1(a,\omega) \cos[\omega t + \varphi_1(a,\omega)] \sin \omega t \, dt$$

$$= -Y_1(a,\omega) \sin[\varphi_1(a,\omega)]$$

de même, en multipliant (I.60) par cosut et en intégrant sur une période, on obtient :

$$\frac{2}{T_0} \int_{0}^{T} \dot{y}(t) \cos \omega t \, dt \qquad (I.63)$$
$$= \int_{0}^{T} Y_1(a,\omega) \cos[\omega t + \varphi_1(a,\omega)] \cos \omega t \, dt = Y_1(a,\omega) \cos[\varphi_1(a,\omega)]$$

les équations (I.62) et (I.63) donnent :

$$\frac{2}{T} \int_{0}^{T} y(t) \exp(-j\omega t) dt = Y_{1}(a,\omega) \exp[j\varphi_{1}(a,\omega)]$$
(I.64)

on a donc
$$N(a,\omega) = \frac{2}{aT} \int_{0}^{T} y(t) \exp(-j\omega t) dt$$
 (I.65)

I.3.3 Evolution de la méthode

I.3.3.1 Cas des multipoles

La définition des fonctions de description peut être étendue aux multipoles et plus particulièrement aux quadripoles ([33] à [39]).

cas du TEC



Le TEC est défini par les équations non linéaires aux deux accès:

$$\begin{pmatrix} i_{gs} = f_{NL} (v_{gs}, v_{ds}) \\ i_{ds} = g_{NL} (v_{gs}, v_{ds}) \end{cases}$$
(I.66)

Dans le formalisme des fonctions de description, les tensions v_{gs} et v_{ds} peuvent être définies en ne gardant que les composantes continues et fondamentales :

$$v_{gs}(t) = Vgs_0 + Vgs_1 \cos(\omega t + \varphi)$$
(I.67)
$$v_{ds}(t) = Vds_0 + Vds_1 \cos\omega t$$

La procédure la plus employée est la suivante [33], [34], [35], [36]:

- à partir de mesures, ou de modèles extraire les fonctions i_{es}, i_{ds},

- après application des tensions v_{gs} , v_{ds} , pour une charge de source Ys, et une charge Yc données, calculer par itérations les paramètres grands signaux (en réactualisant les valeurs de v_{gs} et v_{ds} au fondamental).

- après convergence, les puissances d'entrée et de sortie peuvent être calculées.

Cette méthode approximative est très populaire car les paramètres grands signaux peuvent être obtenus directement par des mesures [41] la comparaison mesuressimulation est donc aisée ([39], [40], [41]). Elle est appliquée pour les conceptions :

- d'oscillateurs : Gilmore & al, 83 [37],(fréquence = 5 GHz, description en [S]), Tajima & al, 81 [33] (bande X, paramètres Y)

- d'amplificateurs :

- 1 étage à TEC bande 7.9-8.4 GHz (Holden [36])

- amplificateur 2 étages à TEC de puissance bande 7-18 G (Tajima & al [34])
- amplificateur 1 étage classe C à transistor bipolaire [38]
- amplificateur 6 GHz 8 GHz, prédiction de la conversion AM/PM [35].

Cette méthode rencontre beaucoup de succès chez les concepteurs car elle se rapproche des conditions de mesures et leur permet d'évaluer la performance du composant, voire même de l'optimiser ([37], [42], [43], [44], [45]) (voir chapitre IV).

L'idée de base de ces travaux est d'optimiser le comportement du composant non linéaire seul indépendamment des circuits d'adaptation, ces derniers sont ensuite synthétisés par des méthodes linéaires classiques - ([46], par exemple).

Application:

En utilisant des représentations vectorielles des tensions (I.67) :

$$\begin{array}{c} - \rightarrow \\ vgs = \end{array} \begin{vmatrix} Vgs_0 & - \rightarrow \\ Vgs_1 & exp(j\varphi) & vds = \end{vmatrix} \begin{vmatrix} Vds_0 \\ Vds_1 \end{vmatrix}$$
 (1.68)

de même pour les courants

$$\underset{igs =}{\overset{-\rightarrow}{\operatorname{Igs}_{0}}} \begin{array}{c} \underset{1gs_{1}}{\operatorname{exp}(j\theta_{1})} & \overset{-\rightarrow}{\operatorname{ids}} & | \operatorname{Ids}_{0} \\ \underset{1ds_{1}}{\operatorname{exp}(j\theta_{2})} \end{array}$$
(I.69)

On peut alors définir une fonction objectif qui peut être :

- la puissance de sortie d'un amplificateur,

- la puissance ajoutée dans le cas d'un oscillateur ou d'un amplificateur soit :

$$Paj = \frac{1}{2} \operatorname{Re}\left[-\operatorname{Vds}_{1}\operatorname{Ids}_{1} \exp\left(-j\theta_{2}\right) - \operatorname{Vgs}_{1}\operatorname{Igs}_{1} \exp\left(j\left(\varphi-\theta_{1}\right)\right)\right]$$
(1.70)

Une fois cette fonction (I.70) maximisée suivant Vgs et Vds, les impédances optimales à présenter au composant sont définies par:

$$Zg = \frac{Vgs_1}{Igs} \qquad \exp(j(\varphi - \theta_1)) \quad | opt$$
$$Zd = -\frac{Vds_1}{Ids} \qquad \exp(-j\theta_2) \quad | opt$$

Pour augmenter la vitesse du processus d'optimisation de (I.70), on peut ajouter des conditions : par exemple Re (Zg) ≥ 0 , Re (Zd) $\le A$ (A constante ≥ 0).

I.3.3.2 Extension à n harmoniques

La méthode décrite ci-dessus peut être généralisée à n fréquences ([43], [44], [45]). Les variables indépendantes se mettent sous la forme de vecteurs de dimension n. La fonction objectif dépend alors de 4 (n + 1) variables, les impédances peuvent être optimisées à n fréquences. L'optimisation de circuits tels que les doubleurs, les multiplicateurs [44], [45], devient alors possible.

La limitation de cette méthode provient de la difficulté à réaliser un réseau linéaire qui satisfait le théorème de substitution à chaque harmonique. Cela peut conduire à des topologies trop compliquées, qui augmentent les pertes dans les réseaux d'adaptation de façon excessive et détériorent ainsi la performance optimale du composant.

I.3.4 Remarques générales

Cette méthode est souple : elle permet une optimisation efficace et rapide du fonctionnement d'un composant non linéaire pour un grand nombre d'applications, et cela indépendamment de la topologie du circuit. Avec cette méthode, le choix d'une topologie des circuits d'adaptation ne perturbe pas la détermination de la performance optimale du composant. Cependant, cet avantage n'est qu'apparent, car les types de réseaux linéaires réalisables sont assez réduits - [47]. L'application de cette méthode devient difficile quand plusieurs harmoniques en plus du fondamental sont considérées. La même topologie du réseau linéaire doit satisfaire les impédances optimales à chaque harmonique et être aussi réalisable.

Pour cette raison, les applications de cette méthode sont souvent limitées à l'étude du comportement au fondamental dans le cas d'un oscillateur ou d'un amplificateur, avec en plus l'harmonique deux dans le cas d'un doubleur.

Une autre limitation importante provient de l'absence de topologie a priori : jusqu'à maintenant cette méthode n'a été essentiellement appliquée qu'à des circuits contenant un seul élément non linéaire, car les interactions entre différents éléments non linéaires ne peuvent être prises en compte tant qu'aucun réseau d'interconnexion n'est déterminé. Ceci pose le problème de généralité d'application de cette méthode.

Cependant cette méthode reste un outil efficace de caractérisation grand signal de composants non linéaires, et peut constituer la base d'une conception de circuits plus complexes (voir caractérisation en grand signal, chapitre IV).

I.4 Méthodes temporelles

Ces méthodes d'analyse s'appliquent entièrement dans le domaine temporel et apparaissent donc comme l'approche la plus directe et la plus naturelle de la simulation de circuits non linéaires. C'est pourquoi elle est largement utilisée dans des simulateurs commerciaux à usage général : ASTEC, SPICE 2, MICROWAVE SPICE, CIRCEC, ANAMIC... Une revue des simulateurs les plus connus est donnée par PEDERSON [48]. Le succès de ce type de simulateurs provient du fait qu'ils donnent des résultats complets: évolution du transitoire, réponse en régime permanent, comportements chaotiques...

I.4.1 Méthode directe dite "brutale" ("brute-force approach")

La méthode la plus ancienne, la plus courante et la plus élémentaire dans le principe est la méthode dite "brutale" [50].

La méthode consiste à établir un système d'équations qui caractérisent le circuit, et à résoudre ce système d'équations dans le temps.

Mise en équations :

Un tel système d'équations est généralement obtenu par l'analyse nodale, c'est-àdire en appliquant les lois de Kirchhoff aux noeuds du réseau ($\Sigma i = 0$), et en leur associant les relations entre courants et tensions régissant la nature des éléments f(i,v) = 0. Des exemples de ces relations sont présentés en figure I.10.

Ces différentes relations permettent de représenter le système dans le cas linéaire, sous la forme simple :

avec : Y représente la matrice admittance nodale,
v le vecteur des tensions aux noeuds,
et i le vecteur des sources de courants indépendantes.

où	i_k est la somme des courants entrant au noeud k,
	y _{ii} la somme des admittances de toutes les branches connectées au noeud i,
et	(-y _{ii}) la somme des admittances connectées entre les noeuds i et j.

Dans le cas de circuits non linéaires, les équations intégro-différentielles sont formulées de manière similaire : Y(v,t) = i (I.72) Chaque équation est ainsi la somme des contributions en courants à un noeud. * Résistance linéaire : R v = Ri * capacité linéaire : $i = \frac{dq}{dt} = \frac{dq}{dv} dv$ où q = charge * inductance linéaire : $V = \frac{d\varphi}{di} \frac{di}{dt}$ où φ = flux * ligne de transmission idéale : $v_1^+(t)$ $v_2^+(t)$ + i₂(t) i₁(t) → l 0 $\overline{v_2}(t)$ $v_1^{-}(t)$ v,(t) v₂(t) Zo 0 l = longueur de la ligne c = vitesse de propagation le long de la ligne $\begin{cases} v_1(t) = v_1^+(t) + v_1^-(t) \\ v_2(t) = v_2^+(t) + v_2^-(t) \end{cases}$ $\begin{cases} i_1(t) = \frac{1}{Zo} \{v_1^+(t) - v_1^-(t)\} \\ i_2(t) = \frac{1}{Zo} \{v_2^+(t) - v_2^-(t)\} \end{cases}$ ==> $\begin{cases} v_1^+(t) = V_2^-(t+T) \\ v_2^+(t) = V_1^-(t+T) \end{cases}$ $T = \ell/c$ Dans ce cas, un effet de mémoire est mis en évidence. Le fait que (t+T) doit appartenir à l'ensemble des échantillons temporels impose une contrainte sur le pas d'intégration.

Figure I.10: Exemples de relations courant - tension d'éléments de circuits dans le temps.

Résolution :

Ce système d'équations intégro-différentielles est alors résolu numériquement par intégration pas à pas en partant d'un ensemble de valeurs initiales appropriées, jusqu'à ce que le régime transitoire soit terminé. Le temps est discrétisé et les équations intégrodifférentielles sont ainsi ramenées à des équations algébriques. Une fois le régime permanent atteint, les composantes fréquentielles peuvent être calculées par transformée de Fourier.

Les programmes d'analyse temporelle utilisent différentes techniques numériques classiques, explicitées en [49] :

- méthode des "matrices creuses", factorisation LU, méthode du pivot ...

- Techniques d'intégration numériques : implicites, trapézoïdales, explicites, de Runge-Kutta....

Plus le circuit à analyser est complexe, plus la méthode d'intégration doit être complexe (l'ordre polynomial de la formule d'intégration augmente).

Temps de calcul, pas de calcul :

La solution en régime permanent est obtenue après le calcul du transitoire. Le temps de calcul est directement proportionnel au nombre d'incréments temporels Δt utilisés dans l'analyse. La précision dépend, quant à elle, de l'incrément Δt : plus l'intervalle de calcul Δt est petit, plus l'erreur d'interpolation diminue, mais le nombre de points à calculer et à stocker augmente dans les mêmes proportions, ce qui allonge d'autant la durée du calcul.

Inversement, si la valeur de l'incrément Δt augmente, le temps de calcul diminue mais cela augmente l'erreur d'interpolation, qui dépend aussi de l'ordre polynomial de la formule d'intégration et de la forme du signal d'entrée.

La valeur de l'intervalle de calcul Δt est donc le résultat d'un compromis entre la précision et le temps CPU. Le pas de calcul est généralement choisi plus petit que la plus

petite des constantes de temps ou le plus petit retard présent dans le circuit. Si le circuit présente des constantes de temps plus grandes que la période du signal d'entrée, il faudra poursuivre le calcul sur beaucoup plus de cycles avant d'atteindre le régime permanent. La lenteur du calcul est l'un des principaux inconvénients de cette méthode.

Remarque : Dans certains cas, la topologie du circuit à analyser peut être modifiée légèrement, en considérant des sources d'alimentations idéales par exemple (voir chapitre III) de telle sorte que les grandes constantes de temps (celles des circuits de polarisation par exemple) sont fortement diminuées.

Avant de considérer des évolutions de cette méthode, nous allons présenter le logiciel CIRCEC, qui utilise l'analyse nodale et des techniques numériques classiques. Ce logiciel est utilisé pour établir des résultats dans les chapitres III et IV.

I.4.2 CIRCEC

Régime transitoire "TRAN":

Le programme CIRCEC [51] (simulateur analogique de CIRCuits Electroniques en Conversationnel) détermine les conditions initiales par un calcul préliminaire en régime continu.

Le temps est discrétisé suivant deux méthodes :

- méthode (implicite) trapézoïdale : (méthode par défaut)

$$x_{n+1} = \hat{x}_{n} + \frac{h}{2^{n}} (\hat{x}_{n+1} + x_{n})$$

avec

$$x_{i} \quad Valeur de x a t = t_{i}$$

$$x_{i} \quad Valeur de \frac{dx}{dt} a t = t_{i} \quad (I.73)$$

$$h_{n} = t_{n+1} - t_{n}$$

- méthode de GEAR d'ordre 2 : géométriquement, elle consiste à interpoler les points par une parabole.


PDCI = Paramètres de définition des conditions d'intégration PDI = Paramètres de définitions des itérations

Schéma I.11

Le transitoire devient numériquement une succession de continus à déterminer à des instants différents. La résolution du transitoire utilise une double itération conformément au schéma I.11. La boucle intérieure calcule l'état X(t) du circuit à chaque instant t déterminé par la boucle extérieure. Ce calcul utilise un ou plusieurs états précédents selon la méthode d'intégration choisie (trapézoïdale (plus économique), à pas liés de GEAR (plus précise)). Plusieurs itérations sont nécessaires pour calculer X(t) car A et B dépendent (par l'intermédiaire du formalisme X^k) de X(t). La boucle extérieure détermine automatiquement le pas d'intégration. Toutefois, l'utilisateur peut choisir les bornes de l'intervalle de variation automatique du pas (HMIN, HMAX).

Le pas varie en fonction de la forme des signaux du circuit, et en particulier diminue quand le nombre d'itérations utilisées par la boucle intérieure augmente. Généralement, le pas d'intégration augmente régulièrement : dans ce cas, les pas et les itérations nécessaires à leur calcul sont dits acceptés. Quand les tests de la boucle extérieure obligent à reculer en cours d'intégration, on dit que les pas correspondants sont refusés. Un taux de pas refusé important signale des impulsions par rapport à l'intervalle d'observation. L'utilisateur fixe la durée de l'analyse avec le paramètre TMAX. Le régime transitoire est défini par les périodes des signaux d'entrée, et les valeurs des constantes de temps du circuit (L/R, RC, (LC)^{1/2}).

Description du circuit :

Le langage de description de CIRCEC permet de décrire un circuit par souscircuits (MODE). Ces sous-circuits peuvent être paramétrés. La bibliothèque de modèles CIRCEC comporte des éléments passifs, des modèles paramétrables de composants actifs classiques (diodes, transistors bipolaires ...), des sources de tension et de courant, des éléments non linéaires (résistance, self, capacité, source de courant ...). Elle comprend aussi des modèles logiques, fonctionnels (comparateurs, fonctions de transfert...) et thermoélectriques. Les lignes sont supposées sans dispersion dans CIRCEC.

Cependant, l'utilisateur peut définir ses propres modèles :

- soit en langage CIRCEC. L'utilisateur peut créer son propre modèle en assemblant des composants de base qui peuvent être décrits par des équations logiques et analogiques.

- soit en FORTRAN. Une fois un modèle figé, la modélisation en FORTRAN permet de diminuer les temps de calcul et d'améliorer la convergence et la précision des simulations.

Cette souplesse d'utilisation (indépendance du concepteur vis-à-vis de la bibliothèque de modèles) est un des avantages de CIRCEC (voir chapitre III).

I.4.3 Evolutions des méthodes temporelles

I.4.3.1 méthode des variables d'état

Les topologies des circuits peuvent être analysées par la méthode des variables d'état au lieu de la classique méthode nodale. Cette méthode semble plus appropriée à la description de circuits hyperfréquences car elle permet la simulation des lignes de transmission à pertes et des couplages. Un exemple d'application de cette méthode dans un simulateur temporel est le programme ANAMIC, développé par Sobhy et Jastrzebski ([50], [52]).

La principale motivation de cette approche est de produire un ensemble d'équations différentielles linéaires ou non linéaires du premier ordre avec un ensemble minimal de variables inconnues, qui décrit complètement le circuit. Alors les équations d'état résultantes peuvent être résolues, et n'importe quelle sortie peut être calculée, comme fonction des variables d'état.

Les capacités et les inductances non linéaires sont ramenées à des circuits équivalents contenant des résistances et des sources contrôlées comme seuls éléments non linéaires [50]. Le circuit est alors décrit en termes de vecteurs d'état des tensions aux bornes des capacités, des courants dans les inductances, des tensions aux extrémités des lignes de transmission et des résistances de contrôle non linéaire. La combinaison des lois des courants de Kirchhoff et des relations courant-tension des éléments du circuits, donne l'ensemble d'équations différentielles couplées et algébriques à coefficients constants suivant :

$$\frac{dx_1}{dt} = A_1 x + B_1 u + C_1 \frac{du}{dt}$$

$$x_2 = A_2 x(t-T_1) + B_2 u(t-T_1)$$

$$0 = A_{31} x_1 + A_{32} x_2 + B_3 u + F(x_3(t), t)$$
(I.74)

Le vecteur de sortie s'écrit alors :

$$y = A_4 x + B_4 u + C_4 \quad \frac{du}{dt}$$
(1.75)

avec

x₁ vecteur des variables d'état localisées
x₂ vecteur des variables d'état distribuées
x₃ vecteur des variables d'état associées aux résistances de contrôle non linéaires
x vecteur d'état global
u vecteur d'entrée
T₁ retard des lignes de transmission
F vecteur de caractérisation des résistances non linéaires
y vecteur de sortie
A,B,C matrices du circuit indépendantes du temps

Les équations d'état sont caractérisées par des matrices à coefficients constants et sont dérivées seulement une fois.

Chapitre I: Méthodes d'analyse non linéaire

Un inconvénient de cette méthode est qu'elle produit de nombreuses manipulations de matrices et par conséquent nécessite des places en mémoire vive pour le stockage de ces matrices considérables.

I.4.3.2 Méthodes d'extrapolation, balistique

Dans les méthodes temporelles à intégration directe, la majeure partie du temps de calcul est consacrée à l'évaluation du transitoire, or dans la plupart des cas, seul le régime stationnaire intéresse le concepteur de circuits hyperfréquences. Pour cette raison, d'autres méthodes temporelles ont été étudiées afin de shunter au moins partiellement le régime transitoire et ainsi d'atteindre plus rapidement le régime stationnaire.

Le concept de base est souvent l'évaluation d'un ensemble de conditions initiales à partir duquel le circuit se met en régime stationnaire périodique. Le problème est donc de trouver un vecteur de conditions initiales y(0) tel que après intégration sur une période T du système d'équations d'état du circuit, le vecteur d'état de sortie est égal à celui du départ :

$$y(0) = y(0+T)$$
 (I.76)

Les méthodes balistiques (dites "shooting methods") [53], [54], [55] consistent en une recherche directe de telles conditions par une itération de Newton ou toute autre technique d'optimisation non linéaire. Une approche alternative est de calculer l'état du circuit à différents instants par intégration temporelle et ensuite d'extrapoler à partir de ces états par des méthodes algébriques, l'état dans lequel le circuit se met en régime périodique dans le domaine temporel [56].

Cependant ces méthodes requièrent comme la méthode directe l'intégration numérique des équations différentielles, le temps de calcul reste important. Elles présentent un intérêt dans les cas où le circuit contient un élément très sélectif (résonateur, par exemple). L'application de ces méthodes aux circuits hyperfréquences reste marginale.

I.4.3.3 Autres voies

Afin de réduire le temps de calcul, certaines méthodes exploitent la régularité du circuit pour shunter la solution de sous-circuits dont l'état ne change pas, par application de techniques de relaxation plutôt que celles des matrices creuses, [57].

Avec l'apparition de nouveaux calculateurs dits parallèles, la programmation de nouveaux logiciels de simulation temporelle exploite au mieux les possibilités des calculateurs, [58].

Enfin, est apparue récemment une méthode dite en temps réel ("Real time simulation") qui consiste en l'utilisation de circuits à capacités commutées afin d'éliminer les constantes de temps [58]. Cette méthode ne présente pas de restrictions par rapport aux fonctions non linéaires, mais devient vite très complexe à mettre en oeuvre, dans les cas de fortes non-linéarités ou lorsque le circuit contient plusieurs éléments non linéaires.

I.4.4 Applications, remarques générales

Les logiciels d'analyse temporelle présentent deux grands intérêts :

- la possibilité de simuler un circuit quelconque. De par sa généralité, la méthode est applicable aux circuits logiques, aux amplificateurs [59], aux oscillateurs [60], aux mélangeurs [61], [62], [63]...

- l'avantage d'être largement commercialisés et utilisés.

Il existe de nombreux logiciels sur le marché qui sont utilisés en grande partie pour des applications numériques et analogiques (pas forcément hyperfréquences). Cette situation garantit un certain confort à l'utilisateur :

- bibliothèque de modèles étendue,

- apprentissage rapide,

- possibilités de développer ses propres modèles.

Cependant les méthodes temporelles souffrent de quelques inconvénients majeurs:

- l'analyse devient difficile dans le cas des circuits comprenant des lignes de transmission à pertes ou avec des discontinuités car la meilleure façon de caractériser ces éléments est d'utiliser les paramètres Y, Z ou S.

A chaque nouveau composant linéaire ou non supplémentaire, une équation différentielle est ajoutée. Le système d'équations devient important rapidement.
l'analyse devient onéreuse en CPU dans le cas des circuits comportant des constantes de temps plus grandes que la fréquence du fondamental. La majeure partie des calculs numériques est dépensée dans l'évaluation du transitoire alors que l'intérêt de l'utilisateur est concentré sur le régime établi.

Le problème d'efficacité numérique se pose aussi pour les mélangeurs où la fréquence intermédiaire est très petite devant les fréquences RF et OL.

<u>Note</u>: Dans les circuits comprenant des lignes de transmissions idéales, on approximera ces lignes avec des réseaux de selfs et de capacités afin de diminuer les constantes de temps et les instabilités numériques (voir chapitre III).

I.5 Méthodes d'équilibrage harmonique

I.5.1 Introduction

Il est clair qu'aucune des analyses décrites dans les paragraphes précédents ne combine la simplicité et la précision de la représentation des éléments linéaires et non linéaires. Les méthodes d'équilibrage harmonique sont des techniques hybrides qui tiennent compte des particularités des circuits hyperfréquences :

- la majeure partie du circuit est linéaire,

- l'excitation est souvent périodique, et l'intérêt de l'utilisateur se porte essentiellement sur les performances en régime établi.

C'est pourquoi, ce sont des méthodes d'analyse non linéaire de recherche a priori de la solution stationnaire, où les éléments non linéaires sont décrits dans le domaine temporel et les éléments linéaires dans le domaine fréquentiel.

Les représentations temporelles et fréquentielles sont reliées par des transformées de Fourier. Sachant que les réseaux linéaires et non linéaires sont interconnectés, l'équilibrage harmonique consiste à égaliser les solutions des analyses des réseaux linéaire et non linéaire pour toutes les fréquences étudiées. Cette méthode est donc tempofréquentielle [3], [66], [67], [78].

I.5.2 Principe [66], [3], [67], [78]

* Partition du circuit

L'excitation et la réponse du circuit sont supposées périodiques. Les premières méthodes d'équilibrage harmonique [64] présentaient l'inconvénient de nécessiter un grand nombre de variables inconnues à trouver. Pour réduire le nombre de variables inconnues, plusieurs auteurs [65], [68] ont proposé de partager le circuit en un sous-circuit non linéaire et un sous-circuit linéaire, ayant le même nombre de noeuds d'interconnexions n_D . La partition est depuis un des concepts de base des méthodes d'équilibrage harmonique (dites par partie : "piecewise harmonic balance").

Les règles de partition [68] représentent souvent un compromis entre deux nécessités opposées :

- n_D doit rester le plus petit possible pour une efficacité numérique optimale, car le nombre d'inconnues du système en dépend directement,

 les sous-circuits non linéaires doivent être assez simples pour permettre une formulation aisée de leurs équations, ce qui tend à augmenter la valeur de n_D.
 Le circuit à analyser se met donc sous la forme de la figure I.12.a.



Chapitre I: Méthodes d'analyse non linéaire

* Mise en équation

Le sous-circuit non linéaire est décrit dans le temps par un système d'équations non linéaires paramétrées, de la forme [3]:

$$v(t) = u[x(t), \frac{dx}{dt}, \dots, \frac{d^{n}x}{dt^{n}}]$$

$$i(t) = w[x(t), \frac{dx}{dt}, \dots, \frac{d^{n}x}{dt^{n}}]$$
(I.77)

où v et i sont les vecteurs tensions et courants aux n_D interconnexions du sous-circuit non linéaire, et x un ensemble de quantités dépendant du temps utilisées comme variables d'état. u et w sont des fonctions non linéaires connues analytiquement ou numériquement. Tous les vecteurs ont la même taille n_D .

Le sous-circuit linéaire est, quant à lui, décrit dans le domaine fréquentiel. D'une manière générale, on peut écrire les équations qui le caractérisent sous la forme :

 $A(\omega) V(\omega) + B(\omega) I(\omega) + D(\omega) = 0$ (I.78) où A et B sont des matrices du circuit, V et I les vecteurs des coefficients des décompositions en séries de Fourier des tensions et des courants aux interconnexions du sous-circuit, et D un ensemble de vecteurs décrivant les sources indépendantes. Dans un circuit bien divisé, les quantités vectorielles des équations (I.77) et (I.78) ont la même dimensions n_D.

En régime établi, les formes d'ondes des variables d'états peuvent être approchées par :

 $x(t) = \sum_{k=-N_{H}}^{N_{H}} X_{k} \exp(jk \omega_{0} t)$ (I.79) où ω_{0} est la fréquence angulaire fondamentale du régime périodique et $X_{-k}^{*} = X_{k}$ (* = complexe conjugué)

Les expressions des dérivées $n^{ième}$ de x sont exprimées aisément en fonction des X_k , à partir de l'équation (I.79). Ainsi le régime établi est parfaitement déterminé par le calcul des X_k .

Le problème de l'analyse du circuit consiste maintenant à trouver le vecteur d'état X tel que les tensions et courants temporels de (I.77) exprimés en fonction des X_k (équation I.79) présentent des composantes spectrales satisfaisant l'équation fréquentielle (I.78), pour tous les harmoniques considérés : soit pour tous $\omega = k\omega_0$, $0 \le k \le N_H$. En utilisant la transformée de Fourier, (F.F.T par exemple), on obtient donc le système non linéaire à résoudre suivant:

$$E(X) = 0$$
 (1.80)

avec

$$E_k(X) = A(k\omega_0) U_k(X) + B(k\omega_0) W_k(X) + D(k\omega_0)$$
(I.81)
($0 \le k \le N_H$)
 $E_k(X)$ est un ensemble d'erreurs d'équilibrage harmonique à $k\omega_0$

* Synoptique de la méthode de l'équilibrage harmonique

En résumé, une solution stationnaire est calculée suivant l'algorithme présenté cicontre (voir aussi figures I.12.b et I.13).

I.5.3 Choix des variables, choix du nombre d'harmoniques

Le système non linéaire (I.80) est en fait équivalent à un système de $N = n_D (2 N_H + 1)$ équations réelles à N inconnues réelles. La méthode décrite au paragraphe (I.5.2) est connue comme la méthode d'équilibrage harmonique par parties [65], et présente l'avantage de manipuler le même nombre de variables d'état et d'interconnexions des sous-circuits, quel que soit le nombre réel d'éléments linéaires dans le circuit [68]. Les tailles des matrices manipulées dans les boucles d'itérations sont considérablement réduites par rapport à celles des itérations des simulateurs temporels, ou des premières versions de l'équilibrage harmonique [64]. Cependant, ces matrices sont beaucoup plus "denses". C'est pourquoi, des auteurs ont proposé une alternative fondée sur une analyse nodale du circuit combinée avec des techniques de matrices creuses (voie paragraphe I.4.1) [67], [69]. Méthode d'équilibrage harmonique

<u>étape 0:</u>	Estimation des valeurs initiales. Une source sinusoïdale proposée est appliquée au sous-circuit linéaire. Les valeurs initiales des composantes spectrales du vecteur d'état aux interconnexions sont calculées : X° _k .			
<u>étape 1:</u>	La transformée de Fourier inverse est appliquée à cette estimation : x ^º (t)			
<u>étape 2:</u>	Les relations du sous-circuit non linéaire sont appliquées avec cette estimation x°(t)			
	$\begin{cases} i^{o}(t) = u^{o}(x, \dots, \underline{d^{n}x}) \\ v^{o}(t) = w^{o}(x(t), \dots, \underline{d^{n}x}) \\ dt^{n} \end{cases}$			
<u>étape_3:</u>	La transformée de Fourier est appliquée aux signaux temporels i [°] (t) et v [°] (t) : I [°] _k , V [°] _k			
<u>étape 4:</u>	Calcul de la fonction d'erreur			
<u>étape 5:</u>	Si E = 0 ou E ≤ E seuil Sinon, nouvelle estimation de la valeur des X _k			

Chapitre I: Méthodes d'analyse non linéaire

-



Figure I.13: Synoptique de la méthode d'équilibrage harmonique

L'efficacité numérique du programme est directement proportionnelle au nombre de variables choisies n_D et au nombre d'harmoniques considérées N_H . On veillera à optimiser ces deux nombres. Plus le nombre d'harmoniques N_H est grand, plus l'approximation pour les séries de Fourier est proche du signal réel, mais plus le temps de calcul augmente. Inversement, si le nombre N_H est choisi trop petit, le nombre d'harmoniques est insuffisant pour représenter les formes d'ondes du signal. A titre d'exemple, la figure I.14 présente l'évolution du temps CPU d'un VAX - 11/780 pour l'analyse d'un étage amplificateur à TEC (modèle à 3 non linéarités Cgs fixe, voir chapitre III et [70]), avec le logiciel d'équilibrage harmonique LIMHA développé à l'IRCOM de Limoges [71] en fonction du seuil d'erreur, pour différents nombres d'harmoniques pris en compte lors de l'analyse. Plus le seuil est petit, plus le nombre d'harmoniques influe sur le temps CPU (ici le nombre d'interconnexions est constant : circuit identique). La figure I.15 présente pour le même circuit, l'évolution du temps CPU en fonction du seuil d'erreur, pour différents nombres d'échantillons maniés par les opérateurs de transformées de Fourier.

Différents formalismes sont utilisés pour décrire la partie linéaire du circuit (équation (I.78)) :

- le formalisme impédance [68], [74]

- le formalisme admittance [65], [69], [72]

- le formalisme des coefficients de réflexion [76] et des matrices de paramètres [S], [73].

Les variables inconnues peuvent être :

- les courants et les tensions aux noeuds d'interconnexions [65], [69], [72], [74], [75]

- les ondes de puissance incidentes et réfléchies aux noeuds d'interconnexions [73], [76].







Chapitre I: Méthodes d'analyse non linéaire

_

I.5.4 Fonctions d'erreur, mécanismes d'erreurs

La fonction d'erreur est généralement définie comme l'erreur quadratique moyenne des résidus d'équilibrage harmonique soit d'après l'équation (I.81) :

$$e(X) = \left(\sum_{k=0}^{N_{H}} E_{k}^{2}(X)\right)^{\frac{1}{2}}$$
(I.82)

Une autre définition possible est :

$$e(X) = \int_{0}^{T} E^{*}(Y) E(Y) dY$$
 (I.83)

où * représente la transposée conjuguée

Cette fonction d'erreur permet de satisfaire l'exigence de l'équilibrage harmonique :
- si e(X) < ε, ε étant un nombre petit fixé, l'équilibrage harmonique est réalisé,
- si e(X) > ε, alors un algorithme itératif procède au calcul de la solution (Résolution de l'équation (I.80))

Les erreurs produites par cette méthode ont deux origines :

- la troncation des harmoniques considérés en un nombre fini

- la convergence incomplète de l'itération utilisée pour résoudre le système non linéaire d'équations algébriques.

I.5.5 Résolution numérique du système (I.80)

La plupart des programmes d'équilibrage harmonique sont basés sur les concepts évoqués ci-dessus. Leurs différences se situent dans les différentes façons de résoudre numériquement le système non linéaire : E(X) = 0 (I.80)

Deux approches distinctes sont alors possibles :

- minimisation d'une fonction, dans le cas particulier où le minimum vaut zéro,

- résolution d'un système d'équations non linéaires.

I.5.5.1 Minimisation d'une fonction

Il s'agit de trouver X tel que le gradient de la fonction par rapport à la variableX soit nul : $\nabla E(X) = 0$ (I.84)

Pour des circuits faiblement non linéaires, les méthodes simples de NEWTON permettent d'atteindre la convergence rapidement. Une autre alternative, plus robuste mais moins efficace est d'utiliser un algorithme de minimisation non linéaire pour minimiser la fonction d'erreur (I.83). Les méthodes les plus utilisées sont les méthodes de Quasi-Newton telle que l'algorithme de Fletcher [65] qui permet d'approximer le Hessien à chaque itération.

Un des inconvénients de cette approche provient du grand nombre de variables à optimiser. Si le circuit à analyser possède 10 noeuds d'interconnexions, la simulation avec 8 harmoniques produit 80 variables. Ce nombre de variables peut être réduit en rassemblant les éléments linéaires dans un sous-circuit [65]. Les mêmes auteurs [65] utilisent le programme avec peu d'harmoniques, puis une fois la convergence obtenue, ils relancent l'analyse avec un nombre d'harmoniques plus grand. Filicori & al [73] ont intégré cette démarche dans leur programme. L'augmentation du nombre d'harmoniques s'effectue progressivement en fonction de la convergence. En fait cette approche est assez inefficace, sauf dans le cas des optimisations (prochain paragraphe). Le problème de la résolution de E(X) = 0 est transformé en un problème plus difficile de résolution de VE(X) = 0. En outre, de l'information se perd pendant la transformation en somme des modules carrés : la nature et la contribution de chacun des termes de E(X) disparaissent dans cette reformulation du problème [67].

Cette approche est à abandonner au profit des suivantes.

I.5.5.2 Résolution d'un système d'équations non linéaires

Il s'agit de rechercher X tel que E(X) = 0, donc de résoudre un système d'équations non linéaires.

La plupart des solutions proposées utilisent la méthode itérative de Newton-Raphson : soit [E(X)] = 0 à résoudre (ou [F(X)] - X = 0) La formule itérative de Newton-Raphson s'écrit :

$$[X]^{j+1} = [X] - [J_E] [E(X)]$$
(I.85)
avec j = indice d'itération
$$[J_E] = Matrice jacobienne du système des fonctions [E(X)].$$

Différentes méthodes sont utilisées pour évaluer la matrice jacobienne, que l'on peut classer en deux catégories : les méthodes de relaxation et les méthodes itératives.

I.5.5.2.a Méthodes de relaxation

Pour accélérer la convergence de ces méthodes, KERR [76], puis HICKS et KHAN [75], [79] ont proposé le mécanisme d'évaluation de la variable suivant (méthode de la pente fixe):

Dans leur programme Hicks et Khan ont fixé la valeur du paramètre de convergence à 0.025, par expérience sur leur exemple [79] et Hwang et Itoh à 0.5 [103]. Puis ce paramètre est devenu variable et complexe [75]. Cependant, la convergence de ces méthodes [75] (6) [79] dépend fortement du point de départ choisi. En 1983, Camacho-Peñalosa [68] a proposé une amélioration de ces méthodes, qui présente un effet de mémoire (méthode de la sécante) :

$$P = [P_n]$$
 matrice diagonale avec $P_n = 1 / [1 - (F_n^{i} - F_n^{i-1}) / (X_n^{i} - X_n^{i-1})]$ (I.87)

L'inconvénient de ces méthodes reste l'échec de la convergence dans le cas de fortes non linéarités.

I.5.5.2.b Les méthodes itératives

Cette méthode de Newton Raphson utilisée par de nombreux auteurs [67], [73], [69] nécessite le calcul de l'inverse du Jacobien à chaque itération ce qui est assez lourd. Néanmoins, cette méthode présente de bonnes propriétés de convergence dans le cas de fortes non linéarités, [71], [66].

Des auteurs [71], [80], [82] ont proposé un calcul analytique du gradient pour augmenter la vitesse de convergence de l'algorithme. Elle peut poser des problèmes pour des modèles compliqués dont les dérivées sont mal définies.

D'autres auteurs [67], [83] ont proposé d'inclure la méthode Samanskii qui réutilise la matrice jacobienne calculée dans une itération précédente, si celle-ci varie peu. Enfin, certains auteurs préconisent l'application des techniques de matrices creuses au jacobien [81], [69].

I.5.6 Optimisation

L'optimisation de circuits est la suite logique du problème de l'analyse rapide et précise des circuits. Elle représente l'un des objectifs les plus importants de la CAO.

Dans le cas des circuits linéaires hyperfréquences, le passage de l'analyse à l'optimisation est immédiat : une fois l'algorithme d'analyse développé, il est couplé à un programme de minimisation. Si cette stratégie d'optimisation de circuits linéaires est directement étendue aux circuits non linéaires, l'analyse non linéaire est effectuée lorsque la fonction erreur doit être évaluée, tandis que la fonction objectif est minimisée par rapport aux paramètres du circuit seulement. Cette stratégie implique donc l'inclusion de deux boucles itératives, la boucle intérieure produisant la fonction objectif à minimiser par la boucle extérieure, ce qui peut se révéler inefficace numériquement.

C'est pourquoi, les premiers algorithmes d'optimisation non linéaire couplés à l'équilibrage harmonique [74], [72] ont utilisé une autre approche : l'idée de base est d'éviter l'analyse complète du réseau à chaque itération. Dans cette approche alternative, toutes les inconnues (harmoniques des variables d'état, et paramètres du circuit) sont supposées d'importance équivalente, et la recherche simultanée de ces inconnues est effectuée en minimisant une fonction objectif définie comme la combinaison des spécifications des performances électriques du circuit et de la réalisation de l'équilibrage harmonique. Si l'objectif de conception à atteindre est défini par :

La fonction d'erreur associée à ces objectifs électriques (I.88) est définie par :

$$E^{i}(X,P) = \begin{pmatrix} w^{i} [F^{i}_{min} - F^{i}(X,P)] & si F^{i} < F^{i}_{min} \\ 0 & si F^{i}_{min} \leq F \end{pmatrix}$$
(89)

où wⁱ est réel positif de pondération.

Alors dans cette approche [74], la fonction objectif définie au paragraphe I.5.2 devient:

$$F_{ob} = \{ \| E(X,P) \|^2 + \Sigma_i [E^i(X,P)]^2 \}^{\frac{1}{2}}$$
(I.90)
où E(X,P) représente l'erreur d'équilibrage harmonique

Les méthodes numériques utilisées sont naturellement les méthodes qui traitent l'analyse comme une optimisation (voir I.5.5.1), méthodes connues pour leur mauvaise convergence [67].

L'apparition de nouvelles méthodes de calcul des sensibilités exactes des erreurs d'équilibrage harmonique par rapport aux harmoniques des variables d'état [67], [82] et des paramètres du circuit (extension du concept des réseaux adjoints [86]),permet d'assurer l'efficacité numérique de l'approche traditionnelle (extension du cas linéaire). La fonction objectif peut être définie dans ce cas par :

$$F_{ob}(P) = \{ \sum_{i=1}^{+} [E^{i}(X(P), P)]^{2} \}^{\frac{1}{2}} \quad si E_{max} \ge 0 \quad (I.91)$$

Dans l'approche précédente, l'algorithme recherche un minimum absolu pour la fonction objectif (I.90) afin de réaliser l'équilibrage harmonique, alors que dans cette dernière approche, tout ensemble de paramètres du circuit P, pour lequel la condition $(F_{ob} < 0)$ est réalisée, est une solution acceptable. Rizzoli & al [84] ont récemment comparé les deux approches : la méthode la plus rapide et la plus efficace est l'approche traditionnelle [84], [86]. C'est aussi la meilleure du point de vue interaction avec l'utilisateur : elle produit des séquences d'états du circuit significatifs physiquement. Elle a permis l'optimisation d'amplificateurs large bande [84], de mélangeur à TEC en bande X [86].

Cependant, dans le cas des circuits non linéaires où de la puissance est transférée d'une fréquence à une autre (oscillateurs, diviseurs), l'approche classique peut mal converger si le point de départ n'est pas assez proche de la solution. Les solutions des états oscillants par exemple existent dans une zone de l'espace d'état inconnue a priori. Dans ce cas, l'algorithme de Lipparini [74] est bien plus efficace. Il a permis l'optimisation de diviseurs [74], d'oscillateurs à transistor bipolaire accordables [72], d'oscillateurs contrôlés en tension [85], [89]. Rizzoli & al préconisent de commencer l'optimisation de ce type de circuit avec l'algorithme [72], [74], puis lorsque la solution est proche, de finir avec l'algorithme classique car les itérations de Newton convergent plus vite.

I.5.7 Cas des excitations multifréquentielles

Ce cas se présente lors de l'analyse de mélangeurs ou de l'intermodulation d'amplificateurs, de mélangeurs. Dans les paragraphes précédents, nous avons considéré le cas de circuits où les signaux sont périodiques et harmoniques : les coefficients de la transformée de Fourier discrète (TFD) représentent les composantes fréquentielles qui sont des multiples entiers du fondamental ω_0 . Dans le cas de fréquences non harmoniques plusieurs approches ont été développées.

L'approche la plus simple pour analyser ce type de circuits est de réduire le régime quasi-périodique à un régime strictement périodique en choisissant pour fréquence fondamentale du régime, le plus grand diviseur commun des fréquences des excitations intermodulant. On peut ensuite utiliser une transformée de Fourier rapide classique (FFT). Cette approche a été appliquée à des mélangeurs à TEC [102], [91]. Le spectre calculé est en fait très clairsemé (la plupart des coefficients de Fourier sont nuls entre les fondamentaux des excitations, et la fréquence différence), et le nombre d'échantillons temporels peut excéder largement le nombre de degrés de liberté des variables d'état du circuits. La grande redondance des calculs est très coûteuse en temps calcul et en place mémoire.

En 1984, Gilmore propose un artifice permettant d'utiliser une TFD avec un nombre d'échantillons plus petit [89], [77] : la réponse non linéaire du circuit est échantillonnée à un taux plus lent que celui de Nyquist, ce qui produit un effet de recouvrement de composantes spectrales. Le procédé est répété avec des spectres où les composantes spectrales des excitations sont décalées judicieusement. La solution est obtenue par combinaison linéaire des spectres de sorties. Le nombre de translations fréquentielles dépend de l'ordre de la non linéarité et du nombre de fréquences sources en présence.

Dans l'approche développée par Gayral & al [88], chaque composante spectrale intéressante est d'abord décalée fréquentiellement jusqu'au continu en utilisant une translation de fréquence du spectre entier, puis cette composante est isolée en passant le spectre translaté dans un filtre passe-bas numérique de largeur de bande adéquate. On obtient alors en sortie de ce filtre un signal complexe continu d'amplitude égale au coefficient de Fourier de la composante considérée. Cette méthode permet l'utilisation de la TFD classique. Elle permet l'analyse de mélangeurs où ($f_{LO} - f_{RF} / f_{LO} + f_{RF}$) peuvent être aussi petites que 10⁻⁹. La troisième approche qui utilise aussi une TFD est une méthode matricielle dite "transformée de Fourier discrète presque périodique" (APDFT = Almost Periodic Fourier Transform) [81]. Cette approche utilise le fait que la TFD est précise pour des signaux presque périodiques lorsque les rangées de la matrice de l'opérateur inverse de Fourier sont orthogonales. Le but est donc de chercher un ensemble d'échantillons temporels qui génère des vecteurs orthogonaux. Une matrice est construite avec un nombre d'échantillons temporels choisis au hasard, double du nécessaire, puis après comparaison entre les rangées, seuls les vecteurs lignes de la matrice les plus orthogonaux sont conservés. Cette méthode ne présente aucune redondance d'échantillons temporels pendant les calculs.

Dans la méthode d'Ushida & Chua [95], la réponse d'un sous-circuit non linéaire à une excitation multifréquentielle est uniformément échantillonnée dans le temps. Ces échantillons sont approximés au sens des moindres carrés par des séries de Fourier généralisées, produisant ainsi une estimation des composantes spectrales de la réponse non linéaire.

En 1989, Heron & al [90] ont proposé pour réduire le temps de calcul tout en contrôlant les effets de recouvrements de spectres d'utiliser un système de fréquences dual. L'algorithme suréchantillonne les ondes de sorties des éléments non linéaires, et travaille ainsi avec un grand système de fréquences lors des transformations de Fourier, et un deuxième système de fréquences réduit lors des analyses. Implanté avec la méthode APDFT [83], cette combinaison permet d'obtenir des résultats plus précis et plus rapidement. Cette méthode peut être implantée avec des transformées de Fourier multidimensionnelles (NFFT) [93].

Une dernière façon de réduire la redondance des calculs est d'employer une transformée de Fourier multidimensionnelle (NFFT). C'est l'approche choisie par Rizzoli & al [82]. Le nombre d'échantillons est fixé par l'ordre maximum des produits d'intermodulation. La transformée de Fourier peut être de dimension 2 (intermodulation d'amplificateurs, analyse de mélangeur [94]) ou 3 (intermodulation dans un mélangeur [92]). Le mécanisme de grille d'échantillons temporels implique encore un certain degré

de redondance. Cette redondance peut être diminuée : en utilisant le fait que le spectre réel est clairsemé, la matrice de l'opérateur de Fourier est transformée en une matrice où certaines composantes sont mises à zéro, des techniques classiques de matrices creuses peuvent alors être appliquées [69]

I.5.8 Autres évolutions de la méthode d'équilibrage harmonique

I.5.8.1 La stabilité

La méthode d'équilibrage harmonique suppose la connaissance a priori de la solution recherchée. Or dans le cas des circuits critiques présentant des instabilités (diviseurs, oscillateurs), le type de solution ne peut être déterminé à l'avance pour un ensemble de valeurs des paramètres du circuit. Plusieurs auteurs se sont penchés sur ce problème de la stabilité globale intégrée à la méthode d'équilibrage harmonique. Des oscillateurs [96], [85] et des diviseurs de fréquences [98], [100], [99] ont ainsi été étudiés.

I.5.8.2 Analyse du bruit

Les évolutions les plus récentes des méthodes d'équilibrage harmonique, hormis le cas des excitations multifréquentielles et l'étude de la stabilité globale, intégrent des outils généraux pour l'analyse de la conversion de bruit dans les circuits non linéaires tels que les mélangeurs [97], [101] et les oscillateurs [96].

I.5.9 Applications - Conclusion

Cette méthode est encore en développement comme nous venons de le voir, elle a permis d'étudier :

- des oscillateurs [96], [87], [72], [85], [65],
- des mélangeurs [97], [101], [102], [92], [91], [94], [100], [88],
- des amplificateurs [70], [66], [102], [73], [89],
- des diviseurs de fréquences [98], [100], [99], [74],

Chapitre I: Méthodes d'analyse non linéaire

- des doubleurs de fréquence [68], [77].

Elle a cependant atteint un certain degré de maturité (convergence, coût numérique), et des versions commerciales apparaissent. Nous avons utilisé des versions de LIMHA, logiciel d'équilibrage harmonique développé à l'IRCOM de Limoges [71],[88] puis récemment, les simulateurs <u>MNS</u> de Hewlett-Packard, et <u>LIBRA</u> de EEsof.

I.6 Comparaison des différentes méthodes

Le tableau I.16 montre les principaux algorithmes des différentes méthodes d'analyse non linéaire et leur mode de description des composants linéaires et non linéaires. Les avantages et les inconvénients de ces différentes méthodes vont être examinés (voir table I.17).

Les <u>méthodes fréquentielles</u> du type séries de Volterra, séries de puissance sont plus rapides et plus précises pour l'analyse de phénomènes faiblement non linéaires avec des excitations de fréquences incommensurables, tels que le calcul de l'intermodulation d'ordre 3 dans les amplificateurs et les mélangeurs, que les méthodes temporelles [108] et d'équilibrage harmonique [105], [83]. Cependant elles nécessitent une description spécifique des modèles non linéaires et sont donc moins générales. De plus, elles traitent difficilement des problèmes à forte non linéarité (l'approximation des non linéarités est incluse dans leur principe).

Les fonctions de description

Les erreurs commises avec cette méthode sont difficiles à évaluer dans les cas fortement non linéaires. Les résultats semblent dépendre du formalisme adopté [106]. Les applications de cette méthode sont limitées par la difficulté de la synthèse des filtres. De plus, elles ne traitent qu'un composant non linéaire, pour une fonction donnée et ne peuvent donc analyser des circuits comportant plusieurs transistors par exemple [106], [107].

		DESCRIPTION DES COMPOSANTS NON LINEAIRES				
		Temporelle	Fréquentielle			
D E S C R I P T I O N	Temporelle	<u>Méthodes temporelles</u> — intégration directe — méthode balistique (ou "shooting method") — méthode d'extrapolation				
COMPOS. LINEAIRES						
	Fréquentielle	 Equilibrage harmonique Méthodes d'optimisation (minimisation d'une fonction erreur, ex : Quasi-Newton). Méthodes de relaxation (ex : méthode du point fixe) Méthodes itératives de Newton-Raphson 	Méthodes fréquentielles { Séries de puissance Séries de Volterra* Fonctions de descriptions * = non linéarité faible			

*

Table I.16

Caractérist.	Méthodes fréquen- tielles Volterra Séries de Puissance	Fonctions de des- cription	Méthodes Temporelles	Equilibrage Harmonique
Généralité de la méthode	+	-	+++	++
Précision des résul- tats	++	+ limitée au ler harmo- nique en général	++	++
Description modèles non linéaires générale et aisée	+ limitée aux modèles polynomiaux	++	+++	+++
Description des éléments passifs	+++ (y compris lignes à pertes)	+	+ (lignes idéales)	+++ (y compris lignes à pertes)
Excitations multifré- quentielles	+++ aisée	_	+	++
Possibilité optimisation	+	+++	non	++
Convergence robustesse	+ séries de Volterra limitées en général aux faibles non linéarités	++	+++	++

-

_

Il s'agit plutôt d'une méthode de conception (on optimise la performance du composant) plutôt que d'une méthode de simulation de circuits ([106], comparaison résultats d'un TEC bande X sur SPICE 2 et par la méthode des fonctions de description). La discussion se limite donc aux méthodes temporelles et à l'équilibrage harmonique.

Les <u>méthodes temporelles</u> présentent deux inconvénients majeurs pour les circuits intégrés hyperfréquences :

- tous les transitoires doivent être calculés, or en général le concepteur de circuits intégrés hyperfréquences s'intéresse principalement au fonctionnement en régime stationnaire,

- les lignes de transmissions sont difficiles à modéliser en particulier lorsqu'elles sont dispersives et à pertes.

La méthode d'équilibrage harmonique tire parti quant à elle de la meilleure méthode de description de résolution de chaque partie des circuits, pour éviter les inconvénients des méthodes temporelles. Cependant elle n'a pas encore atteint tout à fait la maturité des méthodes temporelles notamment en ce qui concerne la robustesse de convergence de ses algorithmes de résolution.

Des comparaisons entre ces deux méthodes ont été effectuées par différents auteurs [67], [70], [66], [103]. Les résultats obtenus sont semblables du point de vue de la précision. En ce qui concerne le temps de calcul, la réponse est moins nette. Kundert &al [67] ont simulé un amplificateur distribué à 4 TEC avec SPICE 2 et leur programme Harmonica. Les lignes sont prises idéales dans la simulation avec SPICE 2 et à pertes et dispersives dans Harmonica. La simulation la plus rapide est de loin celle réalisée avec Harmonica. Par contre, si l'on compare les simulations obtenues avec ces deux programmes d'un amplificateur opérationnel μ A741, le temps de calcul sur SPICE2 reste relativement constant (9 à 14 s) et court, alors qu'avec Harmonica le temps de calcul augmente exponentiellement (13 à 365s) lorsque l'étage de sortie fonctionne en classe B. Les deux méthodes qui émergent de cette comparaison par la généralité de leurs applications sont donc les méthodes temporelles et d'équilibrage harmonique. Nous avons donc employé ces deux méthodes :

- Temporelles CIRCEC progiciel développé par THOM'6

- Equilibrage harmonique : LISA logiciel développé à l'IRCOM de Limoges et les logiciels commerciaux MNS de HEWLETT-PACKARD et LIBRA de EEsof.

-

Chapitre I: Méthodes d'analyse non linéaire

_

e

Références bibliographiques du chapitre I:

- [1] J. OBREGON Nonlinear analysis and design of microwave circuits 15th European Microwave Conference proceedings - Sept. 1985 - Tutorial session, pp. 1089-1094 [2] R.A. PUCEL MMICs, Modelling, and CAD - where do we go from here ? 16th European Microwave Conference proceedings - 1986, pp. 61-70 [3] V. RIZZOLI, A. NERI State of the art and present trends in nonlinear microwave CAD techniques IEEE Transactions on microwave theory and techniques, vol. MTT-36, nº2, Feb. 1988, pp. 343-365 [4] M. HASLER, J. NEIRYNCK Nonlinear circuits, Artech House, 1986 - ISBN : 0-89006-208-0 [5] S.A. MAAS Nonlinear Microwave circuits Artech House - 1988, ISBN : 0-89006 - 251 - X. [6] R. PENGELLY, L. MAH, J. GERBER, R. GILMORE FET power amplifier design using non-linear CAD and device parameter extraction Workshop - 19th EMC - Sept. 1989 - pp. 109-123 [7] First international workshop of the West German IEEE MTT/AP Joint Chapter on Integrated Nonlinear Microwave and Millimeterwave Circuits (INMIC'90) Digest. October 03-05, 1990. Duisburg, West Germany [8] K.C. GUPTA, R. GARG, R. CHADHA Computer-aided design of Microwave Circuits
 - Chapitre I: Méthodes d'analyse non linéaire

Artech House, Norwood, MA, 1981

69

[9] J.J. BUSSGANG, L. EHRMAN, J.W. GRAHAM Analysis of nonlinear systems with multiple inputs Proceedings of the IEEE, vol. 62, n°8, august 1974, pp. 1088-1118 Tri.T. HA [10] Solid-state microwave amplifier design Wiley-Interscience, Wiley, New York, 1981. (ISBN: 0-471-08971-0) [11] M. SCHETZEN The Volterra and Wiener theories of nonlinear systems John Wiley and Sons, New-York, 1980. [12] V. VOLTERRA Theory of functionals and of Integral and Integro-differential equations New York, Dover, 1959 N. WIENER [13] Response of a nonlinear device to noise M.I.T. Radiation lab., rep. V-16S, April 6, 1942. [14] M. LAMNABHI Functional analysis of nonlinear circuits 15th EMC proceedings - Tutorial session - Paris, 1985, pp. 1095-1103 K.K.M. CHENG, J.K.A. EVERARD [15] A new and efficient approach to the analysis and design of GaAs MESFET microwave oscillators 1990 IEEE MTT-S digest, pp. 1283-1286 P. HARROP, T.A.C.M. CLAASEN [16] Modelling of an FET mixer Electronic letters, 8th june 1978, vol. 14 n°12, pp. 369-370

[17] P. HARROP

Gallium Arsenide field-effect transistor mixers : theory and applications Acta Electronica, 23-4, 1980, pp. 291-297

- [18] R.A. MINASIAN
 Volterra series analysis of MESFET mixers
 Int. J. Electronics, 1981, vol. 50, n°3, pp. 215-219
- [19] G.M. LAMBRIANOU, C.S. AITCHISON
 The optimisation of third order intermodulation and output power of an X-band MESFET amplifier
 based on small signal measurements
 15th EMC proceedings, Paris 1985, pp. 552-557
- [20] C.L. LAW, C.S. AITCHISON
 Prediction of wideband power performance of MESFET devices using the Volterra series representation
 1986 IEEE MTT-S Digest, pp. 487-489
- [21] S.A. MAAS, D. NEILSON
 Modeling MESFETs for intermodulation analysis of mixers and amplifiers
 1990 IEEE MTT-S digest, pp. 1291-1294
- Y. HU, J.J. OBREGON, J.C. MOLLIER
 Nonlinear analysis of microwave FET oscillators using Volterra series
 IEEE transactions on microwave theory and techniques, vol. 37, n°11, Nov. 89, pp. 1689-1693
 - S.A. MAAS A general purpose computer program for the Volterra series analysis of nonlinear microwave circuits 1988 IEEE MTT-S digest, pp. 311-314
- [24] V. KROZER, H.L. HARTNAGEL
 Large-signal Analysis of Nonlinear Microwave Circuits using Modified Volterra series.
 Integrated Nonlinear Microwave and Millimeter Circuits (INMMC '90) Digest, October 03-05 1990 -Duisburg, pp. 197-209
 - A new frequency domain approach to the analysis of nonlinear microwave circuits 1985 IEEE MTT-S digest, St-Louis, Missouri, pp. 401-404

G.W. RHYNE, M.B. STEER

[23]

[25]

- [26] G.W. RHYNE, M.B. STEER Generalized power series analysis of intermodulation distortion in a MESFET amplifier : simulation and experiment 1987 IEEE MTT-S digest, pp. 115-118
- [27] G.W. RHYNE, M.B. STEER Generalized power series analysis of intermodulation distortion in a MESFET amplifier : simulation and experiment IEEE transactions on microwave theory and techniques, vol. MTT-35, n°12, déc. 87, pp. 1248-1255
- [28] G.W. RHYNE, M.B. STEER, B.D. BATES Frequency-domain nonlinear circuit analysis using generalized power series IEEE transactions on microwave theory and techniques, vol. 36, n°2, february 1988, pp. 379-387

Frequency-domain spectral balance using the Arithmetic Operator method IEEE transactions on microwave theory and techniques, vol. 37, nº11, Nov. 1989, pp. 1681-1688

- [30] J.H. HAYWOOD, Y.L. CHOW Intermodulation distortion analysis using a Frequency-Domain Harmonic Balance technique
- [31] A. GELB, W.E. VANDERVELDE Multiple input describing functions and nonlinear system design - Mac Graw Hill - New-York - 1968

J. OBREGON, F. FARZANEH Definition of nonlinear reflection coefficient of a microwave device using describing function formalism IEEE transactions on microwave theory and techniques, vol. 32, n°4, April 1984, pp. 452-455

- [33] Y. TAJIMA, B. WRONA, K. MISHIMA GaAs FET large-signal model and its application to circuit designs IEEE transaction on electron devices, vol. ED-28, nº2, February 1981, pp. 171-175
 - Design of Broad-band power GaAs FET amplifiers IEEE transactions on microwave theory and technique, vol. MTT-32, n°3, March 1984, pp. 261-267

Chapitre I: Méthodes d'analyse non linéaire

C.R. CHANG, M.B. STEER, G.W. RHYNE

IEEE transactions on microwave theory and techniques, vol. 36, nº8, August 1988, pp. 1251-1257

[34] Y. TAJIMA, P.D. MILLER

[29]

- [32]

- [35] R. SOARES, M. BOUDELIS, B. LORIOU, E. LOS REYES DAVO
 Nonlinear equivalent circuit for broadband GaAs MESFET power amplifier design 1982 IEEE MTT-S digest, pp. 63-65
- [36] A.J. HOLDEN, B.T. DEBNEY, J.P. KING, J.G. METCALFE, CH. OXLEY Matching of GaAs power FETs using a large-signal modelling technique IEEE proceedings, vol. 133, Pt. H, n°5, october 1986, pp. 399-404

[37] R. GILMORE, F.J. ROSENBAUM

An analytic approach to optimum oscillator design using S-parameters IEEE transactions on microwave theory and techniques, vol. MTT-31 n°8, august 1983, pp. 633-639

[38] J. VIDKJAER

A describing function approach to Bipolar RF-power amplifier simulation IEEE trans. on circuits and systems, vol. CAS-28, n°8, august 1981, pp. 758-767

[39] F. FILICORI, A. MAMBRIONI, V.A. MONACO

Large-signal narrow band quasi-black box modelling of microwave transistors 1986 IEEE MTT-S digest, pp. 393-396

[40] S.R. MAZUMDER, P.D. VAN DER PULJE

"Two-Signal" method of measuring the large-signal S-parameters of transistors IEEE transactions on microwave theory and techniques vol. MTT-26, n°6, June 1978, pp. 417-420

[41] R.S. TUCKER

RF Characterization of microwave power FET's IEEE transactions on microwave theory and techniques, vol. MTT-29, n°8, August 1981, pp. 776-781

[42] C. ALBUQUERQUE, C. GUO, J. OBREGON

A new approach to fundamental frequency analysis and optimization of nonlinear microwave circuits 15th EMC proceedings, Paris 1985, pp. 515-520

[43] C. GUO, M. CAMIADE, D. ROUSSET, A. CESSEY, J. OBREGON, A. BERT
 Optimum design of nonlinear FET amplifiers
 IEEE transactions on microwave theory and techniques, vol. MTT-35, n°12, December 1987, pp. 1348-1354.

- [44] A. TAZON, A. MEDIAVILLA, A. VEGAS, A. CASANUEVA
 Closed-form harmonic formulation for two-port microwave active devices
 INT. J. Electronics, 1988, vol. 64, n°4, pp. 593-601
- [45] C. GUO & al
 Optimal CAD of MESFETs frequency multipliers with and without feedback
 1988 IEEE MTT-S digest, New York, May 1988, pp. 1115-1118
- [46] H.J. CARLIN, J.J. KOMIAK
 A new method of broadband equalization applied to microwave amplifiers
 Transactions on microwave theory and techniques, MTT-27, n°2, February 1979

 [47] V. RIZZOLI, A. NERI, P. GHIGI, F. MASTRI
 Simulation and design of nonlinear microwave circuits : an overview of frequency-domain techniques for the treatment of oscillators
 Integrated nonlinear Microwave and Millimeterwave Circuits (INMMC'90) Digest, October 03-05 Duisburg, pp. 123-136.

D.O. PEDERSON A Historical review of circuit simulation

IEEE transactions on circuits and systems, vol. CAS-31, n°1, January 1984, pp. 103-111

- [49] W.J. McCALLA, D.O. PEDERSON
 Elements of Computer-Aided circuit analysis
 IEEE transactions on circuit theory, vol. CT-18, n°1, January 1971, pp. 14-26
- [50] M.I. SOBHY, A.K. JASTRZEBSKI
 Direct integration methods of nonlinear microwave circuits
 15th EMC proceedings, Paris, 1985, Tutorial session, pp. 1110-1118.
- [51] CIRCEC : "a time domain program analysis for nonlinear circuits" Thomson Informatique Service.
- [52] A.K. JASTRZEBSKI, M.I. SOBHY
 Analysis of nonlinear microwave circuits using state-space approach ISCAS'84, pp. 1119-1122

Chapitre I: Méthodes d'analyse non linéaire

[48]
- [53] T.J. APRILLE Jr, T.N. TRICK
 Steady-state analysis of nonlinear circuits with periodic inputs
 Proceedings of the IEEE, vol. 60, n°1, January 1972, pp. 108-114
- [54] T.J. APRILLE Jr, T.N. TRICK
 A computer algorithm to determine the steady-state response of nonlinear oscillators IEEE Trans. Circuit Theory, vol. CT-19, pp. 354-360, July 1972
- [55] F.R. COLON, T.N. TRICK
 Fast periodic steady-state analysis for large-signal electronic circuits
 IEEE J. Solid-state Circuits, vol. SC-8, pp. 260-269, August 1973.

[56]

S. SKELBOE Computation of the periodic steady-state response of nonlinear networks by extrapolation methods IEEE Trans. Circuits Systems, vol. CAS 27, n°3, March 1980, pp. 161-175

- [57] A.R. NEWTON, A.L. SANGIOVANNI-VINCENTELLI
 Relaxation-based electrical simulation
 IEEE transaction on electron devices, vol. ED-30, n°9, September 1983, pp. 1184-1207
- [58] M.I. SOBHY, E.A. HOSNY, Y.A.R. El-SAWY, A.A.A. NASSER
 Recent advances in time-domain simulation
 1990 Integrated Nonlinear Microwave and Millimeter Circuits (INMMC'90) Digest, Duisburg, West
 Germany, October 03-05, pp. 21-34
- [59] M.I. SOBHY, A.J. CASTELINO
 The design and performance of large-signal distributed microwave amplifiers
 1989 IEEE MTT-S digest, pp. 397-400
- [60] M.I. SOBHY, A.K. JASTRZEBSKI, R.S. PENGELLY, J. JENKINS, J. SWIFT The design of microwave monolithic voltage controlled oscillators
 15th EMC proceedings, Paris 1985, pp. 925-930.
- [61] M.I. SOBHY, F. BASSIRAT
 Nonlinear modelling and design of microwave mixers
 1988 IEEE MTT-S digest, pp. 1111-1114

Chapitre I: Méthodes d'analyse non linéaire

75

- [62] M. JOAO ROSARIO, J. COSTA FREIRE
 A design technique for MESFET mixers based SPICE program
 1990 IEEE MTT-S digest, pp. 331-334
- [63] P.E. STABROOK, B.B. LUSIGNAN
 A mixer computer-aided design tool based in the time domain
 1988 IEEE MTT-S digest, pp. 1107-1110

[64] J.C. LINDENLAUB

An approach for finding the sinusoïdal steady-state response of nonlinear systems Proc. 7th Ann. Allerton Conf. on Circuit and system theory, Univ. Illinois, Chicago, 1969

[65] M.S. NAKHLA, J. VLACH

A piecewise harmonic balance technique of determination response of nonlinear systems IEEE trans. on circuits and systems, vol. CAS-23, n°2, Feb. 1976, pp. 85-91

[66] S. EL-RABAIE, V.F. FUSCO, C. STEWART

Harmonic balance evaluation of nonlinear microwave circuits - A tutorial approach IEEE trans. on education, vol. 31, n°3, August 1988, pp. 181-192

[67] K.S. KUNDERT, A. SANGIOVANNI-VINCENTELLI

Simulation of nonlinear circuits in the frequency domain IEEE transactions on computer-aided design, vol. CAD-5, n°4, october 1986, pp. 521-535

[68] C. CAMACHO-PENALOSA

Numerical steady-state analysis of nonlinear microwave circuits with periodic excitation IEEE trans. on microwave theory and techniques, vol. MTT-31, n°9, september 1983, pp. 724-730

- V. RIZZOLI, F. MASTRI, F. SGALLARI, V. FRONTINI
 The exploitation of sparse-matrix techniques in conjunction with the piecewise harmonic-balance method for nonlinear microwave circuit analysis
 1990 IEEE MTT- S digest, pp. 1295-1298
- [70] I. TELLIEZ, B. CARNEZ, M. GAYRAL, C. RUMELHARD Modélisation grand signal de TEC pour la simulation de circuits intégrés monolithiques hyperfréquences en GaAs Journées Nationales Microondes, Nice, 1987, pp. 230-232

[71] M. GAYRAL

Contribution à la simulation des circuits non-linéaires microondes par la méthode de l'équilibrage harmonique et spectral

Thèse de Doctorat de l'Université de Limoges, n°64 - 87, décembre 1987.

[72] V. RIZZOLI, A. LIPPARINI, E. MARAZZI

A general-purpose program for nonlinear microwave circuit design IEEE transactions on microwave theory and techniques, vol. MTT-31, n°9, september 1983, pp. 762-770

[73] F. FILICORI, V.A. MONACO, C. NALDI

Simulation and design of microwave class-C amplifiers through Harmonic analysis IEEE transactions on microwave theory and techniques, vol. MTT-27, n°12, december 1979, pp. 1043-1051

[74] A. LIPPARINI, E. MARAZZI, V. RIZZOLI

A new approach to the computer-aided design of nonlinear networks and its application to microwave parametric frequency dividers IEEE transactions on microwave theory and techniques, vol. MTT-30, n°7, July 1982, pp. 1050-1058.

[75] R.G. HICKS, P.J. KHAN

Numerical analysis of nonlinear solid-state device excitation in microwave circuits IEEE transactions on microwave theory and techniques, vol. MTT-3, n°3, march 1982, pp. 251-259

[76] **A.R. KERR**

A technique for determining the local oscillator waveforms in a microwave mixer IEEE transactions on microwave theory and techniques, vol. MTT-23, october 1975, pp. 828-831.

[77] R. GILMORE

Nonlinear circuit design using the modified harmonic balance algorithm IEEE transactions on microwave theory and techniques, vol. MTT-34, n°12, december 1986, pp. 1294-1307.

[78] F. FILICORI

Nonlinear microwave circuit analysis using harmonic balance techniques 15th EMC proceedings, Paris, France, September 1985, pp. 1104-1105

Chapitre I: Méthodes d'analyse non linéaire

Numerical technique for determining pumped nonlinear device waveforms Electronic letters, 8th May 1980, vol. 16, n°10, pp. 375-376.

- [80] M. GAYRAL, E. NGOYA, R. QUERE, J. ROUSSET, J. OBREGON L'équilibrage spectral : une méthode générale d'analyse de circuits non linéaires microondes excités par des générateurs non harmoniques Journées Nationales Microondes 1987, Nice, pp. 233-234.
- [81] K.S. KUNDERT, G.B. SORKIN, A. SANGIOVANNI-VINCENTELLI
 Applying Harmonic balance to Almost periodic circuits
 IEEE transactions on microwave theory and techniques, vol. 36, n°2, feb. 1988, pp. 366-378
- [82] V. RIZZOLI, C. CECCHETTI, A. LIPPARINI, F. MASTRI General purpose harmonic balance analysis of nonlinear microwave circuits under multitone excitation IEEE transactions on microwave theory and techniques, vol. 36, n°12, december 1988, pp. 1650-1660
- [83] C.R. CHANG, P.L. HERON, M.B. STEER
 Harmonic balance and frequency-domain simulation of nonlinear microwave circuits using the block
 Newton method
 IEEE transaction on microwave theory and techniques, vol. 38, n°4, april 1990, pp. 431-434.
- [84] V. RIZZOLI, A. COSTANZO, C. CECCHETTI
 Numerical optimization of broadband nonlinear microwave circuits
 1990 IEEE MTT-S digest, pp. 335-338.
- [85] V. RIZZOLI, A. NERI, A. COSTANZO
 Microwave oscillator design by state-of-the-art nonlinear CAD techniques
 18th EMC proceedings, Stockholm 1988, pp. 231-236.
- [86] J.W. BANDLER, Q.J. ZHANG, R.M. BIERNACKI
 A unified framework for harmonic balance simulation and sensitivity analysis
 1988 IEEE MTT-S digest, pp. 1041-1044.

^[79] R.G. HICKS, P.J. KHAN

- [87] V. RIZZOLI, A. NERI
 A fast Newton algorithm for the analysis and design of microwave oscillators and VCO's 19th EMC proceedings, London, September 1989, pp. 386-391.
- [88] M. GAYRAL, E. NGOYA, R. QUERE, J. ROUSSET, J. OBREGON The spectral balance : a general method for analysis of nonlinear microwave circuits driven by nonharmonically related generators 1987 IEEE MTT-S digest, pp. 119-121
- [89] R.J. GILMORE, F.J. ROSENBAUM Modeling of nonlinear distortion in GaAs MESFETs 1984 IEEE MTT-S digest, pp. 430-431
- [90] P.L. HERON, C.-R CHANG, M.B. STEER
 Control of aliasing in the harmonic balance simulation of nonlinear microwave circuits
 1989 IEEE MTT-S digest, pp. 355-358
- [91] V. RIZZOLI, C. CECCHETTI, A. NERI
 Supercomputer-aided generalized mixer analysis and optimization
 16th European Microwave Conference proceedings, Dublin, September 1986, pp. 692-697
- [92] V. RIZZOLI, C. CECCHETTI, A. NERI
 Numerical analysis of intermodulation distortion in microwave mixers
 1988 IEEE MTT-S digest, pp. 1103-1106
- [93] P.L. HERON, M.B. STEER
 Jacobian calculation using the multidimensional fast FOURIER transform in the harmonic balance analysis of nonlinear circuits
 IEEE transactions on microwave theory and techniques, vol. 38, n°4, april 1990, pp. 429-431.
- [94] V. RIZZOLI, C. CECCHETTI, A. LIPPARINI
 A general purpose program for the analysis of nonlinear microwave circuits under multitone excitation by multidimensional Fourier transform
 17th European Microwave Conference proceedings Rome, September 1987, pp. 635-640

[95] A. USHIDA, L.O. CHUA

Frequency-domain analysis of nonlinear circuits driven by multi-tone signals IEEE trans. on circuits and systems, vol. CAS-31, n°9, September 1984, pp. 766-779.

- [96] J.M. PAILLOT, J.C. NALLATAMBY, M. HESSANE, R. QUERE, M. PRIGENT, J. ROUSSET A general program for steady state, stability and FM noise analysis of microwave oscillators 1990 IEEE - MTT-S digest, pp. 1287-1290
- [97] J.C. NALLATAMBY, I. TELLIEZ, M. PRIGENT CAO de mélangeurs équilibrés monolithiques : simulations et mesures des pertes de conversion et du facteur de bruit Journées Nationales Microondes 1991, Grenoble, pp. 339-340.
- [98] R. QUERE, J. ROUSSET, J. OBREGON
 Détermination automatique des régimes stables et instables des circuits non linéaires par la méthode de l'équilibrage spectral
 Journées Nationales Microondes 1989, Montpellier, pp. 271-272.
- [99] V. RIZZOLI, A. NERI
 Global stability analysis of microwave circuits by a frequency domain approach
 1987 IEEE MTT-S digest, pp. 689-692
- [100] U.L. ROHDE

Harmonic balance method handles nonlinear microwave CAD problems Microwave Journal, October 1987, pp. 203-210

[101] S. HEINEN, J. KUNISCH, I. WOLFF

Considerations on the analysis of mixers with arbitrary topology including signal and noise properties Integrated Nonlinear Microwave and Millimeterwave Circuits (INMMC'90) Duisburg, October 1990, pp. 63-77.

[102] W.R. CURTICE

Nonlinear analysis of GaAs MESFET amplifiers, mixers and distributed amplifiers using the harmonic balance technique

IEEE trans. on microwave theory and techniques, vol. MTT-35, n°4, April 1987, pp. 441-447.

[103] Y.D. HWANG, T. ITOH

An efficient approach for large-signal modeling and analysis of the GaAs MESFET IEEE trans. on microwave theory and techniques, vol. MTT-35, n°4, April 1987, pp. 396-402

[104] R. PENGELLY, L. MAH, J. GERBER, R. GILMORE

FET power amplifier design using nonlinear CAD and device parameter extraction 19th European Microwave Conference, Workshop Proceedings, London, 1989, pp. 109-123.

[105] S.A. MAAS, D. NEILSON

Modeling MESFETs for intermodulation analysis of mixers and amplifiers 1990 IEEE MTT-S digest, pp. 1291-1294

[106] T.J. BRAZIL, S.O. SCANLAN

Nonlinear design procedures for single frequency and broadband GaAs MESFET power amplifiers IEEE trans. on microwave theory and techniques, vol. MTT-36, n°2, february 1988, pp. 388-393.

[107] J.C. GIRAUDON

Application du formalisme de la fonction de description à la modélisation non linéaire d'un transistor bipolaire microonde de puissance Thèse de doctorat, Université de Limoges, 1986, n° d'ordre 27-1986.

[108] G. LAMBRIANOU, C.S. AITCHISON

Power characterisation of a MESFET amplifier using small-signal measurements and Volterra series 1985 IEEE MTT-S digest, St-Louis, Missouri, pp. 409-412

[109] T. BRAZIL, S. EL-RABAIE, E. CHOO, V. FUSCO, C. STEWART Large-signal FET simulation using time-domain and harmonic balance methods IEE proceedings, vol. 133, Pt.H, n° 5, october 1986, pp. 363-367.

Chapitre II:

Modélisations en régime non linéaire des TECs

II.1 Introduction :

La conception de circuits intégrés monolithiques hyperfréquences non linéaires tels que les mélangeurs, les oscillateurs, et plus particulièrement les amplificateurs de puissance nécessite l'utilisation d'une description grand signal du transistor à effet de champ en Arséniure de Gallium. Cette description doit refléter le comportement du composant de façon exacte et générale : elle doit le représenter quels que soient son environnement et sa configuration. De plus, elle doit être assez simple pour être facilement implantée sur les simulateurs existants (voir chapitre I), réduire les temps de calcul, et ne pas dégrader la convergence du simulateur. Enfin, elle doit être assez souple pour permettre une évaluation rapide du comportement non linéaire du transistor, en fonction de la technologie utilisée.

Ces objectifs sont difficiles à concilier, et de nombreux modèles ont été étudiés pour prévoir le fonctionnement non linéaire du transistor [3]. Afin de placer le travail de modélisation qui a été effectué dans son contexte, ce chapitre passe en revue les différents types de modélisations du transistor à effet de champ en régime non linéaire, qui ont permis de mieux comprendre les mécanismes physiques du composant, ou de faciliter son utilisation dans les circuits hyperfréquences. La description du comportement du TEC et ses propriétés physiques sont traitées en détail dans les ouvrages [1],[2]. Trois types de modélisations peuvent être distingués:

- * les modèles physiques analytiques,
- * les modèles physiques numériques,
- * les modèles phénoménologiques (reposant sur un schéma équivalent).

II.2 Modèles physiques analytiques :

Ces modèles sont basés sur des expressions analytiques des phénomènes régissant la répartition du courant dans le canal du transistor ([4] à [21]). Ils nécessitent la connaissance de paramètres technologiques et géométriques du composant. La précision de ce type de modélisation dépend beaucoup des hypothèses simplificatrices choisies.

Shockley, a le premier, décrit le fonctionnement statique du transistor à effet de champ à jonction (JTEC), en 1952 [4]. Ce modèle, dit du canal graduel, repose sur les approximations suivantes:

- approximation dite "du canal graduel": la section du canal varie lentement entre source et drain,

- la transition entre la zone déplétée et le canal est supposée abrupte,

- la zone désertée est considérée comme complètement vide de porteurs, le dopage comme uniforme,

- la mobilité des électrons a une valeur constante,

- et les effets de bord de la grille sont négligeables.

Il considère que la distribution des champs sous la grille peut être traitée comme la superposition de deux champs à une dimension : dans la zone désertée, la composante longitudinale E_x du champ électrique est par hypothèse négligeable devant la composante transversale E_y , tandis que dans le canal la composante longitudinale prédomine.

La principale limitation de ce modèle provient du fait que le phénomène de saturation de la vitesse des électrons est négligé. Cette simplification ne permet pas de décrire précisément la saturation du courant drain pour de faibles longueurs de grille ($Lg < 1 \ \mu m$).

Des travaux ultérieurs de modélisation ont introduit l'effet de la saturation de la vitesse des électrons, de différentes façons. La caractéristique vitesse d'entraînement des électrons (v) - champ électrique (E) est souvent approchée:

- soit par une représentation linéaire à deux régions [5],[6],

$$v = \mu E$$
 si $E < E_s$ zone ohmique
 $v = constante=v_s$ si $E > E_s$
où v_s est la vitesse de saturation (II.1)

85

- soit par une relation v(E) analytique: par exemple, la relation suggérée par Trofimenkoff [7],[8],[9],[10]

$$\mathbf{v} = \frac{\mu_0 \mathbf{E}}{1 + \mathbf{E}/\mathbf{E}_c} \qquad \text{si } \mathbf{E} \leq \mathbf{E}_s$$
(II.2)

ou une relation v(E) parabolique [11],[12],[13]

$$v = \mu_0 E - v_s E^2 / 4 E_c^2$$
 si $E \le E_s$ (II.3)

Dans ce type de modèle physique, la première tâche est de poser les hypothèses nécessaires à la résolution du système d'équations physiques qui décrivent le comportement du composant: équation de la continuité du courant, équation décrivant le transport des électrons dans le canal... La résolution des équations est menée complètement de manière analytique. La plupart de ces modèles sont basés sur une analyse quasi unidimensionnelle inspirée de celle de Shockley [4], à deux régions (avant et après pincement du canal). L'un des modèles les plus cités est celui de Pucel & al [6], qui l'ont utilisé pour des simulations en régime alternatif petit signal, et pour étudier le comportement du TEC en bruit.

Le modèle physique à deux dimensions de Yamaguchi et Kodera [13] prend en compte les résultats de leurs simulations numériques à deux dimensions dans les hypothèses suivantes: la distribution de la densité d'électrons entre le canal et la zone désertée est graduelle et décrite par une fonction sinusoïdale. De plus, ce modèle prend en compte la rotation du vecteur vitesse des électrons en direction du drain quand la tension drain-source augmente, ce qui améliore la précision du calcul de la conductance de sortie. Shur et Eastman [14] ont développé ces travaux en ajoutant une troisième région qui permet de modéliser la formation d'un dipole statique sous la grille pouvant s'étendre jusqu'au drain. Madjar et Rosenbaum [11],[15] ont également repris les travaux de Yamaguchi et Kodera, pour obtenir un modèle analytique grand signal. L'hypothèse du dopage uniforme dans le canal, souvent choisie dans ces modèles, modélise mal les transistors à zone active implantée. Golio & al [18] ont essayé de contourner la difficulté en introduisant des expressions empiriques dans le modèle de Lehovec et Zuleeg. Les travaux récents de modélisation de Khatibzadeh et Trew [12] permettent de prendre en compte des profils de dopage quelconques: uniforme, implanté, LO-HI-LO... Ce modèle reprend en outre les résultats de Yamaguchi et Kodera [13],et de Shur et Eastman [14] en tenant compte: d'une accumulation de charge dans le canal conducteur à hauts champs électriques, du phénomène de rotation du vecteur vitesse en direction du drain, et d'une densité d'électrons entre le canal et la zone désertée graduelle (expression de la distribution différente de celle de Yamaguchi & al). Quand le dopage est arbitraire (non uniforme), la concentration de porteurs est calculée par interpolation à l'aide de fonctions "spline" cubiques et de tables numériques. Un amplificateur 3W en bande C avec deux transistors de développement de grille de 4mm a été simulé avec ce modèle [19]. Il a été aussi appliqué à l'étude des contours de "loadpull" pour différents types de profil de dopage [20].

Dans le cas de matériaux implantés, les calculs deviennent vite plus complexes. Si l'hypothèse de dopage uniforme peut être appliquée, ces modèles physiques présentent l'avantage d'être relativement simples. Cependant aucun d'entre eux ne prend en considération les phénomènes de dynamique électronique non-stationnaire.

II.3 Modèles physiques numériques:

Le système des équations fondamentales du transport des charges dans les semiconducteurs est résolu numériquement, en choisissant des conditions aux limites appropriées. Les variantes de ces modèles sont nombreuses suivant la méthode numérique utilisée et les approximations effectuées. Deux types de modélisations peuvent cependant être distingués:

- les *modèles macroscopiques*, qui résolvent numériquement (et non par des expressions analytiques, comme au paragraphe précédent) les équations de transport dans les semiconducteurs couplées à l'équation de Poisson, - les *modèles particulaires*, ou microscopiques, qui consistent à suivre l'évolution de chaque électron dans l'espace et dans le temps.

II.3.1 Les modèles macroscopiques:

Les modélisations bidimensionnelles de Kennedy et O'Brien [22] ont permis de mettre en évidence le mécanisme d'accumulation-déplétion dans le canal du côté drain. Leurs travaux montrent que la saturation du courant drain est principalement due à la saturation de la vitesse des porteurs dans le GaAs, et non pas, comme on le supposait auparavant [4], causée par un pincement partiel du canal produit par une augmentation de la tension drain-source. Ils montrent aussi que les approximations effectuées par Shockley [4] (en particulier l'hypothèse de transition abrupte de la concentration de porteurs entre la zone désertée et le canal, celle de la variation progressive de la hauteur du canal selon l'axe longitudinal) restent valides pour certains rapports longueur de grille/épaisseur de la couche active.

Ces modélisations bidimensionnelles ont été développées par la suite par Reiser [23],[24], Barnes & al [25], Himsworth [26], Castagné [67], qui ont étudié l'influence de la longueur de grille en particulier sur les caractéristiques statiques (Id-Vds), les paramètres petit signal (gm,Gd), et le produit Gain-largeur de bande. Avec ce type de modèle, Grubin a comparé le fonctionnement en commutation de TEC en GaAs et en Si [27], et David & al ont étudié les phénomènes d'avalanche dans différents types de structures de TEC GaAs [28].

Ces modèles prennent en compte de façon exacte les effets de bords et les effets bidimensionnels, qui interviennent de façon décisive dans les structures submicroniques. Certains auteurs ont ,en outre, inclus les effets de relaxation de l'énergie de l'électron [29],[30],[65], pour simuler les structures submicroniques plus précisément. Des modélisations numériques 2D plus récentes [35],[36],[37], visent plus à simuler des circuits intégrés hyperfréquences qu'à étudier le comportement du composant, et à optimiser ses paramètres géométriques et technologiques.

Afin de réduire les temps de calcul, Yamaguchi et Kodera [13] ont couplé leur simulation numérique 2D à une expression analytique de la concentration de porteurs (distribution graduelle entre la zone désertée et le canal, décrite par une fonction sinusoïdale). Ils tiennent compte dans leurs modélisations de la rotation du vecteur vitesse.

Dans l'objectif de réduire les temps de calcul sans nuire à la précision de ces calculs, Carnez & al [31],[32], Snowden & al [33],[34], ont proposé des modèles pseudobidimensionnels qui prennent en compte les effets de bords de grille, les phénomènes de survitesse. Ces modèles utilisent des expressions analytiques obtenues à partir des résultats de calculs de Monte-Carlo en régime permanent (voir paragraphe suivant), pour décrire la dynamique électronique non stationnaire. Ce type de modèle permet d'étudier le bruit hyperfréquence des TECs à grille submicronique [32], et peut être appliqué à la simulation de circuits hyperfréquences tel qu'un oscillateur en bande Ku [34].

II.3.2 Modèles particulaires:

Il s'agit de résoudre l'équation de transport de Boltzmann. Cette équation ne peut être résolue directement, des méthodes de calcul statistique de Monte-Carlo sont utilisées [66],[68],[69]. Les porteurs évoluent dans des structures bidimensionnelles. Les travaux les plus connus sont ceux de Warriner [38] et Hockney [39].

Ces modèles prennent en compte avec précision l'ensemble des phénomènes intervenant dans les transistors à grille submicronique, mais ils présentent un certain nombre d'inconvénients qui en limitent l'utilisation. Si l'on veut avoir une bonne précision, le maillage spatial doit être suffisamment fin et le nombre de porteurs considérés suffisamment grand, ce qui entraîne des temps de calcul très importants. Ces temps de calcul sont rédhibitoires pour envisager de simuler des circuits avec ce type de modèles. En particulier, ces modèles s'avèrent incapables de simuler le comportement en petit ou en moyen signal, car les variations sont alors noyées dans le bruit numérique introduit par l'aspect granulaire du modèle particulaire. Ces modèles sont, par contre, adaptés pour réaliser une étude exacte des mécanismes physiques intervenant dans le fonctionnement du composant, ou étudier de nouvelles structures de semi-conducteurs sans nécessiter de réalisation technologique préalable.

II.4 Modèles phénoménologiques :

Cette catégorie regroupe les modèles qui utilisent un schéma équivalent, généralement issu d'un schéma équivalent linéaire dans lequel sont introduits des éléments non linéaires. Ces éléments non linéaires sont décrits par des expressions mathématiques les plus simples possibles. Ces expressions ne présentent pas forcément une signification physique mais sont représentatives du fonctionnement global. Les paramètres de ces modèles sont déterminés par des mesures électriques des composants: ce type de modèle présuppose d'avoir des composants déjà réalisés. Ces modèles ne permettent donc pas l'étude de nouvelles structures ou celle des mécanismes physiques intervenant dans les composants. Cependant, ils présentent l'intérêt d'être facilement intégrables dans des simulateurs (voir chapitre I).

La figure II.1 présente un schéma électrique équivalent typique, comportant des éléments constants (selfs et résistances d'accès, capacités parasites..), et des éléments non linéaires tels que des sources de courant, des capacités ou des charges variables, commandées en tension (Vgs, Vds par exemple).

De nombreux auteurs ([40] à [58]) ont proposé des modèles basés sur un schéma équivalent, certains d'entre eux modélisent le TEC en régime faiblement non linéaire seulement. Nous limiterons notre présentation aux modèles permettant une description en régime fortement non linéaire.



Willing et Rauscher et al [40],[41] ont utilisé des paramètres [S] mesurés à de multiples tensions de polarisation Vgs et Vds pour déterminer par des approximations moindres carrés les valeurs des éléments du modèle en fonction de Vgs et Vds. Peterson & al [42] ont repris ce modèle en incluant deux sources de courant: le courant en direct de la diode grille-source, et le courant d'avalanche de la diode grille-drain. Cependant ce modèle quasi-statique n'est pas intégrable directement dans un simulateur de circuits standard tel que SPICE. C'est pourquoi, la plupart des auteurs représentent les non linéarités du courant drain-source, de la capacité grille-source, de la source de courant d'avalanche par des expressions mathématiques les plus simples possibles. La source de courant grille-source Igs est généralement représentée par l'équation classique d'une diode Schottky en direct :

Igs =
$$I_s$$
 (exp(α Vgs) - 1) avec α = q/nkT (II.4)

II.4.1 Expressions du courant Ids :

* Modèles existants:

C'est l'élément non linéaire, pour lequel de nombreuses expressions analytiques ont été proposées.

L'un des premiers modèles utilisés dans le simulateur temporel SPICE a été proposé par Schichman et Hodges [43], [48], (figure II.2) en 1968: pour Vgs<V $_{T}$, au pincement Ids(Vgs,Vds) = 0Ids(Vgs,Vds) = β (Vgs - V_T)² (1 + λ Vds) en zone saturée Ids(Vgs,Vds) = β Vds [2(Vgs-V_{\tau}) - Vds] (1+ λ Vds) en zone ohmique

En 1978, Taki [44] propose la description de la totalité de la caractéristique par une seule équation comprenant une fonction tangente hyperbolique pour la première fois:

 $Ids(Vgs,Vds) = I_{pss} (1 - Vgs/Vp)^2 tanh[\alpha |Vds/(Vp - Vgs)|]$ (II.6) La formule de Taki a été modifiée par Materka et Kacprzak pour tenir compte de la variation de la tension de pincement Vp avec la tension de polarisation drain-source Vds (figure II.3, [53], [54]) :

$$Ids(Vgs,Vds) = I_{DSS}(1 - Vgs/Vp)^{2} \tanh(\alpha Vds/(Vgs - Vp))$$

avec Vp = Vp₀ + γ Vds (II.7)

(II.5)

Curtice propose en 1980, une équation s'inspirant des trois formulations précédentes (figure II.4, [45]):

$$Ids(Vgs,Vds) = \beta (Vgs-V_T)^2 (1+\lambda Vds) \tanh(\alpha Vds)$$
(II.8)

Curtice a validé son modèle en comparant les simulations d'un inverseur avec ce modèle phénoménologique et celles obtenues avec un modèle numérique bidimensionnel. Ce modèle était plutôt destiné, initialement à la simulation des circuits numériques. Il a été implanté dans SPICE2 par Sussman-Fort & al [46]. Ce modèle a été récemment utilisé pour simuler un inverseur à HEMT [49].

Chapitre II: Modélisations en régime non linéaire des TECs



Chapitre II: Modélisations en régime non linéaire des TECs





Le même auteur publie une autre expression dite "Curtice cubique", en 1985, [47], figure II.5 :

$$Ids(Vgs, Vds) = (A_0 + A_1 V_1 + A_2 V_1^2 + A_3 V_1^3) tanh(\gamma Vds(t))$$

avec $V_1 = V_{gs}(t-\tau) [1 + \beta (Vds_0 - Vds(t))]$ (II.9)

Les auteurs ont validé leur modèle en comparant leurs simulations avec des caractérisations en puissance d'un TEC à 12GHz. Ce modèle est implanté dans de nombreux logiciels, de type *harmonic balance* notamment (MNS...).

En 1982, Gopinath et Rankin (figure II.6, [50]) présentent l'expression suivante:

$$Ids = I_{DSS}(1 - Vgs/Vp)^{2}(1 + Vds/R_{d0} I_{DSS}) \text{ pour Vds} + V_{tan}, \text{ zone saturée}$$
$$Ids = I_{DSS}(1 - Vgs/Vp)^{2}[1 + (Vds/R_{d0} I_{DSS}) - (V_{tan} - Vds)^{3}/V_{tan}^{3}] Vds + V_{tan} (II.10)$$

_

Les auteurs ont appliqué leur modèle à la simulation d'un doubleur de fréquence 4GHz-8GHz.

En 1981, Tajima et al (figure II.7, [51]) appliquent l'expression assez complexe:

$$Ids(Vgs,Vds) = Id_{1} Id_{2}$$
(II.11)

$$Id_{1} = \frac{1}{k} \left[1 + \frac{Vgs'}{Vp} - \frac{1}{m} + \frac{1}{m} \exp[-m(1 + \frac{Vgs'}{Vp})]\right]$$

$$Id_{2} = Idsp \left[1 - \exp[-\frac{Vds}{V_{DSS}} - a(\frac{Vds}{V_{DSS}})^{2} - b(\frac{Vds}{V_{DSS}})^{3}\right]$$

$$avec, \ k = 1 - (1 - \exp(-m))/m$$

$$Vp = Vp_{0} + p \ Vds + V_{bi} \ et \ Vgs' = Vgs - V_{bi}$$

Avec ce modèle, des contours de "load-pull" à 10GHz, ainsi que le fonctionnement d'un oscillateur à contre-réaction grille-drain ont été simulés à la fréquence fondamentale.

Modèle quadratique



Eléments non linéaires: Ids, Cgs, diode Igs

* $Ids(Vgs(t-\tau), Vds(t)) = \beta (Vgs-V_{T})^{2} (1+\lambda Vds) tanh(\alpha Vds)$ $avec \beta = I_{DSS}/Vp^{2}, V_{T} = Vp + V_{bi}$ * $Cgs(Vgs) = Cg_{0} (1 - Vgs/V_{bi})^{-1/2}$ paramètres: $I_{DSS}, Vp, \alpha, \lambda, Cg_{0}$

Détermination des paramètres:

- mesures Ids-Vds statiques
- détermination de Rs, Rd, Rg par méthode de Fukui

Validation:

- simulation de porte logique élémentaire (inverseur)
- simulation d'oscillateur en anneau pour générer des impulsions courtes

Figure II.4: Modèle de CURTICE - 1980 - [45]



Chapitre II: Modélisations en régime non linéaire des TECs



$$V_{tan} = V_{00} \left[1 + (1 + 2 R_{d0} I_{DSS} / V_{00})^{1/2} \right] \text{ et } V_{00} = \frac{(1 - V_{0S} / V_{D})^2 V dt^2}{2(I_{DSS} R_{d0} + V dt)}$$

* Igs(Vgs) = I_s (exp(
$$\alpha_s$$
 Vgs) - 1) avec α_s = q/nkT

* Idg(Vdg) =
$$I_{sr}$$
 (exp(α_{sr} Vdg) - 1)

*
$$Cgd(Vgd) = Cgd_0 (1 - Vgd/V_{bi})^{-1/2}$$

* $Cgd(Vgd) = Cgd_0 (1 - Vgd/V_{bi})^{-1/2}$

paramètres: I_{DSS} , R_{d0} , Vp, V_{tan} , Cgs_0 , Cgd_0 , I_s , α_s , I_{sr} , α_{sr}

Détermination des paramètres:

- mesures statiques

Validation: comparaison simulations-mesures d'un doubleur 4-8GHz à TEC.

Figure II.6: Modèle de GOPINATH - RANKIN, 1982 [50].

En 1984, Tajima modifie l'expression du courant Ids (figure II.8, [52]) et l'applique à la simulation d'un amplificateur de puissance large bande 7-18 GHz:

$$Ids(Vgs,Vds) = I_{DSS} F_{G} F_{D} + G_{D0} Vds \qquad (II.12)$$

$$F_{G} = \frac{1}{k} [Vgs_{n} - (1 - exp(-m Vgs_{n}))/m]$$

$$F_{D} = 1 - exp(-(Vds_{n} + a Vds_{n}^{2} + b Vds_{n}^{3}))$$

$$Vgs_{n} = 1 + Vgs/Vp$$

$$Vds_{n} = Vds/(Vds_{p} (1 + w Vgs/Vp))$$

$$Vp = Vp_{0} + p Vds$$

$$k = 1 - \frac{1 - exp(-m)}{m}$$

Plus récemment, Statz et al introduisent la formule suivante [55]:

$$Ids(Vgs, Vds) = \beta (Vgs - V_T)^2 [1 - (1 - \alpha Vds/3)^3] (1 + \lambda Vds)$$
(II.13)

$$I + b(Vgs - V_T)$$
pour 0 < Vds < 3/\alpha

$$Ids(Vgs, Vds) = \beta (Vgs - V_T)^2 (1 + \lambda Vds)$$
pour Vds ≥ 3/\alpha

La première équation contient en fait une approximation d'une fonction tangente hyperbolique par un polynôme, et est en fait une variante de l'expression proposée par Curtice en 1980 [45],[46]. Cette égalité peut encore s'écrire :

$$Ids(Vgs,Vds) = \beta (Vgs - V_T)^2 (1+\lambda Vds) tanh(\propto Vds)$$
(II.14)
1+b(Vgs-V_T)

Selon les auteurs, le temps de calcul avec la fonction tangente hyperbolique est plus long.

Chapitre II: Modélisations en régime non linéaire des TECs





En 1987, Hwang et Itoh simulent des TECs en puissance à 15 GHz (figure II.9, [56]), avec pour le courant Ids les équations de Materka et Kacprzak (voir II.7) modifiées afin de prendre en compte un effet de résistance négative en régime saturé pour de fortes valeurs de Vds :

 $\begin{aligned} \text{Ids}(\text{Vgs},\text{Vds}) &= \text{Id} = \text{I}_{\text{pss}} \left[1 - \text{Vgs}(t - \tau) / \text{Vp}\right]^2 \tanh[\text{c} \text{Vds}/[\text{Vgs}(t - \tau) - \text{Vp}]] & \text{Vds} < \text{V}_{\text{sat}} \\ \text{Ids}(\text{Vgs},\text{Vds}) &= \text{Id} - \text{Vdg}_0 / [\text{V}_{\text{s}} - \text{Vgs}(t - \tau)]^q & \text{Vds} \geq \text{V}_{\text{sat}} \\ \text{avec} \text{Vp} &= \text{Vp}_0 + \text{r} \text{Vds} & (\text{II}.15) \end{aligned}$

Puis, en 1989, les mêmes auteurs utilisent une formule originale pour la simulation de cellules de TECs préadaptés en puissance réalisées en technologie monolithique (figure II.10, [57]):

$$Ids(Vgs,Vds) = X_{5}(Vgs+X_{2})^{X8}tanh(X_{1}Vds) - (X_{3}+X_{4}Vgs)^{2}Vds + Vds/(X_{6}+X_{7}Vds)$$
(II.16)

* Limitations

Les paramètres intervenant dans ces expressions sont déterminés par approximations successives à partir :

- soit de mesures de caractéristiques Ids(Vgs,Vds) statiques [43] à [56],

soit de mesures de paramètres [S] pour plusieurs tensions de polarisations. De ces mesures des paramètres [S], sont extraits des schémas équivalents linéaires. Les paramètres de modélisation sont alors obtenus par approximation des variations des éléments gm et Rds en fonction de Vgs et de Vds avec les expressions des dérivées partielles de Ids par rapport à Vgs et Vds, [40],[[57],[58]. Le premier type de mesures est aisé à mettre en oeuvre, mais un bon accord entre les caractéristiques Ids(Vgs,Vds) simulées et mesurées ne garantit pas des simulations correctes en hyperfréquences : en particulier, le fonctionnement petit signal du TEC simulé avec le modèle grand signal peut être fortement erroné. Ces arguments conduisent à adopter soit la deuxième démarche décrite ci-dessus, soit à développer des caractérisations spécifiques visant à s'approcher des conditions hyperfréquences (voir chapitre III). L'inconvénient de la caractérisation à partir des paramètres [S] provient de l'erreur commise dans la détermination des schémas équivalents;





Eléments non linéaires: Ids, Cgs, Igs, Idg

- * Ids(Vgs,Vds) = $X_{s}(Vgs+X_{2})^{xB}tanh(X_{1}Vds) (X_{3}+X_{4}Vgs)^{2}Vds + Vds/(X_{6}+X_{7}Vds)$
- * Igs(Vgs) = I_s (exp(α , Vgs) -1)
- * $Idg(Vgs,Vds) = I_r exp(r_1 Vds r_2 Vgs)$ * $Cgs(Vgs,Vds) = \underline{C_0}_{(1-Vgs/V_b)}(1+b Vds) + d$

paramètres: C_0 , V_b , r, b, d, I_s , α , I_r , r_1 , r_2 , X_i avec i=1 à 8 Détermination des paramètres:

- paramètres [S]: variations de Cgs en fonction de Vgs et Vds

- détermination de lds par approximation des dérivées sur variations de gm et Gds en fonction de Vgs et Vds

- mesures en impulsions pour ldg

Validation:

comparaison simulation-mesures de caractérisation en puissance de cellules de TECs préadaptés (réalisation monolithique) en puissance à 11GHz, Lg=0,5µm et Zg varie entre 900µm et 1200µm.

Figure II.10: Modèle de HWANG & al, 1989 [57].

en effet cette démarche comprend deux approximations : la première pour déterminer les éléments du schéma équivalent petit signal à de multiples points de polarisations, la deuxième pour obtenir les paramètres de l'expression de Ids.

Récemment, plusieurs des différentes formulations de Ids évoquées ont été comparées par différentes équipes, sur des TECs [59] à [61], et des HEMTs [59]. Les modèles comparés sont principalemment: Materka-Kacprzak [54], Curtice quadratique [45], Curtice cubique [47], Statz & al [55], Tajima 1 [51], Tajima 2 [52]. Les auteurs de ces comparaisons ont notamment testé la reproductibilité et la sensibilité aux algorithmes d'optimisation, des valeurs des paramètres extraits. Leurs conclusions ne sont pas identiques: pour Miller & al [59], l'expression de Ids qui produit le meilleur accord entre les simulations et le fonctionnement hyperfréquence est celle de Curtice [45]; pour Hu & al [61], le meilleur accord est obtenu avec l'expression de Curtice cubique [47], mais l'expression de Materka et Kacprzak [53] à 4 paramètres est un bon compromis entre la complexité de l'expression et les résultats. Cependant, les deux équipes ont remarqué que la formule de Curtice cubique ne présente pas toujours un comportement physique: pour des tensions Vds faibles, et des tensions Vgs élevées (proche du pincement), le courant Ids peut prendre des valeurs négatives.

II.4.2 Expressions de la capacité Cgs:

La plupart des modèles cités utilisent l'expression de la capacité d'une jonction Schottky :

$$Cgs(Vgs) = Cgs_0 / (1 - Vgs/\varphi)^{1/2} pour Vgs < \varphi$$
(II.17)

Le nombre d'expressions proposées pour modéliser la capacité Cgs est beaucoup plus restreint que pour le courant Ids. Citons le travail de Takada & al [62], qui a été implanté dans le simulateur SPICE2 par Sussman-Fort & al [46]: Vgs<V_a après pincement,

$$Cgs(Vgs) = FC Arctan[(V_{bi} - V_{T0})/(V_{T0} - Vgs)]^{1/2}$$
(II.18)

V_a<Vgs<V_b région de transition,

 $Cgs(Vgs) = FC \operatorname{Arctan}[(V_{bi} - V_{T0}/V_{tr2})]^{1/2}$

+
$$\frac{(V_{gs} - V_{a})}{(V_{tr1} + V_{tr2})}$$
 [$\frac{FC}{2}\pi$ + $\frac{Cgs}{(1 - V_{b}/V_{bi})^{T/2}}$ FC Arctan[$(V_{bi} - V_{T0})/V_{tr2}$]^{1/2}]

Vgs>V_b région avant pincement,

$$Cgs(Vgs) = Cgs_0/(1-Vgs/V_{bi})^{1/2} + FC \pi/2$$

avec

$$V_{T0}$$
 = tension seuil, V_{bi} = tension de barrière,
 $V_a = V_{T0} - V_{tr2}$, $V_b = V_{T0} + V_{tr1}$,
et FC = ϵW_g , ϵ = constante diélectrique

Une expression équivalente est donnée pour la capacité Cgd: il suffit de changer Vgs par Vgd, et Cgs_0 par Cgd_0 . En effet, Takada & al ont déduit ces équations pour les capacités en développant dans un premier temps, la relation entre la charge sous la grille et la tension de contrôle. Il s'agit d'un modèle physique analytique, qui a été validé par les résultats de simulations bidimensionnelles. Un autre modèle physique analytique a été proposé par Chen et Shur [63].

Le modèle de Statz & al [55] permet d'inverser les rôles du drain et de la source, et donc les rôles des tensions Vgs et Vgd. L'implantation numérique des expressions mathématiques a été particulièrement bien étudiée : en effet, un problème de singularité se pose quand la zone désertée tend vers zéro, et au pincement la capacité Cgs tend vers une capacité résiduelle. Cependant les relations établies sont relativement complexes:

$$V_{new} = (V_{eff} + V_{T} + \sqrt{(V_{eff} - V_{T})^{2} + \delta^{2}})/2$$

$$V_{eff} = (Vgs + Vgd + \sqrt{(Vgs - Vgd)^{2} + \Delta^{2}})/2 \qquad (II.19)$$

$$Cgs = \frac{Cgs_{0}}{4(1 - V_{new}/V_{B})^{1/2}} \begin{bmatrix} 1 + \frac{V_{eff} - V_{T}}{((V_{eff} - V_{T})^{2} + \delta^{2}})^{1/2} \end{bmatrix} \begin{bmatrix} 1 + \frac{Vgs - Vgd}{(Vgs - Vgd)^{2} + \Delta^{2}} \end{bmatrix}$$

$$+ \frac{Cgd_{0}}{2} \begin{bmatrix} 1 - \frac{Vgs - Vgd}{((Vgs - Vgd)^{2} + \Delta^{2})} \end{bmatrix}$$

avec V_{B} = tension de barrière.

Chapitre II: Modélisations en régime non linéaire des TECs

D'autres expressions plus simples ont été proposées par Hwang [56],[57]:

$$[56]: Cgs(Vgs) = Cgs_0/(1-Vgs/V_b)^{1/2} + C_{sp}$$
(II.20)

[57]:
$$Cgs(Vgs,Vds) = \frac{C_0}{(1-Vgs/V_b)^r}$$
 (1+ b Vds) + d (II.21)

La deuxième expression introduit une relation entre la capacité Cgs et la tension drain-source, ce qui sera montré dans le chapitre III.

Brazil & al [64] ont proposé une modification de l'équation (II.17), afin d'éviter les discontinuités, et de permettre l'implantation de cet élément sous forme de charge (nécessité de certains simulateurs). La tension φ devient un paramètre et n'a plus de signification physique:

$$Cgs(Vgs) = C_{i1} C_{i2} / (C_{i1} [1 - Vgs/\varphi] + C_{i2} [1 - Vgs/\varphi]^{1/m1}$$
(II.22)

II.4.3 Expressions pour le courant d'avalanche:

Tous les modèles présentés ne comportent pas tous une source de courant Idg, pour simuler le phénomène d'avalanche. En effet ce phénomène est négligé dans les applications numériques, mais devient essentiel pour des applications hyperfréquences mettant en jeu des performances en puissance (oscillateurs, amplificateurs), comme nous le verrons dans les chapitres suivants.

L'expression la plus simple et très souvent retenue pour le courant Idg est celle d'un courant Schottky, où le paramètre α n'a pas de sens physique:

$$Igd(Vdg) = I_{sr} (exp(\alpha Vdg) - 1)$$
(II.23)

Cependant cette expression reflète mal les caractéristiques mesurées du courant d'avalanche, c'est pourquoi d'autres expressions ont été proposées comme celle de Tajima [52]:

$$Idg(Vdg) = 0 \qquad si Vdg < V_b$$

$$Idg(Vdg) = \left(\frac{Vdg - V_b}{R_b} \right) \qquad si Vdg > V_b \qquad (II.24)$$

$$avec, V_b = V_{b0} + R_1 Ids et R_b = R_{b0} + R_2 Ids/I_{DSS}$$

Chapitre II: Modélisations en régime non linéaire des TECs

Curtice et Ettenberg [47] ont utilisé cette expression avec R_b constant. Ces expressions (III.24) ont également pour rôle "d'adoucir" les variations brutales de l'expression (III.23) en fonction de Vdg, qui peuvent avoir pour résultat d'introduire des instabilités numériques dans les simulateurs.

Hwang a essayé des expressions exponentielles [57],[56]:		
référence [56]:	$Idg(Vdg) = I_{sr} exp(\beta Vdg)$	(II.25)
référence [57]:	Idg(Vgs,Vds) = I _r exp(r ₁ Vds - r ₂ Vgs)	(II.26)

Ces approximations ne sont pas très précises, mais le role attribué à la source de courant non linéaire Idg est en général de limiter le réseau de caractéristiques Ids-Vds pour des tensions Vgs proches du pincement (c'est le cas pour un fonctionnement optimal en puissance). Ceci est d'autant plus vrai que la modélisation du courant drainsource est encore actuellement imprécise et peu reproductible.

II.5 Conclusion : choix d'un modèle

L'objectif de cette étude est de réaliser un amplificateur de puissance en technologie monolithique à dopage implanté, et donc d'en prévoir le fonctionnement en puissance à l'aide d'un modèle grand signal du TEC. Ce modèle doit prédire directement le comportement électrique du composant, les grandeurs d'intérêt pour la conception du circuit sont les tensions et les courants aux bornes du composant. Les informations physiques sur la répartition des porteurs et leur vitesse dans le canal ne sont pas utilisables directement. La dernière contrainte intervenant dans le choix du modèle est son efficacité numérique: le modèle doit être assez simple numériquement pour évaluer le fonctionnement d'un circuit comportant plusieurs TECs.

Les modélisations physiques numériques représentent de façon précise le comportement physique interne du composant, mais elles exigent des temps de calcul très importants pour l'étude du cas statique ou transitoire, et donc pour le régime dynamique. Leur utilisation dans la conception d'un amplificateur n'est donc pas envisagée.

Les modélisations physiques analytiques permettent de simuler plus rapidement les mécanismes physiques mis en jeu dans le composant et d'en prévoir le comportement en grand signal. Cependant, la plupart des modèles analytiques prennent l'hypothèse d'un dopage uniforme, car les calculs deviennent plus complexes dans le cas d'un dopage non uniforme et ne peuvent déboucher sur des expressions analytiques simples. Ces modélisations ne sont donc pas adaptées pour la simulation d'amplificateurs de puissance dans une technologie monolithique à couche active implantée.

C'est pourquoi le type de modélisation retenu pour cette étude est un modèle phénomélogique, qui représente le meilleur compromis temps de calcul-précision-facilité de mise en oeuvre. Ce type de modèle est particulièrement bien adapté à la simulation de circuits intégrés, mais ne permet pas d'observer les mécanismes physiques à l'intérieur du transistor, ni d'étudier de nouvelles structures. Ces modèles nécessitent des caractérisations spécifiques de composants déjà existants. Ces méthodes de caractérisations seront exposées dans le chapitre suivant.

Références bibliographiques du chapitre II :

- [1] R. CASTAGNE, J.P. DUCHEMIN, M. GLOANEC, C. RUMELHARD Circuits intégrés en Arséniure de Gallium, Physique, technologie et règles de conception Collection technique et scientifique des télécommunications, MASSON, 1989
- [2] S. M. SZE
 Physics of semiconductor devices
 New-York, WILEY, 1969.
- [3] D. ESTREICH Nonlinear modeling for MMIC's 1987 IEEE MTT-S Digest, pp. 85-88.
- W. SHOCKLEY
 A unipolar "Field-Effect" Transistor
 Proc. IRE, Vol. 40, November 1952, pp. 1365-1376.
- [5] A. B. GREBENE, S. K. GHANDHI
 General theory for pinched operation of the junction-gate FET
 Solid-State Electronics, 1969, Vol. 12, pp. 573-589.
- [6] R. A. PUCEL, H. A. HAUS, H. STATZ
 Signal and noise properties of gallium arsenide microwave Field-Effect Transistors
 Advances in Electronics and Electron Physics, L MARTON Ed., vol. 38, NY, Academic 1975, pp. 195-265.
- [7] D. BOCCON-GIBOD

Modèle analytique et schéma équivalent du transistor à effet de champ en arséniure de gallium ACTA ELECTRONICA, Vol. 23, 2, 1980, pp. 99-109.

[8] P. L. HOWER, N. G. BECHTEL

Current saturation and small-signal characteristics of GaAs Field-Effect Transistors IEEE Transactions on Electron Devices, Vol. ED-20,N° 3, March 1973, pp. 213-220

Chapitre II: Modélisations en régime non linéaire des TECs

109

- [9] K. LEHOVEC, W. G. SEELEY
 On the validity of the gradual channel approximation for junction field effect transistors with drift velocity saturation
 Solid-State Electronics, 1973, Vol. 16, pp. 1047-1054.
- [10] K. LEHOVEC, R. ZULEEG
 Voltage-current characteristics of GaAs J-FETs in the hot electron range
 Solid-State Electron., vol. 13, pp.1415-1426, 1970.
- [11] A. MADJAR, F. J. ROSENBAUM
 A large-signal model for the GaAs MESFET
 IEEE Transactions on Microwave Theory and Techniques, Vol. MTT-29, N°8, August 1981, pp. 781-788.
- [12] M. A. KHATIBZADEH, R. J. TREW
 A large-signal, analytic model for the GaAs MESFET
 IEEE Transactions on Microwave Theory and Techniques, Vol. MTT-36, N° 2, February 1988, pp. 231-238.
- [13] K. YAMAGUCHI, H. KODERA
 Drain conductance of junction gate FET's in the hot electron range
 IEEE Transactions on Electron Devices, Vol. ED-23, N° 6, June 1976, pp. 545-553

[14] M. S. SHUR, L. F. EASTMAN

Current-voltage characteristics, small-signal parameters, and switching times of GaAs FET's IEEE Transactions on Electron Devices, Vol. ED-25, N° 6, June 1978, pp. 606-611

[15] A. MADJAR

A fully analytical AC large-signal model of the GaAs MESFET for nonlinear network analysis and design IEEE Transactions on Microwave Theory and Techniques, Vol. 36, N° 1, January 1988, pp. 61-67

[16] M. S. SHUR

Small-signal nonlinear circuit model of GaAs MESFET Solid-State Electronics, 1979, Vol. 22, pp. 723-728.

- [17] K. LEHOVEC, R. S. MILLER
 Field distribution in junction Field-Effect Transistors at large drain voltages
 IEEE Transactions on Electron Devices, Vol. ED-22, N° 5, May 1975, pp. 273-281
- [18] J. M. GOLIO, J. R. HAUSER, P. A. BLAKEY
 A large-signal GaAs MESFET model implemented on SPICE
 IEEE Circuits and Devices magazine, September 1985, pp. 21-30.
- [19] M. A. KHATIBZADEH, R. J. TREW, I. J. BAHL Large-signal modeling of GaAs power FETamplifiers 1987 IEEE MTT-S Digest, pp. 107-110.
- [20] D. E. STONEKING, R. J. TREW, J. B. YAN
 Load pull characteristics of GaAs MESFETs calculated using an analytic, physics based large signal device model
 1988 IEEE MTT-S digest, pp. 1057-1060.
- [21] S. M. SHUR
 Analytical model of GaAs MESFET's
 IEEE Transactions on Electron Devices, vol. ED-25, june 1978, pp. 612-618

[22] D. P. KENNEDY, R. R. O'BRIEN
 Computer aided two-dimensional analysis of the junction Field-Effect Transistor
 IBM J. RES. DEVELOP., March 1970, pp. 95-116.

- [23] M. REISER
 A two-dimensional numerical FET model for DC, AC, and large-signal analysis
 IEEE Transactions on Electron Devices, Vol. ED-20, N° 1, January 1973, pp. 35-45
- [24] M. REISER, P. WOLF
 Computer study of submicrometre F.E.T.s
 Electronics Letters, 18th May 1972, Vol. 8, N° 10, pp. 254-257.
- [25] J. J. BARNES, R. J. LOMAX, G. I. HADDAD
 Finite-element simulation of GaAs MESFET's with lateral doping profiles and submicron gates
 IEEE Transactions on Electron Devices, Vol. ED-23, N° 9, September 1976, pp. 1042-1048

Chapitre II: Modélisations en régime non linéaire des TECs

111
[26] H. HIMSWORTH

A two-dimensional analysis of Gallium Arsenide junction Field Effect Transistors with long and to channels

Solid-State Electronics, 1972, Vol. 15, pp. 1353-1361.

[27] H. L. GRUBIN

Switching characteristics of nonlinear Field-Effect Transistors : Galium-Arsenide versus Silicon IEEE Transactions on Microwave Theory and Techniques, Vol. 28, N° 5, May 1980, pp. 442-448

[28] J. R. DAVID, J. E. SITCH, M. S. STERN

Gate-drain avalanche breakdown in GaAs power MESFET's IEEE Transactions on Electron Devices, Vol. ED-29, N° 10, October 1982, pp.1548-1552

[29] K. YAMAGUCHI, S. ASAI, H. KODERA

Two-dimensional numerical analysis of stability criteria of GaAs FET's IEEE Transactions on Electron Devices, Vol. ED-23, N° 12, December 1973, pp. 1283-1290

[30] W. R. CURTICE

The performance of submicrometer gate length GaAs MESFET's IEEE transactions on Electron Devices, vol. ED-30, n°12, december 1983, pp.

[31] B. CARNEZ, A. CAPPY, A. KASZYNSKI, E. CONSTANT, G. SALMER

Modeling of a submicrometer gate field-effect transistor including effects of nonstationary electron dynamics

J. Appl. Phys., Vol. 51, N° 1, January 1980, pp. 784-790.

- [32] B. CARNEZ, A. CAPPY, G. SALMER, E. CONSTANT
 Modélisation de transistors à effet de champ à grille ultra-courte
 ACTA ELECTRONICA, Vol. 23, 2, 1980, pp. 165-183.
- [33] R. E. PANTOJA, M. J. HOWES, J. R. RICHARDSON, C. M. SNOWDEN
 A large-signal physical MESFET model for computer-aided design and its applications
 IEEE Transactions on Microwave Theory and Techniques, Vol. 37, N° 12, December 1989, pp. 2039-2045.

- [34] C.M. SNOWDEN, M.J. HOWES, D.V. MORGAN
 Large-signal modeling of GaAs MESFET operation
 IEEE transactions on Electron Devices, vol. ED-30, n°12, december 1983, pp. 1817-1824
- [35] C. U. NALDI
 CAD and modelling for analog GaAs ICs
 Alta Frequenza, Vol. LV-N.3, May-June 1986, pp. 195-204.

[36] P. A. SANDBORN, P. A. BLAKEY

MESFET simulation oriented toward computer-aided microwave circuit design IEEE transactions on Microwave Theory and Techniques, vol. 38, n° 4, april 1990, pp. 426-429

[37] G. GHIONE, C. U. NALDI, F. FILICORI

A new, circuit-oriented CAD approach for the small- and large-signal simulation of GaAs MESFETs based on physical models 17th European Microwave Conference proceedings, Rome 1987, pp. 605-610.

[38] R. A. WARRINER

Computer simulation of gallium arsenide Field-Effect transistors using Monte-Carlo methods Solid-State and Electron Devices, July 1977, Vol. 1, N° 4, pp. 105-110.

[39] R. W. HOCKNEY, R. A. WARRINER, M. REISER

Two-dimensional particle models in semiconductor-device analysis Electronics Letters, 14th November 1974, Vol. 10, N° 23, pp. 484-486.

[40] H. A. WILLING, C. RAUSCHER, P. de SANTIS

A technique for predicting large-signal performance of a GaAs MESFET IEEE Transactions on Microwave Theory and Techniques, Vol. MTT-26, N° 12, December 1978, pp. 1017-1023.

[41] C. RAUSCHER, H. A. WILLING
 Simulation of nonlinear microwave FET performance using a Quasi-static model
 IEEE Transactions on Microwave Theory and Techniques, Vol. MTT-27, N°10, October 1979, pp. 834-840.

113

- [42] D. L. PETERSON, A. M. PAVIO, B. KIM
 A GaAs FET model for large-signal applications
 IEEE Transactions on Microwave Theory and Techniques, Vol. MTT-32, N°3, March 1984, pp. 276-281.
- [43] M. SHICHMAN, A. HODGES
 Modeling and simulation of insulated gate field effect transistor switching circuits
 IEEE Journal of Solid-State Circuits, Vol. SC-3, September 1968, pp. 285-289

[44] **T. TAKI**

Approximation of junction Field-Effect Transistor characteristics by a hyperbolic function IEEE Journal of Solid-State Circuits, Vol. SC-13, N°5, October 1978, pp. 724-726

[45] W. R. CURTICE

A MESFET model for use in the design of GaAs integrated circuits IEEE Transactions on Microwave Theory and Techniques, Vol. 28, N° 5, May 1980, pp. 448-456

[46] S. E. SUSSMAN-FORT, J. C. HANTGAN, F. L. HUANG

A SPICE model for enhancement- and depletion- mode GaAs FET's IEEE Transactions on Microwave Theory and Techniques, Vol. 34, N° 11, November 1986, pp. 1115-1119.

W. R. CURTICE, M. ETTENBERG
 A nonlinear GaAs FET model for use in the design of output circuits for power amplifiers
 IEEE Transactions on Microwave Theory and Techniques, Vol. MTT-33, N°12, December 1985, pp. 1383-1394.

[48] A. WHITE, R. NAMORDI GaAs MESFET model adds life to SPICE Microwaves and RF, September 1984, pp. 197-200.

[49] **Q. Z. LIU**

An accurate and simple large signal model of HEMT 1989 IEEE MTT-S Digest, pp. 463-466.

- [50] A. GOPINATH, J. B. RANKIN
 Single-gate MESFET frequency doublers
 IEEE Transactions on Microwave Theory and Techniques, Vol. MTT-30, N°6, June 1982, pp. 869-875.
- [51] Y. TAJIMA, B. WRONA, K. MISHIMA
 GaAs FET large-signal model and its application to circuit designs
 IEEE Transactions on Electron Devices, Vol. ED-28, N°2, February 1981, pp. 171-175
- [52] Y. TAJIMA, P. D. MILLER
 Design of broad-band power GaAs FET amplifiers
 IEEE Transactions on Microwave Theory and Techniques, Vol. 32, N° 3, March 1984, pp. 261-267
- [53] A. MATERKA, T. KACPRZAK
 Computer calculation of large-signal GaAs FET amplifier characteristics
 IEEE Transactions on Microwave Theory and Techniques, Vol. MTT-33, N°2, February 1985, pp. 129-135.
- [54] T. KACPRZAK, A. MATERKA
 Compact DC model of GaAs FET's for large-signal computer calculation
 IEEE Journal of Solid-State Circuits, Vol. SC-18, N° 2, April 1983, pp. 211-213
- [55] H. STATZ, P. NEWMAN, I. W. SMITH, R. A. PUCEL, H. A. HAUS
 GaAs FET device and circuit simulation in SPICE
 IEEE Transactions on Electron Devices, Vol. ED-34, N°2, February 1987, pp. 160-169

[56] V. D. HWANG, T. ITOH

An efficient approach for large-signal modeling and analysis of the GaAs MESFET IEEE Transactions on Microwave Theory and Techniques, Vol. 35, N° 4, April 1987, pp. 396-402

 [57] Y. D. HWANG, Y-C SHIH, H. MINH LE, T. ITOH
 Non linear modeling and verification of MMIC amplifiers using the waveform balance method IEEE transactions on microwave theory and techniques, vol. 37, n°12, december 1989, pp. 2125-2133.

- [58] E. ALLAMANDO, Y. BONNAIRE
 Nonlinearities of the GaAs submicrometer FET : new mode of characterization and modelization
 18th European Microwave Conference proceedings, Stockholm 1988, pp. 243-248
- [59] M. MILLER, M. GOLIO, B. BECKWITH, E. ARNOLD, D. HALCHIN, S. AGENO, S. DORN Choosing an optimum large signal model for GaAs MESFETs and HEMTs 1990 IEEE MTT-S Digest, pp. 1279-1282.
- [60] R. J. TREW
 MESFET models for microwave computer-aided design
 Microwave Journal, may 1990, Vol. 33, N° 5, pp. 115-130.
- [61] Z. R. HU, J. J. McKEOWN, T. BRAZIL, J. A. C. STEWART Comparison of GaAs MESFET DC models
 1990 IEEE MTT-S Digest, pp. 311-313.
- [62] T. TAKADA, K. YOKOYAMA, M. IDA, T. SUDO
 A MESFET variable-capacitance model for GaAs integrated circuit simulation
 IEEE Transactions on Microwave Theory and Techniques, Vol. 30, N° 5, May 1982, pp. 719-724
- [63] T-H. CHEN, M. S. SHUR
 A capacitance model for GaAs MESFET's
 IEEE Transactions on Electron Devices, Vol. ED-32, N° 5, May 1985, pp.883-891
- [64] T. J. BRAZIL, P. O'CONNELL, N. O'FLAHERTY
 Modeling the gate capacitance nonlinearity in GaAs MESFET's
 18th European Microwave Conference proceedings, Stockholm 1988, pp. 237-242
- [65] J.P. NOUGIER, J.C. VAISSIERE, D. GASQUET & al Determination of transient regime of hot carriers in semiconductors, using the relaxation time approximations
 J. Appl. Phys., Vol. 52, n°2, feb. 1981, pp. 825-832.
- [66] A. KASZINSKI

Etude des phénomènes de transport dans les semiconducteurs par la méthode de Monte Carlo. Application à l'arséniure de gallium.

Thèse de doctorat d'ingénieur, Université de Lille I (1979).

Chapitre II: Modélisations en régime non linéaire des TECs

[67] P. BONJOUR, R. CASTAGNE, J.P. COURAT
 Gunn domain existence in the channel of a saturated GaAs MESFET
 Rev. Phys. Appl., vol. 13, 1978, pp. 651-654.

[68] J. ZIMMERMAN

Etude des phénomènes de transport électronique dans le siliciun de type n en régimes stationnaires et non stationnaires par la méthode de Monte Carlo. Application à la simulation de composants submicroniques.

Thèse d'état, Université de Lille, 1980.

[69] P. HESTO

Simulation Monte Carlo du transport non stationnaire dans les dispositifs submicroniques: importance du phénomène balistique dans GaAs à 77K Thèse de doctorat d'état, Université de Paris Sud, Orsay, 1984.

Chapitre II: Modélisations en régime non linéaire des TECs

117

Chapitre III: Détermination et validation d'un modèle non linéaire de TEC

III.1 Introduction

Ce chapitre décrit notre démarche pour établir un modèle non linéaire de TEC, de type phénoménologique (voir chapitre II), afin de simuler des amplificateurs de puissance hyperfréquences en technologie monolithique sur des substrats d'Arséniure de Gallium implantés.

Dans un premier temps, la technologie utilisée à Thomson Composants Microondes lors de la réalisation de circuits intégrés hyperfréquences est présentée, ainsi que les différentes filières de circuits intégrés dédiées, chacune, à des applications de types différents.

L'environnement industriel a induit certains choix: méthodes de mesures, schémas équivalents petit signal... D'autre part, nous avons utilisé une méthode originale développée à l'IRCOM de Limoges, pour caractériser le courant drain-source en fonction des tensions Vgs et Vds. Les modèles phénoménologiques existants (voir chapitre II) utilisent des mesures de courant drain-source en continu. Les expressions proposées se sont révélées imprécises pour la plupart, d'autres trop complexes sont apparues comme difficiles à évaluer de façon reproductible numériquement. L'insuffisance des modèles existants nous a donc amené à développer d'autres expressions pour le courant drain-source, la capacité grille-source. Ces expressions ainsi que les mesures de caractérisation utilisées pour la détermination des paramètres du modèle sont décrites.

Une fois le modèle établi, les différentes étapes de validation du modèle sont présentées: caractéristiques statiques (régime continu), paramètres [S] (régime linéaire alternatif), courbes de puissance (régime non linéaire), obtenus par simulation avec le transistor modélisé. Les simulations sont comparées à chaque étape aux mesures. Plusieures méthodes de caractérisation en puissance ont été utilisées, certaines sont encore actuellement en pleine évolution avec l'apparition de nouveaux appareils ("tuners" programmables, testeur hyperfréquence sous pointes...).

Enfin, ce chapitre se termine par l'évaluation du domaine de validité et des limitations du modèle étudié.

III.2 Réalisation technologique et filières des circuits intégrés hyperfréquences à Thomson-TCM

III.2.1 Description des étapes technologiques

Les circuits intégrés hyperfréquences sont obtenus en réalisant des transistors à effet de champ associés à des éléments passifs (selfs, lignes, capacités, résistances) et actifs (diodes détectrices, varactors) [1].

La fabrication de circuits intégrés fait appel à des techniques de masquages optiques et électroniques pour graver ou déposer divers niveaux conducteurs ou isolants sur des plaques d'Arséniure de Gallium de 400μ m d'épaisseur. Ainsi la surface d'une plaque est couverte par la répétition d'un réticule qui contient des motifs de tests de la filière utilisée et des circuits.

Une fine couche de nitrure de silicium est déposée sur le substrat GaAs semiisolant, pour empêcher la diffusion d'arsenic pendant l'implantation. Des marques métalliques sont déposées pour permettre l'alignement des zones actives avec les contacts ohmiques (niveau préalignement, figure III.1). Les zones actives des résistances actives et des transistors sont obtenues par double implantation ionique localisée d'atomes de

Chapitre III: Détermination et validation d'un modèle non linéaire de TEC

Silicium (niveau zone active, figure III.1) : une implantation profonde (par exemple pour MP10, E < 300 keV, D# 5 10^{12} At/cm²) et un surdopage en surface (par exemple pour MP10, N⁺ E=60 keV, D# 2 10^{13} At/cm²) [2], afin de diminuer les résistances d'accès du transistor. Cette étape est complétée par un recuit à haute température (850°C). Les contacts ohmiques sont réalisés par évaporation de AuGe (proportion 88%,12%), suivie d'une évaporation de Ni puis d'Au, puis d'un recuit à 440°C (étape 3, figure III.1).

La lithographie de grille est ensuite effectuée, désormais par masquage électronique pour toutes les filières. La couche de nitrure de Silicium d'encapsulation est gravée, puis le creusement du canal ("recess") sous la grille est effectué par gravure chimique, afin de pouvoir ajuster la tension de pincement Vp et le courant de saturation Idss du transistor. Le métal du contact Schottky est ensuite déposé (étape Grille, figure III.1). Il est ensuite procédé au dépôt d'un premier niveau de métallisation (niveau N1) pour réaliser les bus de grilles et les armatures inférieures des capacités MIM (Métal Isolant Métal).

Un film de nitrure de Silicium est ensuite déposé sur toute la plaquette pour protéger les surfaces. Ce film sert aussi de diélectrique pour les capacités. Des ouvertures (niveau DPC) sont pratiquées dans cet isolant pour permettre le contact entre les métallisations des niveaux 1 et 2 (niveaux N1 et EP). Les résistances métalliques sont ensuite obtenues par dépôt de Titane ou de nitrure de Tantale (niveau RM).

Un deuxième niveau de métallisation est alors déposé par évaporation (TiPtAu 1,5 μ m d'épaisseur). Cette métallisation (niveau EP) est utilisée pour réaliser les interconnections, les lignes de transmissions, les selfs spirales, les électrodes supérieures des capacités MIM, les plots de polarisations et d'accès du circuit, les connections des résistances métalliques.

Certaines interconnections et les croisements sont réalisés avec des ponts à air (voir photographie MEB, figure III.3). Ces ponts à air sont créés en deux étapes:

1 - Des piliers (niveau PI) sont définis par un "flash" de métallisation (Ti/Au/Ti),

Chapitre III: Détermination et validation d'un modèle non linéaire de TEC









2 - Les tabliers des ponts (niveau PO) sont obtenus par enrichissement électrolytique (Au 3μ m).

La plaquette est alors amincie à 100μ m, avant la réalisation des trous ("via-holes", niveau TR). Des trous sont gravés à partir de la face arrière, au travers de la plaquette, pour permettre des connexions avec le plan de masse face arrière. Une métallisation réalisée par recharge d'or électrolyque (épaisseur#3µm) recouvre la face arrière, métallisant les trous et définissant le plan de masse en face arrière.

Les figures III.2 à III.4 montrent des vues d'ensemble d'un circuit intégré hyperfréquence, résultant de la succession des niveaux technologiques.

III.2.2 Les différentes filières de circuits intégrés monolithiques hyperfréquences de TCM

Les composants passifs sont identiques d'une filière à une autre. La réalisation des composants actifs, principalement les TECs, distingue les filières de circuits monolithiques entre elles. En effet, afin d'optimiser les performances des circuits aussi différents qu'un amplificateur faible bruit et un amplificateur de puissance par exemple, les TECs des circuits monolithiques hyperfréquences sont classés en différentes filières:

- Filière HYPER 1 ou MP10 [2]:

La longueur de grille du transistor est de 1μ m dans un espace source-drain de 4μ m. La métallisation du contact Schottky est un dépôt de Ti 500Å/Pt 500Å/Au 4000Å/Ti 500Å. Cette filière comporte une option à implantation profonde correspondant à une tension de pincement d'environ 3V, qui permet de réaliser des amplificateurs de moyenne puissance (1W en bande C). C'est dans cette filière, que furent réalisés les premiers amplificateurs de puissance (1W en bande C), en 1986-87 à THOMSON-TCM.







- Filière HYPER2 ou LN05 (LN05 est l'appellation commerciale de la fonderie de circuits monolithiques de THOMSON-TCM en 1990 [1]): La longueur de grille des transistors est de $0,5\mu$ m dans un espace sourcedrain de 3μ m. La métallisation des grilles est identique à celle de HYPER1. Cette filière est plutôt dédiée aux applications faible bruit et petit signal (amplificateur faible bruit, bloc de gain, amplificateur à contrôle de gain...).

- Filière HYPER PO ou HP07 (HP07 est l'appellation de la fonderie TCM depuis 1990 [3]):

Pour augmenter la puissance délivrée par un transistor, il faut augmenter son courant Idss (c'est ce qui était fait avec l'option à implantation profonde de la filière HYPER1) et il faut pouvoir augmenter sa tension de fonctionnement (voir figure III.5, [4],[5]). Pour cela, il faut aussi augmenter sa tension de claquage. Ceci a été obtenu en développant une filière spécifique de puissance (HYPER P0) à partir de fin 1986. Cette filière a d'ailleurs été mise au point à partir de l'expérience acquise sur les transistors discrets de puissance développés précédemment à THOMSON-TCM (30GF et 34GF).

La longueur des grilles est de $0,7\mu m$ dans un espace source-drain de $5\mu m$.

La figure III.6 résume les principales différences technologiques entre les filières HYPER1 et HYPER P0. Dans la filière HYPER1, le nitrure d'encapsulation offre une passivation naturelle du transistor mais ne permet pas d'élargir le creusement du canal avant le dépôt de la grille. Ceci a pour résultat de réduire les tensions de claquage entre grille et drain ($V_{BK} = 12$ à 14V). Dans la filière HYPER P0, le nitrure d'encapsulation est enlevé puis remplacé par de la silice. La silice se gravant beaucoup plus aisément que le nitrure, il est aussi possible de réaliser un creusement plus large qui a pour effet d'augmenter la tension de claquage ($V_{BK} = 20V$). La passivation du transistor est ensuite réalisée par le dépôt de nitrure qui sert aussi de diélectrique pour les capacités du circuit monolithique hyperfréquence (étape identique à celle des filières HYPER1 et HYPER2).



En régime linéaire, le maximum de puissance de sortie Ps correspond à une excursion maximale de courant drain-source Ids ainsi qu'à une excursion maximale de tension Vds (point de fonctionnement Q).

Le courant est limité par le courant de saturation I_f , et la tension est limitée par la tension de coude V_k et la tension d'avalanche:

$$P_{s} = (\Delta V_{DS} / 2/2) (\Delta I_{DS} / 2/2)$$
 (III.1)

 $P_{s} = I_{f} (V_{DSmax} - V_{K})/8 \qquad (III.2)$



Fig. 2. Schéma d'un TEC *planar* à barrière Schottky montrant les zones de haut champ.

Phénomènes de claquage: - claquage dû à l'avalanche de la diode Schottky - avalanche dans la région d'interface - avalanche au niveau des contacts (plus particulièrement du côté du drain).

Figure III.5 : Principales limitations en puissance du TEC.



Chapitre III: Détermination et validation d'un modèle non linéaire de TEC

-

Les principales caractéristiques statiques et électriques relatives au TEC à 6GHz en filière hyper1 et hyperP0 sont présentées en table III.7.

III.2.3 Mesures en cours et en fin de fabrication communes à toutes les filières

Différentes mesures statiques et hyperfréquences sous pointes sont effectuées en cours et en fin de fabrication. Les motifs de tests utilisés sont placés dans chaque réticule, et sont communs à toutes les filières tout en respectant les spécificités de chaque filière (espace source-drain, longueur de grille, gamme de fabrication...).

III.2.3.1 Mesures statiques

Dans chaque réticule, est placé un motif de contrôle de procédés de fabrication appelé CP5 (5 est le numéro de version). Ce motif (figure III.8) sert aussi à la qualification des plaquettes en sortie de fabrication. Les mesures sont effectuées au moyen d'un banc automatique soit en courant continu, soit en courant alternatif basse fréquence.

Deux sous-ensembles se distinguent nettement sur la figure III.8 : les motifs centraux et les motifs périphériques.

* Les motifs centraux :

Ils sont utilisés principalement en cours de fabrication (tests "in line") et comprennent:

- une chaîne de contacts ohmiques et de zones actives (C1) qui permet de déterminer la résistance de contact des contacts ohmiques (le principe de cette mesure est résumé en figure III.9), ainsi que la résistance carrée de la couche active avant le creusement du canal. Ce motif permet le contrôle de l'étape implantation ionique et de la qualité des contacts ohmiques.

Performances typiques mesurées en puissance

Paramètres	HYPER1 12	HYPER PO
taille du TEC mesuré	4x150µm	8x100µm
polarisation optimale	Vds=7V; 0,6 Idss	10V; 0,4.Idss
Puissance à 1dB de compression à 6GHz (mW/mm)	350	450
Gain associé (dB)	8,5	9,5
rendement éléctrique (en %)	35	40
rendement en puissance ajoutée (en %)	32	35

Caractéristiques statiques:

Paramètres	HYPER1 I2	HYPER PO	
Idss (à Vds=3V) (mA/mm)	220	300	
Vp (Vds=3V, Idss/100) (Volt)	-2,5	-4,0	
Gm (Vds=3V, Idss) (mS)	130	105	
• Vbds (Ids=Idss/100) (V)		18	

Table III.7: Comparaison des filières hyper1 et hyper P0.

Chapitre III: Détermination et validation d'un modèle non linéaire de TEC



Chapitre III: Détermination et validation d'un modèle non linéaire de TEC

- un peigne d'isolement (C2) constitué de deux peignes interdigités définis aux niveaux zones actives et contacts ohmiques; la mesure des courants de fuites entre ces deux peignes apporte des informations sur l'isolement entre les éléments actifs.

- un motif de grille (C4) pour déterminer la résistance de grille du TEC.

- un transistor dit de "recess" (C3), de largeur de grille de $100\mu m$ et dont les dimensions et la géométrie respectent les standards de la filière utilisée. La mesure du courant Idss de ce transistor pendant le creusement du canal permet d'ajuster la profondeur du canal et ainsi les caractéristiques des transistors de la plaque.

En fin de fabrication, les paramètres statiques suivants sont déterminés par des mesures sur ce transistor:

- les résistances d'accès de source et de drain Rs+Rd, les résistances du canal entre drain-grille et source-grille Rgd et Rgs,

- la transconductance statique Gmo du TEC,

- les tensions de seuil V_T , d'avalanche V_{BK} , de pincement Vp,

- les courants de saturation Idss, et de fuite inverse de grille Ig.

La détermination des résistances d'accès Rs et Rd est basée sur la méthode de Hower et Bechtel [6], dont le principe est rappelé en figure III.10. Cette méthode est fondée sur les hypothèses de Shockley, en particulier celle d'un profil de dopage plat, ce qui n'est pas le cas dans un matériau implanté. Néanmoins, dans un cadre industriel où il s'agit d'avoir un ordre de grandeur de ces résistances, de façon reproductible et rapide, cette méthode donne des résultats satisfaisants pour des tensions de pincement importantes et les erreurs commises dans son application ont des influences négligeables (détermination du schéma équivalent petit signal).



Chapitre III: Détermination et validation d'un modèle non linéaire de TEC

Quand Ids=0V, la résistance petit signal source-drain vaut:

 $r'_{ds0} = R_s + R_d + 1/[G_0 (1 - \sqrt{n})]$

avec $n = [(Vgs + \phi)/(Vp + \phi)]^{1/2}$, ϕ = tension de barrière Vp tension de pincement

Le tracé de la résistance r' $_{\rm ds0}$ en fonction de $(1/(1-\sqrt[]{n}))$ permet de déterminer (Rs + Rd) et $\rm G_0.$







* Les motifs périphériques:

Ces motifs sont mesurés en fin de fabrication et comportent:

- un transistor dit "FAT-FET" (P1), utilisé occasionnellement pour la mesure des profils de dopage par la méthode du C(V),

- un serpentin de premier niveau de métallisation N1 (P2), pour en mesurer la résistance carrée.

- une chaîne de ponts (P3), pour contrôler optiquement et électriquement le rendement de fabrication des ponts, et déterminer la résistance d'un pont.

- deux résistances respectivement métallique et en couche active (P4), pour mesurer et vérifier les résistances carrées des niveaux respectivement de métallisation RM et de couche active,

- une capacité de $100\mu m$ par $100\mu m$ (P5), pour mesurer la constante diélectrique et la tension de claquage du niveau diélectrique,

- Deux trous (P6) connectés en série par la métallisation face arrière; la mesure de la résistance de cet ensemble permet de vérifier le bon déroulement de la fabrication de trous.

- une ligne au deuxième niveau de métallisation EP (P7), pour connaître la résistance carrée de cette métallisation,

- une chaîne de contacts entre le premier et le deuxième niveau de métallisation N1 et EP (P8) pour avoir une estimation de la résistance de contact entre ces deux métallisations.

Le schéma électrique du motif de contrôle de procédés CP5 est donné en figure III.11.

* critères d' acceptation des plaques:

Une plaque est considérée bonne si 60% des valeurs mesurées sur chaque type de motif de test sont comprises dans des fourchettes définies dans le manuel de la fonderie Thomson Composants Microondes [1]. Le nombre de sites de CP5 sur lesquels sont effectués ces tests varie entre 20 et 40.



Chapitre III: Détermination et validation d'un modèle non linéaire de TEC

-

_

138

III.2.3.2 Mesures hyperfréquences sous pointes

Depuis fin 1987, les paramètres [S] de TECs peuvent être mesurés sous pointes à l'aide d'un testeur automatique et de sondes CASCADE. Dans chaque réticule, de la même façon que pour le motif CP5, est inclus un transistor dit TESHYP, qui respecte les géométries standard de la filière utilisée. Ce transistor présente un développement de grille de 150μ m en 2 doigts et peut être mesuré en paramètres [S] sous pointes grâce à ses cellules d'accès. La méthode de calibrage utilisée est la méthode TRL sur GaAs (TRL signifie : "Thru" - ligne directe, "Reflect" - circuit ouvert, "Line" ligne à retard).

Ce transistor est mesuré à tension drain- source égale à 3V, pour des polarisations correspondant à Idss, Idss/2 et Idss/5, quelle que soit la filière. Le nombre de sites mesurés est compris entre 25 et 35. Un programme d'optimisation développé à TCM [7] permet d'extraire un schéma équivalent petit signal à partir de ces mesures de 0,5GHz à 25,5GHz. Ces schémas équivalents permettent de suivre les évolutions de la filière sur les paramètres hyperfréquences et aussi de déterminer un schéma équivalent représentatif de la filière avec des fourchettes de dispersions très utiles au concepteur de circuits monolithiques hyperfréquences.

Par ailleurs, un transistor à accès coplanaires est aussi dorénavant implanté dans le réticule (F2x75) pour les mesures de paramètres [S] en cours de fabrication, opérationnelles depuis 1990. Ce transistor possède le même développement de grille que le TESHYP. Un schéma équivalent simplifié est extrait de ces mesures à quelques GHz. Ce motif permet de la même manière que le motif CP5 de contrôler et éventuellement éliminer les plaques en cours de fabrication.

III.2.3.3 Suivi de filière

Les mesures systématiques des motifs CP5 et TESHYP permettent de stocker des données statistiques sur les différentes filières, et ainsi d'en surveiller les évolutions et les écarts. Ces données permettent de définir des fourchettes de dispersions pour les

Chapitre III: Détermination et validation d'un modèle non linéaire de TEC





éléments du schéma équivalent petit signal du TESHYP ainsi qu'un schéma moyen représentatif de chaque filière, qui sont très utiles au concepteur de circuits monolithiques hyperfréquences.

III.3 Détermination d'un modèle non linéaire

Le modèle non linéaire est en fait issu d'un schéma équivalent petit signal que nous allons décrire.

III.3.1 Caractérisation et modélisation petit signal

III.3.1.1 Caractérisation et modélisation petit signal

Comme nous l'avons vu précédemment (III.2.3.2), les transistors sont caractérisés en paramètres [S] sous pointes automatiquement, à l'aide d'un analyseur de réseau et de sondes CASCADE, pour différents points de polarisations statiques, sur une plaquette entière (fréquences : 0,5GHz à 25,5GHz et plus....). Les cellules d'accès sont celles présentées sur le motif TESHYP (figure III.12.a). La méthode de calibrage utilisée est la méthode TRL sur GaAs (ligne directe, circuit ouvert, ligne à retard). Des plaques d'étalons spécifiques à TCM sont utilisées pendant la phase de calibrage.

Les transistors peuvent être aussi montés sur une alumine comportant deux accès hyperfréquences coplanaires. Un système mécanique, appelé bloc à colonnes (figure III.13), permet d'amener en contact de façon reproductible les accès coplanaires de l'alumine avec l'âme centrale des deux connecteurs coaxiaux APC 7, ainsi que le contact de masse. Ce système donne des résultats précis. Une version des alumines et du montage permet la caractérisation de circuits (ajout de polarisations, et possibilités de découplage sur l'alumine) en paramètres [S], mais aussi en bruit, et en puissance (pour des puissances dissipées inférieures à 2W). Ce système était utilisé pour la caractérisation des transistors en paramètres [S] avant la mise au point de mesures hyperfréquences sous pointes, il est encore utilisé pour des caractérisations en bruit et en puissance ("load-pull").





~





Pour mesurer des composants et des circuits dissipant une puissance supérieure à 2 W (amplificateurs de puissance, TEC de grand développement de grille), il est nécessaire de les monter dans un boîtier ou un support de test permettant la dissipation de chaleur, voire même le refroidissement afin de maintenir la puce à température constante. Le boîtier de test utilisé (appelé BIC) se compose d'un insert et de deux flasques comprenant des connecteurs hyperfréquences APC 3.5, des alumines d'accès *microstrip* et des perles pour les alimentations continues (figure III.14).

Pour des mesures en température (-40° à $+100^{\circ}$ par exemple), le bloc à colonnes (figure III.13) ne peut être utilisé, car il doit pour cela être placé entièrement dans une étuve ce qui soumet les connecteurs du boîtier ainsi que les cables coaxiaux aux variations de température. Cela entraîne des problèmes de dilatation qui influent fortement sur la qualité de la mesure. De plus, une température visée de la puce est longue à établir. Pour les caractérisations en température, le montage en BIC est donc utilisé. Ce montage est fixé simplement par un étrier sur une table chauffante et refroidissante. Ainsi, les cables coaxiaux restent à température ambiante et le temps de mesure est considérablement diminué.

III.3.1.2 Détermination d'un schéma équivalent linéaire

* programme d'extraction:

Les mesures de paramètres [S] sont ramenés dans le plan des accès du transistor par des méthodes de "de-embedding". A partir de ces mesures de paramètres [S] pour un point de fonctionnement (V_{GS} , V_{DS} donnés) est obtenu à l'aide d'un programme développé par TCM, **EXTRACT2** [7],[9]. Ce programme d'extraction automatique du schéma équivalent linéaire utilise des techniques d'optimisation avec une fonction d'erreur moindres carrés. Le schéma adopté est présenté en figure III.15.

Afin d'obtenir des valeurs des éléments du schéma reproductibles d'une optimisation à l'autre, chaque élément doit être indépendant des autres. Cette indépendance peut être testée en calculant les termes croisés du Hessien de la fonction



Chapitre III: Détermination et validation d'un modèle non linéaire de TEC

d'erreur. Il résulte de ce calcul que certains paramètres (Rg, Rd, Rs) doivent être calculés par d'autres méthodes. On peut utiliser une caractérisation hyperfréquence d'un TEC froid (polarisé à $V_{DS} = 0V$) développé par Diamand et Laviron [10].

* Paramètres du schéma équivalent :

En pratique, les valeurs des résistances Rg, Rs et Rd sont déterminées à partir des mesures statiques effectuées sur les motifs de contrôle de procédé CP5 (voir III.2.3.1. pour la description du motif et le principe des mesures). Les valeurs des résistances parasites Rs et Rd dépendent des résistances de contact ohmique, de zone active et sont inversement proportionnelles au développement total de grille.

La valeur de la résistance parasite de grille est déduite des mesures statiques de la manière suivante:

$$Rg = (Rm \times Zu) / (3 \times n)$$
(III.3)

avec Rm = résistance statique de grille (en ohm/mm) Zu = développement d'un doigt de grille en mm n = nombre de doigts.

Les autres éléments sont déterminés numériquement par le programme d'extraction du schéma équivalent linéaire, et constituent les paramètres intrinsèques d'un TEC en montage source commune et polarisé à des tensions drain-source non nulles.

Lg, Ld représentent les selfs parasites des connections grille et drain du TEC (lignes métalliques), Ls est une inductance induite principalement par les trous métallisés, ou par le cablage à la masse des plots de source si le TEC est fabriqué sans trous métallisés.Ces éléments parasites (Rg, Rs, Rd, Ls, Lg, Ld) sont indépendants du régime de fonctionnement et seront donc fixés dans le schéma non linéaire.

La capacité Cds provient de couplages entre conducteurs parallèles, de couplages entre les plots de drain et de source et la masse (face arrière métallisée) ainsi que d'autres effets parasites (interface couche dopée-couche tampon). Ri est la résistance de charge sous la grille, et dépend donc du point de fonctionnement. La somme des capacités Cgs et Cgd correspond à la charge totale sous la grille. Cette charge dépend de la tension grille appliquée Vgs et de la différence de potentiel entre grille et drain (Vds - Vgs).

gm et Rds représentent l'effet transistor, la transconductance gm étant définie par

$$gm = \frac{\partial Ids}{\partial Vgs} |_{VDS=Cste}$$
(III.4)

et la résistance Rds (ou Ro) par:

$$\frac{1}{Rds} = gds = \frac{\partial Ids}{\partial Vds} |_{VGS=Cste}$$
(III.5)

(τ est le retard dû à la propagation des électrons sous la grille.)

De par la définition de certains paramètres (Ri, Cgs, Cgd, gm, gds), le schéma équivalent n'est valable qu'autour du point de fonctionnement de la mesure et donne des valeurs locales en régime bas niveau de certains éléments non linéaires.

* particularités du schéma équivalent adopté:

Notons que la tension de commande est prise aux bornes de la résistance Ri et de la capacité Cgs. En effet, un raisonnement simple montre que le schéma série habituel n'est que l'approximation d'un schéma parallèle [7]. D'autre part, des simulations bidimensionnelles [8] ont montré que le temps de transit des porteurs sous la grille est bien (Ri Cgs + τ) lorsque l'on prend la tension de commande aux bornes de Cgs seulement, donc en prenant la tension de commande aux bornes de (Ri-Cgs), on redonne un sens physique à τ , ce qui permet d'améliorer sa détermination.

La connection de la capacité Cds (comme indiqué sur la figure III.15.) donne un meilleur accord expérimental sur les paramètres S_{21} et S_{22} [7].

* fréquence de coupure, fréquence maximum d'oscillation:

La fréquence de coupure f_T définie comme étant la fréquence où le gain en courant est nul, est généralement approximée par la relation:

$$f_{\tau} = gm/(2 \pi Cgs)$$
(III.6)

La largeur unitaire des doigts de grille intervient sur la fréquence de coupure.

La fréquence maximum d'oscillation f_{MAX} est la fréquence pour laquelle le gain maximum unilatéralisé de Mason est égale à 1. A cette fréquence, on peut montrer que le gain disponible maximum G_{MAX} vaut 1 aussi. La formule retenue pour ce schéma (figure III.15) repose sur des approximations, elle doit être plutôt considérée comme un facteur de mérite permettant la comparaison de transistors issus de différentes technologies.

$$f_{MAX} = \frac{gm_0}{4\pi (Cgs gds (\tau_i + \tau_s + \tau_g) + Cgd gm_0 \tau_g)^{\frac{1}{2}}}$$

avec : τ_i = Ri Cgs, τ_s = Rs Cgs, τ_g = Rg Cgs
et gm = gm_0 exp(-j\omega\tau) # gm_0 (1-j\omega\tau) (III.7)

III.3.1.3 Variations des paramètres du schéma linéaire en fonction des tensions $V_{\rm GS},$ $V_{\rm DS}$

La détermination de certains paramètres du schéma équivalent petit signal peut être relativement imprécise. Une solution consiste à mesurer le transistor pour toute la gamme de polarisations en Vgs et Vds. La valeur des éléments indépendants de la polarisation (Lg, Ls, Ld) peut être fixée à la moyenne de ces paramètres obtenus pour différentes polarisations.

* Résultats de schémas équivalents multi-polarisations:

Les courbes (III.16) à (III.23) rassemblent les résultats des variations des éléments du schéma en fonction de V_{GS} et V_{DS} pour un TEC de largeur 600 μ m (4 doigts de 150 μ m), de longueur de grille 1 μ m (Hyper1 I2). Ce transistor a été mesuré en paramètres [S], monté dans un boîtier BIC, ce qui explique les fortes valeurs des inductances Ls, Lg, Ld, présentées dans le tableau III.24.

Eléments	Rs (Ω)	Ls (pH)	Rd (Ω)	Ld (pH)	Rg (Ω)	Lg (pH)
Valeurs	1.05	36.5	1.05	379.4	1.3	417.4

Table III.24: Valeurs des éléments indépendants de Vgs et Vds pour le TEC de 600µm

Les courbes (III.25) à (III.32) présentent les variations des paramètres du schéma équivalent moyen en fonction de V_{GS} et V_{DS} pour cinq transistors de largeur 900 μ m (6 doigts de 150 μ m de large) de longueur de grille 1 μ m (Hyper1 I2), mesuré en paramètres [S] sous pointes sur plaque. Les valeurs des éléments indépendants sont rassemblées dans le tableau III.33.

Eléments	Rs (Ω)	Ls (pH)	Rd (Ω)	Ld (pH)	Rg (Ω)	Lg (pH)
Valeurs	0.51	13.4	0.51	24.75	0.68	37.44

Table III.33: Valeurs des éléments indépendants de Vsg et Vds pour le TEC moyen de $900\mu m$ (IMPACT G0702 R66-7).

۲.,


filière hyper1 I2, référence: AMPLEN H4204 R15.



Chapitre III: Détermination et validation d'un modèle non linéaire de TEC







filière hyper1 I2 (référence: AMPLEN H4204 R15).



Chapitre III: Détermination et validation d'un modèle non linéaire de TEC









-

_





_









Les différences sur les valeurs des selfs entre ces deux schémas sont dues au type de montage utilisé et à la géométrie du transistor utilisé: le TEC de 600μ m ne comporte pas de trous et la masse est ramenée par un ruban du fond du boîtier BIC, alors que les transistors de 900μ m ont été réalisés avec des trous dans les sources et sont assemblés dans des alumines compatibles avec le support "bloc à colonne".

Comme le suggèrent ces figures, il est possible d'approximer ces courbes par des polynômes relativement simples (de degré inférieur ou égal à 3). Cela permet de lisser les erreurs venant des mesures, ou d'introduire ces expressions polynomiales dans un programme de simulation afin de calculer par exemple la sensibilité d'un amplificateur à la polarisation [9].

Les courbes III.21 et III.30 montrent que la résistance de charge sous la grille Ri varie en fonction de la tension V_{GS} appliquée mais ces variations sont de faibles valeurs et seront négligées en première approximation. La valeur de Ri sera donc constante (et linéaire) dans le schéma du modèle non linéaire. Les courbes III.20 et III.29 des variations de τ en fonction des tensions V_{GS} et V_{DS} , et les variations de Cds (III.19 et III.28) en fonction de V_{GS} et V_{DS} peuvent aussi être négligées au premier ordre.

Les courbes III.17 et III.26 montrent que la capacité Cgs varie en fonction de la tension grille-source mais aussi de la tension drain-source.

III.3.1.4 Variations des paramètres du schéma équivalent en fonction de la température

Des transistors (Hyper1 I2) ont été montés en boîtier BIC pour être mesurés en paramètres [S] à $V_{DS} = 5V$ pour des tensions grille correspondant aux courants Idss, Idss/2, Idss/8 à 20°C. A partir de ces mesures, des schémas équivalents ont été extraits et les figures III.34 à III.41 montrent les variations des principaux paramètres du schéma équivalent en fonction de la température. Le même genre d'évolution peut être constaté pour les transistors de la filière Hyper P0.











hyper1 I2, à Vds=5V (AMPLEN H4204 R15).



 $(4x150\mu m)$, à Vds=5V (AMPLEN H4204 R15).











Les variations observées sur les capacités (Cgs, Cgd, Cds) ne sont pas significatives, et sont dans la fourchette d'incertitude du schéma équivalent, car le montage BIC est moins bon que le système du bloc à colonnes ou le testeur sous pointes hyperfréquences. On constate donc que les capacités restent constantes en fonction de la température, tandis que les termes relatifs au transport des porteurs augmentent avec la température (Rds, Ri, τ) ou diminuent (gm).

III.3.2 Modèle grand signal

Le schéma équivalent petit signal a fait apparaître un certain nombre d'éléments dépendant des tensions de polarisation V_{GS} , V_{DS} , pour un fonctionnement en zone saturée : il s'agit de gm, gds, Cgs. Par définition gm et gds sont des dérivées locales partielles du courant drain-source Ids.

Pour simuler correctement un amplificateur de puissance, deux autres nonlinéarités doivent être introduites pour tenir compte de deux phénomènes limitant la puissance (voir figure III.5):

- le phénomène de claquage se produisant principalement entre la grille et le drain dans les amplificateurs; ce phénomène se manifeste par l'apparition soudaine d'un fort courant drain-grille jusqu'à la destruction du composant.

- la conduction de la jonction Schottky grille-source en direct (pour de grandes excursions de V_{GS}) ce qui produit un courant grille non négligeable et écrête ainsi la tension V_{GS} appliquée.

Le comportement du TEC en amplification est donc représenté par le schéma équivalent (figure III.42) issu du schéma petit signal dans lequel quatre éléments non linéaires ont été introduits: 3 sources de courants, et une capacité variable fonction de deux tensions.

Remarque : Ids, Igs, Idg, Cgs, Vgs, Vgd sont des tensions instantanées, en fait Vds représente Vds(t).



Chapitre III: Détermination et validation d'un modèle non linéaire de TEC

_

Nous allons maintenant décrire les expressions analytiques utilisées pour modéliser ces non-linéarités ainsi que leur détermination.

III.3.2.1 Le courant grille Schottky Igs

* expression du courant Igs:

Pour des tensions de grille positives, la jonction grille-source entre en conduction, limitant ainsi l'excursion de tension grille-source disponible. L'expression retenue pour le courant Igs est l'équation classique du courant d'une diode Schottky en direct :

Igs = Is
$$(\exp(\alpha Vgs) - 1)$$
 avec $\alpha = q/nkT$ (III.8)

Deux paramètres sont à déterminer \propto (ou n), Is.

* Détermination des paramètres Is et «:

Il suffit de mesurer à tension drain-source nulle, la caractéristique du courant Igs lorsque l'on applique une tension grille-source positive. La caractéristique Igs (Vgs) est ainsi obtenue pour un TEC de 4 doigts de 150 μ m en Hyper1 I2 (figure III.43). L'expression (III.8) peut encore s'écrire sous la forme :

$$Vgs = (1/\alpha) Ln[(Igs/Is) + 1]$$
(III.9)

Lorsque les relevés des mesures du courant Igs en fonction de Vgs sont tracés en échelle logarithmique pour le courant Igs, la courbe est une droite pour de faibles valeurs du courant Igs, puis s'écarte progressivement de cette droite à cause de la chute de tension dans les résistances (Rg et Rs) produite par un passage de courant (figure III.43). Dans cette zone linéaire, on déduit de l'expression III.9, que la pente donne directement la valeur de \propto . Connaissant \propto , Is peut être calculé à partir de n'importe quel couple (Igs,Vgs) de la zone linéaire. Pour de très faibles courants, l'expression (III.9) se simplifie en : Vgs = (1/ \propto) [Ln(Igs) - Ln(Is)] (III.10)

Cette expression montre une autre façon de déterminer Is: c'est l'intersection de la droite d'équation (III.10) et de l'axe des ordonnées (en Igs) pour Vgs = 0.



Chapitre III: Détermination et validation d'un modèle non linéaire de TEC

Or comme le montre la figure III.48b, pour de faibles valeurs de tensions Vgs, la courbe s'écarte de la droite (apparition de courants de fuite), Is est alors déterminée par extrapolation de la droite.

On trouve pour un TEC hyper1 I2 de $4x150\mu m$ (AMPLEN H4204 R15 TRA1 2x4) les valeurs suivantes:

$$\alpha = 31.74$$

Is = 3,64 10⁻¹² (en A)

III.3.2.2 Le courant d'avalanche Idg

* expression:

Le phénomène d'avalanche se produit dans la région située entre la grille et le drain, où le champ électrique est le plus élevé (figure III.44). Il est dû à la génération de paires électrons-trous. Ce courant est collecté sur la grille où la différence de potentiel est en général (fonctionnement amplificateur) la plus grande. Le courant d'avalanche s'écoule du drain vers la grille et dépend des tensions Vgs et Vds (figure III.45). Quand le canal est pincé, le courant d'avalanche ne dépend que de Vdg : la grille et le drain sont isolés de la source. Quand le canal n'est pas pincé, les caractéristiques de claquage dépendent fortement de la tension Vgs.

La modélisation adoptée est la suivante [11] :

$$[Idg = B_1 (1 + B_2 Vds^{B3})] (B_4 - B_5 Vgs)$$
(III.11)

* Détermination des paramètres:

Les cinq paramètres sont obtenus par approximations numériques à partir de mesures en impulsion. Il est souhaitable d'ajouter lors des mesures des limitations en courant pour éviter la destruction du composant.

La comparaison de ces approximations et des mesures sur un TEC Hyper1 I2 de largeur $4x150 \ \mu m$ est présentée en figure III.46.







d'avalanche pour un TEC de 600µm filière hyper1 I2.





III.3.2.3 La capacité Cgs

Les courbes (III.17, III.26) présentant les variations de la capacité Cgs obtenue numériquement à partir des paramètres [S] en fonction des tensions grille-source et drain-source appliquées, montrent la dépendance de Cgs par rapport à V_{GS} et aussi à V_{DS} . L'expression (III.12) couramment utilisée dans beaucoup de modèles en raison de sa simplicité ne rend pas compte de cette dépendance par rapport à V_{DS} :

 $Cgs (Vgs) = Cgs0 / (1 - Vgs / \varphi) \quad Vgs < \varphi \qquad (III.12) = (II.17)$

Nous avons donc choisi d'utiliser une expression polynomiale du second degré en Vgs et Vds pour Cgs:

Cgs (Vgs,Vds) = $C_1 Vgs^2 + C_2 Vds^2 + C_3 Vgs + C_4 Vds + C_5$ (III.13)

Les cinq paramètres C_i sont déterminés par approximations numériques à partir des valeurs de Cgs du schéma petit signal en fonction de V_{DS} et V_{GS} (tensions externes) (figure III.47).

Lors de la mesure des paramètres [S] en fonction des polarisations, la température de jonction varie au cours de ces mesures. Pour que l'expression de Cgs soit correcte, il faut vérifier que les capacités du transistor ne varient pas avec la température moyenne du transistor, ce qui est le cas (voir paragraphe III.3.1.4).

III.3.2.4 Le courant drain source Ids

Cette source de courant drain-source Ids contrôlée par les tensions Vgs et Vds est la non linéarité fondamentale de l'effet transistor. III.3.2.4.a caractérisation

* intérêt des mesures en impulsions:

En régime saturé, pour des tensions grille proches de 0 V, soit encore pour des puissances dissipées maximales, la conductance différentielle mesurée en continu ($gd = (\Delta Ids/\Delta Vgs)_{Vd = Cste}$) est négative, ce qui revient à observer une pente négative sur les caractéristiques statiques Ids (V_{GS} , V_{DS}) (figure III.48).

Une augmentation de la puissance dissipée due à la polarisation continue entraine une élévation de température dans le composant. Or dans la gamme de température de fonctionnement des circuits (-50°C, +125°C), la mobilité et la vitesse de saturation des électrons dans le GaAs décroissent avec une température croissante (lois en T (°K)⁻² et T(°K)⁻¹ respectivement [13] (figure III.49)). Ces diminutions de la mobilité et de la vitesse de saturation des porteurs avec la température génèrent une diminution du courant drain-source sur les caractéristiques statiques.

D'autre part, dans les mesures $Ids(V_{GS}, V_{DS})$ en continu, la puissance dissipée est différente en chaque point de mesure et ne correspond pas à l'utilisation hyperfréquence du TEC où un signal sinusoïdal de grande amplitude est appliqué autour d'un point de fonctionnement (V_{GS0} , V_{DS0}), (donc à puissance dissipée constante).

Enfin ces caractéristiques statiques sont mesurées par définition à fréquence nulle, et ne peuvent donc pas rendre en compte les phénomènes de piègeage des électrons existant en hautes fréquences (0 < f < quelques 100 MHz).

Ces considérations nous ont conduit à utiliser une nouvelle technique de caractérisation du courant Ids (V_{GS}, V_{DS}) en impulsions développée au départ par l'IRCOM de Limoges. Le banc automatique en impulsions a été mis au point, par la suite, à TCM par J.F VIDALOU [14].





* description du banc de mesures en impulsion:

Le principe de cette caractérisation de Ids consiste à décrire le plan (Ids,Vds) à l'aide d'impulsions synchrones appliquées sur la grille et le drain, et superposées à des tensions de polarisation V_{GS0} et V_{DS0} correspondant au point de repos du TEC dans le circuit (figure III.50). Pendant les impulsions de grille et de drain la valeur crête de l'impulsions de courant est relevée. Ainsi, la puissance continue dissipée reste constante pendant la caractérisation qui est donc représentative des conditions de fonctionnement hyperfréquence.

Le schéma synoptique du banc de mesures en impulsions automatique est présenté en figure III.51. Les appareils compatibles IEEE sont pilotés par un micro-ordinateur utilisé pour le contrôle du bus, l'acquisition et le traitement des données. Le générateur d'impulsions grille ne remplit pas des conditions particulières. Il doit fournir des impulsions de tensions positives ou négatives (dont l'amplitude est en général de \pm 3V) présentant un faible temps de montée. Il dispose d'une sortie synchronisation permettant la synchronisation d'un générateur d'impulsions de faible puissance qui va, à son tour piloter un générateur de puissance. Ce dernier générateur fournit les impulsions de drain ainsi amplifiées au TEC. Pour éviter des éventuelles oscillations microondes, des charges absorbantes sont placées aux accès grille et drain du TEC. Un oscilloscope numérique permet l'affichage des courants, tensions de drain et de grille, de digitaliser les données et de calculer la moyenne sur 500 points.

L'impédance vue du drain du TEC variant beaucoup en fonction des tensions appliquées, le générateur de drain doit être capable de supporter de fortes désadaptations et être surdimensionné pour pallier aux pertes de puissance qui en résultent.

Les amplitudes des impulsions drain à fournir pour une description complète des caractéristiques -avec des puissances suffisantes- sont de l'ordre de \pm 10 V. L'amplitude maximale des tensions drain que le générateur de puissance ARETI peut délivrer est de 40V et 3A. La durée des impulsions peut varier de 200nS à 1 mS, leur répétition de 600 nS à 1 mS. La durée des impulsions utilisée dans les caractérisations est 300 ou 400 nS.





Chapitre III: Détermination et validation d'un modèle non linéaire de TEC

Enfin, les générateurs de grille et de drain peuvent délivrer une tension continue sans altérer l'impulsion à laquelle ils la superposent. Des exemples de ces impulsions affichées sur l'oscilloscope sont présentés en figure III.52.

Une double boucle des tensions V_{GS} , V_{DS} dans le programme de mesures permet de parcourir la totalité du réseau de caractéristiques: pour chaque tension V_{GS} , toute la gamme de tension V_{DS} est balayée avant d'incrémenter la tension V_{GS} (voir diagramme de procédure III.53). Ce banc permet aussi la mesure de la diode Schottky en direct du TEC, ainsi que la mesure du courant d'avalanche.

* résultats de mesures:

Un résultat de caractérisations effectuées à l'aide de ce banc sur un TEC hyper1 I2 de largeur de grille totale de 900 μ m (4 x 150 μ m) est présenté en figure III.54. Les mesures ne sont pas lissées. Les résultats d'une caractérisation en continu sont comparés à ceux obtenus sur le banc décrit ci-dessus, en figure III.55.

La figure III.56 montre l'influence du point de repos choisi sur les caractéristiques $Ids(V_{GS}, V_{DS})$ en impulsions.

Le courant non linéaire Ids est modélisé à partir de ces mesures en impulsions.

III.3.2.4.b Modélisation

* faillite d'autres modèles

Différentes expressions non linéaires présentées dans le chapitre II (paragraphe II.4.1) ont été utilisées pour tenter d'approximer numériquement les caractéristiques Ids(Vgs,Vds) pulsées décrites dans le paragraphe précédent. La figure III.57 présente les résultats d'un essai d'approximation de ces caractéristiques pulsées d'un TEC de 900 μ m filière hyper1 I2, par l'expression du courant Ids de "Curtice Cubique" (figure II.5).









Chapitre III: Détermination et validation d'un modèle non linéaire de TEC





Cette figure est l'exemple typique des résultats obtenus avec les diverses expressions non linéaires du courant drain-source déjà publiées (voir chapitre II paragraphe II.4.1). La seule expression non linéaire qui approxime de façon satisfaisante les caractéristiques Ids pulsées, est celle de TAJIMA (figure III.58) (modèle en figure II.8). Cependant, cette expression relativement complexe exige la détermination de 9 paramètres. De plus, la détermination de ces paramètres n'est pas reproductible et des problèmes de convergence dans leur détermination apparaissent suivant les valeurs initiales choisies [15,16].

* expression de Ids:

Les expressions non linéaires proposées dans les publications n'approximant pas de manière satisfaisante les caractéristiques Ids (Vgs,Vds) pulsées, nous avons été amenés à développer notre propre expression du courant Ids:

$$Ids = (A_1 + A_2 Vgs + A_3 Vgs^2) tanh((A_4 + A_5 Vgs) Vds) + (A_6 + A_7 Vgs) Vds$$
(III.14)

Cette expression non linéaire nécessite la détermination de 7 paramètres A_i . Elle approxime bien les caractéristiques Ids(Vgs,Vds) pulsées (figure III.59), et la détermination des paramètres est reproductible, et sans problème de convergence, quel que soit le choix des valeurs initiales des paramètres à calculer. Notons toutefois que la zone ohmique est moins bien approximée qu'avec les expressions de Tajima. Cependant, une modélisation précise de cette zone ohmique n'est pas nécessaire en fonctionnement amplificateur.

* tensions externes, tensions internes:

La caractéristique $Ids(V_{GS}, V_{DS})$ est relevée en fonction des tensions appliquées aux accès (V_{GS} , V_{DS}), or la source de courant Ids dans les simulateurs est souvent commandée par des tensions internes Vgs et Vds. Pour exploiter les mesures pulsées en fonction des tensions externes, il faut tenir compte des chutes de potentiel dans les résistances d'accès:

$$Vgs = V_{gs} - RsIds$$

Vds = V_{ps} - (Rs + Rd)Ids (III.15)





Chapitre III: Détermination et validation d'un modèle non linéaire de TEC

Cette modélisation en fonction des tensions internes n'est pas obligatoire, si le modèle peut être implanté dans le simulateur en fonction des tensions externes. La figure III.60 présente les différents résultats des approximations des caractéristiques pulsées en fonction des tensions externes et internes pour un TEC de 900μ m, filière hyper1 I2.

Remarquons enfin, que Ids, Vgs, Vds représentent en fait des valeurs instantanées. En régime sinusoïdal, la tension est de plus retardée du temps de transit: Vgs = Vgs (t - τ).

Une fois le modèle non linéaire défini, il nous reste à le valider.

III.4 Validation du modèle non linéaire

III.4.1 Caractéristiques statiques

La simulation des courants continus est effectuée à l'aide de la commande de calcul CONT (continu) de CIRCEC. La caractéristique Ids (Vgs, Vds) est obtenue en régime continu par multidéroulements (grâce à la sous commande ETAT de CIRCEC). La comparaison de cette caractéristique simulée (toutes les non linéarités sont présentes) et des mesures en impulsion est présentée en figure III.61.

III.4.2 Simulation des paramètres [S] petit signal

Les paramètres [S] sont simulés dans le logiciel temporel CIRCEC avec la commande calcul ALTErnatif (régime sinusoïdal petit signal). Lorsque le logiciel utilisé ne possède pas de régime sinusoïdal petit signal compatible avec les descriptions utilisées en grand signal, on se ramène en régime grand signal, au cas petit signal en fixant des excitations de très faibles amplitudes pour les générateurs de tensions sinusoïdales. La commande ALTE de CIRCEC permet l'analyse du comportemennt du circuit en régime sinusoïdal petit signal, à une ou plusieurs fréquences, pour des perturbations sinusoïdales autour d'un point de fonctionnement: le circuit est linéarisé autour de ce point de fonctionnement.



Figure III.00: Modelisation de lds en fonction des tensions internes et externes pour un TEC de $900\mu m$ (TA1469, IMPACT lot G0702) filière hyper1 I2. Comparaison avec les caractéristiques mesurées en régime impulsionnel.



Les paramètres [S] ne sont pas toujours disponibles à l'édition en une seule analyse dans les simulateurs non linéaires. Dans ce cas, ces paramètres peuvent être obtenus en revenant à la définition des ondes de Kurokawa, qui relie des courants, tensions aux paramètres [S] [17]. Dans le logiciel CIRCEC, un modèle appartenant à la bibliothèque générale de CIRCEC est utilisé: MS, le mesureur de paramètres [S]. C'est en fait un mesureur de coefficient de réflexion (par rapport à une impédance de référence définie par l'utilisateur):

- valeur de l'onde incidente ai (noeud 4 interne de MS)
- valeur de l'onde réfléchie bi (noeud 5 interne de MS)
- valeur du coefficient de réflexion Sii (noeud 6 interne de MS).

Pour obtenir les coefficients de transmission (Sij), il faut placer un "mesureur de paramètres [S]" à chaque accès du circuit. Le paramètre (Sij) est alors obtenu en éditant le rapport de l'onde réfléchie bj à l'accès j sur l'onde incidente ai à l'accès i. Les paramètres [S] ne sont pas obtenus en une seule analyse: le rôle de la source et de la charge doivent être inversées pour déterminer les <u>4</u> paramètres [Sij]. Les circuits décrits dans CIRCEC pour la simulation des paramètres [S] sont présentés en figures III.62 et III.63.

Les mesures et les simulations des paramètres [S] effectuées en plusieurs points de polarisations sur un TEC hyper1 I2 de 600μ m (4 doigts de 150 μ m) sont comparées en figures III.64 et III.65. A partir des paramètres [S] simulés avec le modèle, un schéma équivalent petit signal peut être extrait (voir annexe 1 pour les valeurs des éléments). Le tableau III.66 présente une comparaison à un point de fonctionnement des valeurs des éléments du schéma équivalent petit signal extrait à partir des paramètres [S] mesurés et simulés.





Chapitre III: Détermination et validation d'un modèle non linéaire de TEC



Chapitre III: Détermination et validation d'un modèle non linéaire de TEC


Chapitre III: Détermination et validation d'un modèle non linéaire de TEC

Eléments	Cgs (fF)	Ri (Ω)	Cgd (fF)	Gm (mS)	τ (ps)	Cds (fF)	Rds (Ω)
Mesures	730.0	3.0	104.0	62.10	7.48	169.0	190.0
Simulation	747.7	3.08	119.75	63.61	5.92	131.51	219.7

TEC de 600µm, filière hyperl I2, Vds=6V Vgs=-1V

Table III.66: Comparaison des valeurs des éléments des schémas équivalents extraits des mesures de paramètres [S] et des simulations avec le modèle non linéaire.



III.4.3 Validation du modèle en régime grand signal

Le modèle non linéaire défini plus spécifiquement pour un fonctionnement en amplification de puissance, est validé en grand signal en comparant les résultats de simulations à ceux obtenus en caractérisation de puissance du transistor. Le banc utilisé lors de cette caractérisation en puissance, et donc pour la validation du modèle grand signal va être décrit. D'autres méthodes de caractérisation grand signal existent et seront décrites dans le prochain chapitre.

III.4.3.1 Banc de puissance et de "load-pull"

Le banc de puissance utilisé (voir schéma figure III.67) permet d'effectuer la mesure de la courbe de compression d'un transistor après l'avoir adapté pour obtenir la puissance maximale, à l'aide d'adaptateurs passifs démontables à double transformation d'impédance (ou à "slugs"). Ce banc est couplé par l'intermédiaire d'un commutateur à un analyseur de réseaux vectoriels, ce qui permet la détermination de l'impédance présentée au drain du TEC pour la puissance maximale. Un montage du type bloc à colonnes est utilisé de préférence dans ce banc, afin d'obtenir la mesure de l'impédance de charge avec plus de précision: un grand nombre de transistors montés sur alumines peuvent être mesurés dans ces conditions, et ce montage permet de remonter de façon précise à l'impédance vue par la puce. Cependant, avec ce montage le développement de grille des transistors mesurés est limité par la dissipation thermique des alumines (<2W). On se limitera donc à des développements compris entre 500 μ m et 1200 μ m environ.

Les adaptateurs manuels ont été par la suite remplacés par des adaptateurs automatiques ("tuners") en bande étroite qui, une fois modélisés permettent:

- de rechercher l'impédance optimale à présenter au composant pour obtenir la puissance ajoutée maximale avec relevé de la courbe de compression correspondante, tout en tenant compte des pertes introduites par les tuners,

- de tracer dans le plan de charge sortie les contours d'impédances à gain constant (à 1 dB de compression) et puissance (à 1 dB de compression) constante de manière automatique (figure III.68). Dans ce dernier cas, les mesures de compression sont enregistrées pour différentes impédances complexes de charges de sortie, avec une adaptation fixe à l'entrée qui correspond à l'adaptation d'entrée pour l'optimum de gain en puissance petit signal. Cette mesure de contours était fastidieuse avec des adaptateurs manuels et moins précise (figure III.69). Le logiciel de gestion du banc de mesure permet d'acquérir toutes les données utiles: puissance d'entrée, de sortie, tensions et courants continus de grille et drain. On peut déduire de ces données d'autres données telles que: le gain, le rendement en puissance ajoutée.

III.4.3.2 Simulation en régime grand signal

Ces simulations ont été effectuées dans un premier temps sur le simulateur temporel CIRCEC, avec le régime de calcul TRANsitoire. Les sources de tensions ont la valeur déclarée en régime transitoire superposée à la valeur déclarée en régime continu.

Il s'agit de reproduire par un schéma électrique le banc de puissance décrit dans le paragraphe précédent. Le schéma le plus proche de la réalité utilise des selfs de choc et des capacités de découplage pour présenter les Tés de polarisations (figure III.70). Cependant, la simulation temporelle d'un tel schéma présente un temps d'établissement du régime permanent relativement long (≈ 20 à 30 périodes) dû aux fortes valeurs des selfs de choc. C'est pourquoi, nous lui avons préféré un schéma plus simple (figure III.71): nous avons pour cela supposé que les Tés de polarisation du banc de puissance étaient parfaits, c'est à dire que la valeur de l'impédance de charge en sortie des TECs est indépendante des Tés employés. L'impédance de charge optimale en puissance mesurée à une fréquence est représentée par une résistance et une inductance parallèle. La tension continue de polarisation de drain est appliquée au transistor sans chute de tension à travers cette inductance de charge. Une inductance et une résistance série permettent la simulation de l'adaptation petit signal en entrée.



Figure III.68: Contours d'impédances dans le plan de la charge de sortie à gain et puissance au dB de compression constant, pour un TEC de $900\mu m$ (6x150 μm) filière hyper1 I2 (TA1469 IMPACT G0702 R66-7). Mesures en automatique.



Chapitre III: Détermination et validation d'un modèle non linéaire de TEC

190





Avec un tel schéma, quelques périodes suffisent pour l'établissement du régime permanent. La qualité des résultats en simulation dépend ensuite des pas de calcul choisis: le pas de calcul maximum HMAX sera fixé à la moitié de la plus petite constante de temps du circuit, et le pas de sortie HS des résultats qui est le pas d'échantillonnage de la transformée de Fourier sera tel que le nombre d'échantillons pendant la durée d'analyse (1 ou 2 périodes) soit de l'ordre de 512 points (2⁹ ou plus). Nous avons en effet effectué des tests de cette transformée de Fourier et avons trouvé que le nombre d'échantillons à considérer dans CIRCEC pour obtenir des résultats précis devait être supérieur à 2⁹. L'analyse des transformées de Fourier des tensions complexes Vg₂ et Vdr , ainsi que celles des courant complexes Ig et Id permet le calcul de:

- la puissance maximale disponible du générateur:

$$P_{IN} = \frac{\parallel V g_2}{8 R_{in}} \stackrel{\parallel^2}{\text{avec } R_{in} \neq 50 \Omega}$$
(III.14)

- la puissance délivrée à la charge:

$$P_{\text{out}} = \frac{\|Vdr\|^2}{2 R_{\text{SOR}}}$$
(III.15)

- le gain transducique:

$$G_{T} = P_{OUT} / P_{IN}$$
(III.16)

Pour simuler des contours d'impédance, il suffit de simuler la courbe de compression en puissance pour différentes impédances de charge de sortie qui sont transcrites par un programme en réseau parallèle résistance-self. Nous avons écrit une procédure pour lancer successivement les calculs pour différentes impédances de chacun des points des courbes de compression. Un résultat de ces simulations est présenté en figure III.72. Un programme permet le traitement de ces données et calcule les puissances d'entrée et de sortie en régime permanent, ainsi que le gain en puissance, en appliquant les formules suivantes, qui s'affranchissent des valeurs de R_{in} et R_{sor} :

$$P_{IN}(\omega i) = Re\{Vg_2(\omega i) Ig^*(\omega i)\} / 2 \qquad (III.17)$$

$$P_{OUT}(\omega i) = \operatorname{Re}\{\operatorname{Vdr}(\omega i) | \operatorname{Idr}^{*}(\omega i)\} / 2 \qquad (III.18)$$

où Re symbolise la partie réelle d'un nombre complexe, et ω i la pulsation fréquentielle de l'harmonique i. Remarquons que ces formulations restent valables dans le cas de l'utilisation d'un simulateur de type "harmonic balance".



Chapitre III: Détermination et validation d'un modèle non linéaire de TEC

* résultats de simulations:

Les formules (III.17) et (III.18) permettent d'évaluer l'évolution des puissances de sorties et de gain en puissance aux différentes harmoniques. La figure III.73 présente les résultats simulés avec les schémas III.71. Les courbes obtenues aux harmoniques 2 et 3 sont similaires à celles obtenues par des mesures et des simulations [26].

Les simulateurs temporels (et "harmonic balance") permettent l'édition des formes d'ondes des tensions et courants de grille et de drain. La figure III.74 montre les formes d'ondes des tensions et courants de grille et de drain pour la simulation à 6 GHz du schéma III.71 et une puissance d'entrée de 16,8 dBm. Ces formes d'ondes ressemblent à celles obtenues par mesures par Sechi [25].

* Comparaison de deux simulateurs

La validité des simulations peut être confirmée en comparant les résultats de simulation d'un même schéma (figure III.71) avec un même modèle sur deux simulateurs de type différent: CIRCEC et LISA programme fondé sur la méthode "harmonic balance" et développé par l'IRCOM de Limoges. Le modèle utilisé pour cette comparaison ne comprend que trois non linéarités: Igs, Igd, Ids, car la description de la capacité non linéarite Cgs à 2 variables pose un problème dans les simulateurs du type "harmonic balance". La capacité Cgs a donc été fixée à sa valeur petit signal (0,85 fF) et le retard τ mis à zéro. Le tableau III.75 résume les résultats de ces simulations pour différentes amplitudes du générateur hyperfréquence. L'amplitude Vg₂ de ce générateur égale à 1,8 correspond à une compression du gain en puissance d'environ 2,7 dB. Les résultats de simulations avec ce modèle dans LISA et CIRCEC sont presque identiques, les temps de calcul aussi quand le TEC est fortement saturé en puissance. Notons que le modèle est programmé en fortran dans LISA (expressions principales et leurs dérivées) alors qu'il est écrit en langage externe dans CIRCEC et donc interprété.



Chapitre III: Détermination et validation d'un modèle non linéaire de TEC



Chapitre III: Détermination et validation d'un modèle non linéaire de TEC

AMPLITUDE DU	P _{in} en mW		P _{OUT(1)} EN MW		P _{OUT} (2) en mW		P _{OUT} (3) en mW	
G en erateur H.F	CIRCEC	LISA	CIRCEC	LISA	CIRCEC	LISA	CIRCEC	LISA
0.5	3,58	3,58	43.15	43.2	0.030	0.030	0.00	0.
1.8	46.44	46.41	303.9	304.	0.772	0.781	1.089	1.10
	<u>_ар</u> < Р _{моу}	0.7%		<u>ΔΡ</u> < Ρ _{ΜΟΥ}	0.1%	<u>ар</u> < Р _{мох}	1.2%	<u>∆P</u> < P

Table III.75: Comparaison de simulations CIRCEC - LISA du schéma III.71 .

III.4.3.3 Comparaison simulations-mesures de puissance

Les procédures de simulations non linéaires et les mesures de puissance ont été décrites précedemment. Les figures III.76 et III.77 montrent la comparaison de ces simulations avec les mesures de plusieurs TECs issus de deux plaques de deux lots différents, dans les mêmes conditions de polarisations et de charges à 6 GHz. Une différence de l'ordre de 1 dB entre la puissance de sortie au dB de compression simulée et mesurée est constatée, alors que le gain en puissance simulée est en bon accord avec le gain mesuré (0,2 à 0,3 dB d'écart).

La figure III.78 montre la comparaison des courbes de compression mesurées et simulées dans MNS (Hewlett Packard) avec l'expression en courant Ids de TAJIMA et la notre sur un TEC hyper P0 ($8x75\mu$ m). Les deux modèles utilisés comprennent les non linéarités d'avalanche et de courant diode Schottky en direct. La capacité Cgs et le retard τ sont fixés à leur valeur petit signal. L'accord en régime linéaire entre les simulations et les mesures est bon, cependant en début du régime non linéaire, on peut observer un écart de 0,5 dB.



Chapitre III: Détermination et validation d'un modèle non linéaire de TEC



Chapitre III: Détermination et validation d'un modèle non linéaire de TEC



Chapitre III: Détermination et validation d'un modèle non linéaire de TEC

III.4.3.4 Discussion de la méthode de validation grand signal

La méthode choisie de validation de notre modèle correspond à son utilisation dans la simulation d'un amplificateur de classe A. Pour des simulations d'autres fonctions non linéaires telles que les mélangeurs, ou les commutateurs de puissance, le modèle considéré subirait des modifications, et des validations complémentaires seraient dans tous les cas à envisager.

En ce qui concerne la validation de modèles non linéaire pour amplification de puissance, de nombreuses publications font état de comparaison entre simulations grand signal et caractérisation en puissance: load-pull, [S] grand signal,... (voir chapitre 2). HWANG & al [18] ont réalisé des cellules de TECs préadaptés en technologie monolithique à 11 GHz. Leur réticule contenait, outre les TECs préadaptés, les réseaux de sortie, et d'entrée seuls, ainsi qu'un transistor de test. De cette façon, ils ont pu simulé et rétro-simulé leurs cellules de TECs préadaptés de façon précise en grand signal: les impédances présentées au TEC sont bien déterminées par la mesure des paramètres [S] sous pointes de ces différents motifs de test. Dans nos simulations grand signal visant à représenter la caractérisation en puissance du transistor, la charge présentée au drain du transistor est identique à tous les harmoniques du signal, soit encore égale à la charge complexe de sortie mesurée au fondamental. L'impédance présentée par les adaptateurs manuels à slugs aux harmoniques n'est pas mesurée; elle n'est pas nécessairement a fortiori, la charge optimale à présenter aux harmoniques supérieurs (wi, i>1). C'est pourquoi, nous avons simulé deux autres schémas pour évaluer la sensibilité des résultats des mesures de puissance avec les impédances présentées aux harmoniques supérieurs:

- Le schéma de notre validation (figure III.71) dans lequel un circuit résonnant parallèle (L-C série) a été ajouté en sortie (figure III.79). Ce circuit bouchon court-circuite l'harmonique du second rang, et présente un circuit ouvert au fondamental et aux autres harmoniques (ω i, i \neq 2).





- Dans le deuxième schéma, l'impédance de sortie synthétisée lors des mesures à l'aide des adaptateurs à double "slug" est modélisée par quatre lignes à air en série chargés par une charge de 50 Ω (figure III.80). En effet, l'adaptateur manuel est constitué d'un cable coaxial en laiton doré d'impédance caractéristique 50 n dans lequel deux bagues coulissantes (ou slug) sont insérées. Ces slugs permettent ainsi de faire varier le diamètre extérieur du coaxial localement (figure III.80.a). La transformation d'impédance complexe est réalisée en bougeant simultanément et séparément les deux slugs, donc en faisant varier les longueurs des tronçons de coaxial 50 Ω . Les slugs utilisés présentent une impédance caractéristique de 13 Ω et une longueur égale au quart de la longueur d'onde à 6,8GHz (soit L= 11,029mm). Une capacité de découplage de 20 pF et une self de choc de 20 nH permettent de polariser le TEC et complètent le réseau des 4 lignes à air en série. Les valeurs de ces éléments de découplage ont été choisies en tenant compte de leur constante de temps. Les longueurs des lignes d'impédance caractéristique 50n ont été déterminées par optimisation linéaire dans ESOPE: le réseau de sortie y compris les éléments de découplages présente l'impédance optimale en puissance à 6 GHz (Γ opt :module = 0,233; phase = 61°).

La figure III.81 présente l'évolution des impédances présentées au drain du TEC par ces trois réseaux en fréquence de 2 GHz à 18 GHz (figure III.71, III.79 et III.80b). Notons que l'adaptateur à *slug* ne présente ni un court-circuit, ni un circuit ouvert, mais une impédance quelconque à 12 GHz. Les résultats de simulations non linéaires de ces trois réseaux ne présentent pas de différences (figure III.82 à 84) et valident ainsi une modélisation initiale de la caractérisation en puissance du TEC modélisé.

<u>Remarque</u>: La simulation en régime transitoire dans CIRCEC des lignes à air ne s'est pas révélée aisée: des problèmes de convergence apparaissent pour certains niveaux d'entrée avec un pas de calcul donné. Le temps d'établissement du régime permanent dû aux quatre lignes a été évalué à 2,5 ns:



Figure III.81: Comparaison des évolutions en fréquence des 3 réseaux simulés.

Chapitre III: Détermination et validation d'un modèle non linéaire de TEC

204



Chapitre III: Détermination et validation d'un modèle non linéaire de TEC



Chapitre III: Détermination et validation d'un modèle non linéaire de TEC



Chapitre III: Détermination et validation d'un modèle non linéaire de TEC

III.5 Limitations et domaine de validité du modèle

Les principales limitations du modèle grand signal défini proviennent des moyens de caractérisation des non linéarités choisies, des expressions empiriques choisies pour approximer les mesures et des simplifications du schéma pour une utilisation spécifique.

III.5.1 Limitations dues au choix du schéma équivalent

III.5.1.1 Limitations en fréquences

Le schéma électrique utilisé est un schéma équivalent à éléments localisés bien adapté à des utilisations du TEC dans la gamme des fréquences 0,1 GHz - 18 GHz. La limitation basse fréquence est introduite par les constantes de temps thermiques, et des états de surface. La limitation haute fréquence est donnée par le domaine de validité du schéma petit signal (mesure des Sij jusque 20 GHz).

III.5.1.2 Limitation de configuration du TEC

Le schéma électrique utilisé dérive d'un schéma équivalent petit signal dont les valeurs des éléments localisés sont extraites par approximations numériques des mesures de paramètres [S] d'un TEC en montage <u>source commune</u>. Le modèle défini précédemment est dans une simulation d'amplificateur utilisé en montage source commune. Cependant, pour des simulations d'autres fonctions avec ce modèle (bigrille représenté par un montage cascode, par exemple), la validité de ce modèle se pose.

Des plaques comportant trois transistors de 4 doigts de 150 μ m (600 μ m, en filière hyper1 I2) en grille commune, source commune et drain commun ont été fabriquées (figure III.85), afin de comparer les schémas équivalents petit signal de ces trois configurations. Dans ces trois configurations, une des électrodes du TEC est mise à la masse (face arrière) par un trou.



Chapitre III: Détermination et validation d'un modèle non linéaire de TEC

209

D'après les dessins de ces TECs, on peut noter des différences pour les éléments parasites, tels que les selfs d'accès: la self de source sera plus importante dans le montage drain commun (TA1446D) et le montage grille commune (TA1446G); la self de grille du montage drain commun et source commune (TA1446S) devrait être identique; les selfs de drain des motifs TA1446G et TA1446S doivent être égales.

Les trois motifs ont été mesurés en paramètres [S] à des polarisations de grille, drain et source correspondant à celle d'un TEC en source commune à (Vds = 3V et 7V, et Idss, Idss/2, Idss/5) afin de permettre la comparaison. La comparaison des paramètres mesurés et simulés dans ESOPE avec le schéma équivalent (SE) extrait de ces mesures, pour un montage en source commune TA1446S (à Vds = 3V, Idss) est présentée en figure III.86. Les valeurs des éléments de ce schéma obtenues avec le logiciel habituel EXTRACT2 sont rassemblées dans le tableau III.87. Puis, ce schéma a été utilisé dans la simulation des configurations drain commun et grille commune. Ces simulations de paramètres [S] comparées aux mesures de ces configurations sont données en figures III.88 et III.89: le comportement du TEC en drain commun est bien représenté, par contre pour le montage en grille commune, le paramètre S₁₂ simulé est surestimé.

Une optimisation dans ESOPE (voir fichiers, en annexe 2) du schéma montage en drain commun permet de mieux simuler les mesures (figure III.90) et les valeurs des éléments du schéma en drain commun sont données dans le tableau III.91: la self de source augmente car la source n'est plus mise à la masse, (la self Ls en configuration source commune représente l'inductance due aux trous et aux ponts reliant les plots de source) la valeur de la capacité Cds augmente (\approx +25%), tandis que les autres éléments sont presque identiques à ceux du schéma en source commune (simple ajustage des valeurs).

Pour le montage en grille commune, une simple optimisation ne permet pas de mieux simuler le paramètre S_{12} . Il faut modifier le schéma utilisé (figure III.92): deux capacités Cp_1 et Cp_2 en parallèle à l'entrée et à la sortie sont ajoutées.



Figure III.86: Comparaison mesures et simulation avec le schéma équivalent petit signal des paramètres [S] du transistor en source commune TA1446S (Vds=3V, Idss, paramètres [S] mesurés moyennés).



(b)

Figure III.87: Transistor TA1446S en source commune (a) schéma équivalent utilisé, (b) valeurs des éléments (IMPACT lot G0702 R58-3).



Chapitre III: Détermination et validation d'un modèle non linéaire de TEC



mesurés moyennés).



Chapitre III: Détermination et validation d'un modèle non linéaire de TEC



(b)

Figure III.91: Schéma équivalent du drain commun TA1446D (a) schéma électrique (b) valeurs des éléments obtenues après optimisation (IMPACT lot G0702 R58-3).

Ces deux capacités Cp_1 et Cp_2 représentent les capacités parasites de plots par rapport à la masse, respectivement de source et drain. Ces capacités étaient prises en compte dans le montage source commune par les capacités Cgs et Cds. La formule suivante permet de calculer la valeur de la capacité de plot par rapport à la masse, où les effets de bords sont primordiaux par rapport à l'effet de capacité plan:

Cp (fF) = 1,1
$$10^{-3} * S(\mu m^2) + 50 10^{-3} * P(\mu m) + 1$$
 (III.22)
où S est la surface du plot,
P le périmètre du plot.

L'application de cette formule à un plot de drain ou de source de $30\mu m \ge 150\mu m$ produit une capacité parasite de 24 fF. Comme le transistor comporte trois plots de source et deux plots de drain, cela explique les valeurs de Cp₁ et Cp₂ (77,5pF et 47,8fF) trouvées par optimisation de ce schéma dans ESOPE par rapport aux mesures (tableau III.93). On vérifie que: Cgs_{sc} # Cgs_{GC} + Cp₁. En toute rigueur, Cgd devrait garder la même valeur et Cds_{SC} # Cds_{GC} + Cp₂, cependant pendant l'optimisation, le logiciel n'a pas cette logique: il tend à égaliser Cgd_{GC} et Cp₂ d'où Cgd_{GC} + Cp₂ # Cgd_{SC} + 48 fF. La figure III.94 montre le bon accord entre les mesures de paramètres [S] du TA1446G

et les simulations avec ce nouveau schéma.

Cette remarque sur les capacités plots par rapport à la masse permet aussi d'expliquer l'augmentation de la capacité Cds sur le motif TA1446D (drain commun). En effet, par rapport au motif source commune qui présente deux plots de drain, le montage drain commun produit une capacité parasite correspondant aux trois plots de source: Cds_{DC} # Cds_{SC} (118,3) + 24.

Ces considérations permettent d'envisager une simulation précise de montage cascode. En conclusion, les limitations dues au schéma électrique utilisé sont une limitation en fréquence et une modification de certains éléments parasites (Ls, Ld, Lg, Cds, Cp_1 , Cp_2) et n'affecte pas la précision des simulations pour des applications en dessous de 18 GHz.



ELEMENTS	VALEURS dans le SE du TA1446 G	Valeurs des élts du SE du TA1446S	δ
Lg(pH)	49,25	72,11	22,90
Rg(Ω)	1,00	1,00	-
Cgs(fF)	841,70	926,40	84,70
Ri(Ω)	2,96	1,92	1,04
Cgd(fF)	86,95	104,27	17,35
Rs(Ω)	0,75	0,75	-
Ls(pH)	58,25	18,30	39,95
gm (mS)	79,70	79,70	-
τ(ps)	5,99	5,46	0,53
Cds(fF)	105,60	118,31	12,70
Rds (Ω)	123,90	141,10	17,20
Rd (Ω)	0,75	0,75	-
Ld(pH)	63,80	54,90	8,90
Cpl(fF)	75,46	0,00	75,50
Cp2(fF)	47,77	0,00	47,80

Table III.93: Valeurs des éléments obtenues après optimisation du schéma électrique ci-dessus, pour un transistor en grille commune TA1446G (IMPACT lot G0702 R58-3).



Chapitre III: Détermination et validation d'un modèle non linéaire de TEC

III.5.2 Limitations dues aux méthodes de caractérisation

Les limitations sont essentiellemennt produites par la façon de caractériser la principale non linéarité de courant Ids.

III.5.2.1 Limitations liées aux mesures de Ids en impulsions

Le modèle n'est utilisable que pour le point de repos pour lequel est réalisé la mesure de courant Ids (Vgs, Vds) en impulsions. La caractéristique statique (pour des impulsions très longues, rappelons que la constante thermique pour un TEC sur un substrat GaAs de 100 μ m d'épaisseur est de l'ordre de 170 μ s [24]) est différente de la caractérisitique instantanée (dynamique) (voir figure III.55) pour deux raisons:

- la température de jonction dépend de la polarisation

- à température de jonction constante (soit encore les points de l'hyperbole $P = Vds_0 Ids_0 = Cste$), les caractéristiques instantanées peuvent ne pas coïncider du fait de la présence de pièges (états de surface).

D'autre part, le transistor n'est pas dans le même état thermique pendant la caractérisation Ids(Vgs, Vds) en impulsions et pendant les mesures de puissance. En effet, la puissance dissipée par effet Joule pendant les mesures en impulsion du courant Ids vaut $P_{DC} = Vds_0$. Ids₀, tandis que pendant les mesures de puissance, la puissance dissipée par effet Joule est égale à : $P_{DC} - (P_{OUT} - P_{IN})$ soit encore $P_{DC} (1 - \eta_A)$ où η_A est le rendement en puissance ajoutée. Cette dernière valeur est obtenue en effectuant le bilan thermodynamique d'un TEC en amplification: la somme des puissances continues et du signal RF d'entrée est égale à la somme des puissances de sortie.

$$P_{IN} + P_{DC} = P_{OUT} + P_{DJ}$$
(III.23)


figure III.95: représentation thermodynamique d'un amplificateur.

avec, $\boldsymbol{P}_{I\!N}\,$ la puissance RF appliquée,

P_{OUT} la puissance RF en sortie,

 P_{DC} la puissance fournie par les polarisations continues au transistor,

P_{DJ} la puissance dissipée par effet Joule.

Il résulte de l'équation III.23 que le rendement en puissance ajoutée, pour les mêmes conditions de polarisations sera nettement plus important à forte puissance qu'à faible signal (figure III.96). De même la puissance dissipée sera plus faible à forte puissance de sortie.

Cette différence thermique peut expliquer en partie la différence de comportement observée sur les courbes de compression simulées et mesurées (voir figures III.77 et III.78). Une amélioration du modèle serait de prendre en compte la température de jonction T_j , en introduisant des facteurs de proportionnalité en fonction de la température de jonction sur le courant Ids (en $1/T_j$), et le paramètre τ (en aT_j) (voir évolutions des éléments du schéma équivalent petit signal en fonction de la température de boîtier III.34 à III.41), sachant que la résistance thermique en fonction de la largeur unitaire d'un doigt de grille et de la température de boîtier est connue [20].

Les mesures des caractéristiques Ids(Vgs, Vds) en impulsions ne sont pas toujours aisées et sont effectuées sur un faible nombre d'échantillons, nous avons alors considéré une autre façon d'obtenir les caractéristiques Ids (Vgs, Vds).





Chapitre III: Détermination et validation d'un modèle non linéaire de TEC

III.5.2.2 Extraction du courant Ids à partir des mesures de paramètres [S]

Une autre voie consiste à exploiter l'information provenant des mesures effectuées en régime linéaire (mesures de paramètres [S]) sur des transistors de différents développements de grille, de plaques issues de différents lots. Cette méthode consiste à intégrer le courant Ids à partir des paramètres petits signaux tels que la transconductance gm et la conductance gds extraits des mesures de paramètres [S] (figure III.97) en supposant que le courant Ids est défini par l'expression (III.14). Cette méthode présente l'avantage de fournir un TEC représentatif de toute une plaque et de la filière (environ 20 échantillons par plaque), de donner des dispersions, et de permettre éventuellement un paramètrage du schéma petit et grand signal en fonction de la largeur unitaire de doigt, du nombre de doigts de grille et de la polarisation continue.

Rappelons que gds est le gradient de Ids avec Vds comme variable et gm est le gradient de Ids avec Vgs comme variable. La figure III.97 montre qu'il est possible d'obtenir la valeur de Ids_0 (point B) en intégrant le gradient de Ids le long d'un trajet quelconque entre O et B:

$$Ids_{0} = \int_{0}^{Vgso, Vdso} grad Ids dVds dVgs$$
(III.24)

Deux trajets sont particulièrement intéressants (OAB) et (OCB):

Ids (Vgs, Vds) =
$$\int_{0}^{Vdso} gds(0, Vds) dVds + \int_{0}^{Vgso} gm(Vgs, Vds_{0}) dVgs (OCB)$$

(III.25)

Ids (Vgs, Vds) = $\sqrt[0]{Vgso}$ gm(Vgs,0) dVgs + $\sqrt[0]{Vdso}$ gds(Vgs₀, Vds) dVds (trajet OAB) (III.26)

Remarquons que dans la seconde formule (III.26), la première partie de l'intégration (trajet OA, figure III.97) s'effectue pour une valeur nulle de gm. Il ne reste donc plus qu'à intégrer gds pour une valeur particulière de Vgs. Les points de la figure III.98 représentent gds en fonction de Vds et Vgs pour un transistor hyper2 I2 (Lg= 0.5μ m, 250KeV).

Chapitre III: Détermination et validation d'un modèle non linéaire de TEC

En dérivant l'expression (III.14) du courant Ids par rapport à Vds, l'expression de gds est obtenue:

$$gds = \partial Ids / \partial Vds$$
$$= A_6 + A_7 Vgs + [(A_1 + A_2 Vgs + A_3 Vgs^2)(A_4 + A_5 Vgs)] / cosh^2 [(A_4 + A_5 Vgs) Vds](III.27)$$

Les valeurs de gds extraites des paramètres [S] représentées en figure III.98 peuvent alors être approximées par l'expression (III.27). Les valeurs des coefficients A_i obtenues par optimisation peuvent être introduites directement dans la relation (III.14) donnant Ids. Un premier résultat de cette méthode obtenu pour un TEC de 600 μ m est donné en figure III.99. La région proche du pincement est moins bien déterminée qu'avec une approximation des caractérisations en impulsions (figure III.100, mesures en impulsion pour un TEC de 2 x 75 μ m et approximation de Ids). Cette approche attrayante par sa facilité d'emploi ne semble pas donner de résultats probants pour le moment à cause des variations importantes de gds avec la polarisation continue du transistor (variations de la température de jonction). Cette méthode sera beaucoup plus efficace en partant des paramètres [S] mesurés en impulsions [28].

Malgré les limitations thermiques de la caractérisation en régime impulsionnel du courant Ids, c'est la méthode qui représente le mieux le comportement du TEC en hyperfréquence, jusqu'à présent.

III.5.3 Limitations dues à la modélisation des non-linéarités

La modélisation non-linéaire est le résultat d'un compromis entre la simplicité relative des expressions analytiques utilisées pour un calcul rapide et la précision de la représentation des phénomènes physiques afin de fournir des simulations exploitables. Ce compromis conduit inévitablement à des approximations:

- une approximation au niveau du choix des non-linéarités,
- une approximation au niveau des expressions analytiques utilisées pour caractériser les non-linéarités.



comparaison valeurs extraites des mesures de paramètres [S] et approximations par l'équation III.27.









Chapitre III: Détermination et validation d'un modèle non linéaire de TEC

III.5.3.1 Limitations dues au choix des non-linéarités

Les non-linéarités retenues sont la capacité Cgs, le courant Ids, le courant de claquage grille-drain Idg, le courant grille Igs lorsque la diode Schottky est polarisée en direct. Ces non-linéarités ont été choisies pour un fonctionnement en zone saturée du transistor et ne rendent donc pas compte d'un fonctionnement en zone ohmique: par exemple pour des transistors polarisés à Vds = 0V (commutateur, mélangeur à TEC froid..). Dans ce cas, il faudrait ajouter un courant de claquage grille source Isg et un courant grille Igd lorsque la diode Schottky est polarisée en direct. De plus, la caractérisation Ids (Vgs, Vds) doit alors s'effectuer pour des tensions Vds négatives et donc dans plusieurs quadrants (figure III.101).

D'autre part la modélisation retenue pour représenter la variation de charge d'espace sous la grille n'est plus adéquate: la non linéarité de la capacité Cgd doit être prise en compte. En effet, la grille forme avec la zone active du canal une capacité de type Schottky. Cette capacité existe pour les mêmes raisons que dans une diode Schottky et a le même type de dépendance avec les tensions. A Vds # 0V, la capacité grille-canal est distribuée le long du canal, mais peut être modulée approximativement par deux capacités, une entre la grille et la source Cgs, et l'autre entre la grille et le drain Cgd. Ces capacités rendent compte des changements de la charge de déplétion sous la grille dus aux variations des tensions grille source Vgs et grille-drain Vgd. Quand Vds augmente, le TEC entre en zone saturée, les variations de tensions drain sont alors masquées par la couche dipôle de la région déplétion sous la grille. Des variations supplémentaires de la tension Vds n'augmentent plus la charge dans la zone de déplétion, c'est pourquoi la capacité Cgd chute jusqu'à atteindre la valeur d'une capacité parasité (capacité parasite entre métallisations) (figure III.27). En régime saturé, la capacité grillesource représente la capacité de toute la zone de déplétion sous la grille, la capacité Cgs augmente alors pour atteindre jusqu'à environ deux fois sa valeur en régime linéaire (figure III.26). Lorsque les rôles du drain et de la source sont inversés (par exemple à Vds < 0V), les rôles de Cgs et Cgd s'inversent. De plus à Vds # 0V, la modélisation de ces capacités doit vérifier Cgd = Cgs.





Chapitre III: Détermination et validation d'un modèle non linéaire de TEC

Des auteurs TAKADA & al [21], STATZ & al [22]) ont proposé des expressions non linéaires des capacités Cgs et Cgd pour représenter leur comportement dans les différentes zones de fonctionnement du TEC (voir II.4.2.).

En amplification classe A c'est le fonctionnement en zone saturée du TEC qui est utilisé. Dans ce cas, notre approximation est justifiée et n'induit pas d'erreurs importantes.

III.5.3.2 Limitations liées au choix des expressions analytiques

III.5.3.2.a étude des expressions

Rappelons que les expressions non linéaires employées doivent être continues deux fois pour la convergence de certains simulateurs. (voir chapitre I).

* capacité Cgs:

La figure III.102 présente le tracé de la fonction décrivant Cgs (expression III.13) avec les valeurs obtenues pour un TEC de 600 μ m en filière hyper I2, pour des tensions Vgs et Vds en dehors du domaine d'utilisation du modèle. L'expression utilisée ne rend pas compte du comportement du TEC en zone ohmique comme nous l'avons déjà souligné dans la paragraphe précédent. Il faudrait prendre une expression contenant une tangente hyperbolique.

* courant Ids:

Les figures III.103 et III.104 montrent les variations de la fonction utilisée pour décrire Ids en fonction de Vgs et Vds (avec les coefficients obtenus pour un TEC de 4 x 150 μ m en hyper1 I2). Cette expression présente le même défaut que celle de CURTICE, remarquée par différents utilisateurs [15],[16]: pour des tensions Vds faibles et des tensions Vgs élevées (proche du pincement), le courant Ids peut prendre des valeurs négatives. Il faut tenir compte de ce défaut dans l'implantation du modèle dans un simulateur en introduisant des conditions sur les tensions, et éventuellement un opérateur logique.

Chapitre III: Détermination et validation d'un modèle non linéaire de TEC





Chapitre III: Détermination et validation d'un modèle non linéaire de TEC

Ce comportement peut être aussi repoussé pour des tensions Vgs beaucoup plus élevées, en introduisant des lignes de courant nul pour une tension Vgs élevée dans le fichier des mesures de Ids en impulsions à partir duquel les coefficients A_i sont déterminés. Les figures III.105 et III.106 présentent les variations des dérivées du courant par rapport à Vgs et Vds, c'est à dire de la transconductance gm et de la conductance gds respectivement. Les remarques sont les mêmes que pour le courant Ids.

* tracé du courant d'avalanche Idg:

Le tracé de la fonction du courant d'avalanche Igd est donné en figure III.107. La fonction ne présente pas de singularités. Cette fonction est dérivable, et les variations des dérivées peuvent être tracées: malgré la complexité de ces expressions, leur tracé ne pose pas de problème.

L'étude des fonctions décrivant les éléments non linéaires aboutit à deux conclusions:

- le modèle n'est pas valable en dehors de la zone saturée du TEC.

- la fonction Ids doit être implantée dans les simulateurs avec certaines conditions limitant l'excursion de la tension Vgs.

III.5.3.2.b Influence des éléments non linéaires sur les caractéristiques non linéaires

Si la non-linéarité de la capacité Cgs est enlevée (la capacité Cgs est alors fixée à sa valeur au point de repos), la courbe de compression n'est pas très différente d'une courbe obtenue avec les quatres non-linéarités. Le gain petit signal est un peu plus optimiste et la saturation débute à une puissance d'entrée un peu plus faible (figure III.108). Cette constatation confirme les résultats obtenus par CURTICE [23] en classe A: l'effet de la capacité Cgs est du second ordre.





Chapitre III: Détermination et validation d'un modèle non linéaire de TEC



Chapitre III: Détermination et validation d'un modèle non linéaire de TEC

III.6 Conclusion

Un modèle basé sur une description analytique du comportement électrique, à partir d'un schéma électrique a été développé. Ce type de modèle moins rigoureux qu'un modèle physique présente l'avantage d'être facilement intégrable dans des simulateurs non linéaires. Les paramètres du modèle sont déterminés à partir de mesures de paramètres [S] pour différents points de polarisation, de mesures statiques du courant grille à tensions Vgs positives, et de mesures en impulsions spécifiques pour le courant drain Ids et le courant d'avalanche.

- Le modèle a été implanté dans différents simulateurs:
- CIRCEC simulateur temporel
- LISA logiciel du type "harmonic balance" développé par l'IRCOM de Limoges,
- MNS et LIBRA simulateurs de type "harmonic balance" (où la capacité Cgs est constante, pour des problèmes d'intégration et de conservation des charges).

Ce modèle a été validé à différentes fréquences, pour des transistors issus de filières différentes en comparant les caractérisations en puissance mesurées et simulées. L'accord entre ces simulations et ces mesures montrent que les mécanismes de limitations de puissance de sortie du transistor ont été bien représentés.

Ce modèle non-linéaire implanté sur des simulateurs et des caractérisations en puissance de transistors constituent les outils indispensables à la conception d'un amplificateur de puissance, et plus particulièrement de son réseau de sortie.

Références bibliographiques du chapitre III :

- [1] MMIC Design Manual Thomson Composants Microondes, september 1990
- [2] Description de la filière hyper I
 Manuel du Concepteur
 Thomson Composants Microondes, mai 1987.
- [3] MMIC Foundry design manual Additional information note n°1 HP07 process February 1991.

[4] P. BAUDET

Le transistor à effet de champ de puissance en Arséniure de Gallium: conception et technologie Acta Electronica, 23, 2, 1980, pp. 119-125.

[5] R. SOARES, J. GRAFFEUIL, J. OBREGON

Applications des transistors à effet de champ en Arséniure de Gallium Collection technique et scientifique des télécommunications, Eyrolles, 1984.

[6] P. L. HOWER, N. G. BECHTEL

Current saturation and small-signal characteristics of GaAs Field-Effect Transistors IEEE Transactions on Electron Devices, vol. ED-20, n°3, march 1973, pp. 213-220

[7] G. MONTORIOL

Contribution à la caractérisation et modélisation de transistors à effet de champ pour la conception des circuits intégrés monolithiques microondes. Thèse de Doctorat, Limoges, 1988, n° 40-88.

[8] G. APERCE

Modélisation numérique bidimensionnelle en éléments finis des transistors à barrière de Schottky sur Arséniure de Gallium en hyperfréquence. Thèse de 3ème cycle, Orsay, juin 1983.

Chapitre III: Détermination et validation d'un modèle non linéaire de TEC

- [9] G. MONTORIOL, M. LE BRUN, M. PARISOT, D. PAVLIDIS, C. RUMELHARD, C. SENTUBERY
 Toleranced equivalent circuit elements as a function of gate and drain voltages for MMIC GaAs
 FETs and TEGFETs
 15th European Microwave Conference proceedings, Paris 1985, pp. 1025-1030.
- [10] F. DIAMAND, M. LAVIRON Measurement of the extrinsic elements of a microwave MESFET under zero current conditions

Measurement of the extrinsic elements of a microwave MESFET under zero current conditions 12th European Microwave Conference, Helsinki, 1982.

- [11] J.P.R. DAVID, J.E. SITCH, M.S. STERN
 Gate-drain avalanche breakdown in GaAs power MESFET's
 IEEE Transactions on Electron Devices, vol. ED-29, n°10, october 1982, pp. 1548-1552
- [12] F. DUPIS

Analyse temporelle et conception d'oscillateurs microondes à faible bruit de phase Thèse de doctorat, Université de Limoges, 1986, nº 1-86.

- [13] S.M. SZE
 Physics of semiconductor devices,
 2nd Edition, John Wiley & sons, 1981, ISBN0-471-09837-X.
- [14] F. VIDALOU, F. GROSSIER, M. CAMIADE, J. OBREGON
 On-wafer large-signal pulsed measurements
 IEEE MTT-Symposium digest, june 1989, pp. 831-834.
- Z. R. HU, J. J. McKEOWN, J. A. C. STEWART
 Comparisons of GaAs MESFET DC models
 1990 IEEE MTT-S Digest, pp. 311-313
- [16] M. MILLER, M. GOLIO, B. BECKWITH, E. ARNOLD, D. HALCHIN, S. AGENO, S. DORN Choosing an optimum large signal model for GaAs MESFETs and HEMTs 1990 IEEE MTT-S Digest, pp. 1279-1282

[17] K. KUROKAWA

Power waves and the Scattering matrix IEEE Transactions on Microwave Theory and Techniques, vol. MTT-13, March 1965, pp. 194-202.

Chapitre III: Détermination et validation d'un modèle non linéaire de TEC

- Y.D. HWANG, Y-C SHIH, H. MINH LE, T. ITOH
 Non linear modeling and verification of MMIC amplifiers using the waveform balance method IEEE Transactions on Microwave Theory and Techniques, vol. 37, n° 12, december 1989, pp. 2125-2133.
- [19] R. BADOUAL Les micro-ondes, Tome 1, p. 30, éditeur MASSON.
- [20] H. FUKUI Thermal resistance of GaAs Field-Effect Transistors IEDM, pp. 118, 1980.
- [21] T. TAKADA, K. YOKOYAMA, M. IDA, T. SUDO
 A MESFET variable capacitance model for integrated circuit simulation
 IEEE Transactions on Microwave Theory and Techniques, vol. 30, n° 5, may 1982, pp. 719-724.
- [22] H STATZ, P. NEWMAN, I.W. SMITH, R.A. PUCEL, H.A. HAUS
 GaAs FET device and circuit simulation in SPICE
 IEEE Transactions on Electron Devices, vol. ED-34, n°2, february 1987, pp. 160-169.
- [23] W. R. CURTICE
 GaAs MESFET modeling and nonlinear CAD
 IEEE Transactions on Microwave Theory and Techniques, vol. 36, n°2, february 1988, pp. 220-230
- [24] J. V. DILORENZO, D. D. KHANDELWAL
 GaAs FET principles and technology
 Artech House, Dedham, Mass., 1982, ISBN 0-89006-118-11.
- [25] M. BINET, P. BAUDET
 Caractérisation hyperfréquence des transistors à effet de champ: mesures du facteur de bruit, du gain, et de la puissance sur banc hyperfréquence
 Acta Electronica, vol. 23, n°2,1980, pp. 127-136.
- [26] M. SANGO, O. PITZALIS, L. LERNER, C. McGUIRE, P. WANG, W. CHILDS A GaAs MESFET large-signal circuit model for nonlinear analysis
 1988 IEEE MTT-S digest, pp. 1053-1056.

Chapitre III: Détermination et validation d'un modèle non linéaire de TEC

- [27] F. SECHI, H. HUANG, B. PERLMAN
 Waveforms and saturation in GaAs power MESFETs
 8th European Microwave Conference proceedings, 1978, pp. 473-477.
- J.F. VIDALLOU, F. GROSSIER, P. CHAUMAS, M. CAMIADE, P. ROUX, J. OBREGON Accurate nonlinear transistor modeling using pulsed S parameter measurements under pulsed bias conditions
 1991 IEEE MTT-S digest, pp. 95-98.

Chapitre IV: Conception d'un amplificateur monolithique de puissance 1 W en bande C

IV.1 Introduction

Les chapitres précédents ont présenté les outils de simulation non linéaire ainsi que la mise au point d'un modèle non linéaire permettant la simulation d'amplificateurs de puissance en grand signal.

D'autres étapes préliminaires nécessaires pour la conception d'un amplificateur de puissance sont décrites dans ce chapitre:

- point de fonctionnement optimal, et droite de charge,
- charge optimale,
- caractérisations grand signal du composant.

Une fois ces données acquises, une méthodologie de conception d'amplificateur de puissance est présentée et appliquée à la conception d'un amplificateur de puissance, afin de valider les concepts. Les spécifications de l'amplificateur monolithique sont:

- bande de fréquence: 5,9 GHz 6,4 GHz,
- gain linéaire \geq 23 dB,
- puissance de sortie à 1 dB de compression \geq 30 dBm,
- adaptation en entrée.

Enfin, les mesures de cet amplificateur sont commentées et comparées aux simulations en régime petit et grand signal.

IV.2 Préliminaires à la conception d'un amplificateur de puissance

IV.2.1 Point de fonctionnement optimum, impédance de charge optimale théorique

De façon expérimentale, on constate que la performance d'un TEC en puissance dépend surtout de la charge de sortie. La figure IV.1 montre qu'une adaptation faible niveau produit un gain élevé mais aussi une saturation du signal de sortie très rapide. Par contre, l'adaptation à forte puissance donne un gain plus faible mais la saturation du signal de sortie n'apparaît que pour une puissance d'entrée plus élevée.

Ceci s'explique de manière simple en considérant la caractéristique Ids (Vgs, Vds) d'un TEC (figure IV.2). Lorsque le transistor est adapté à faible niveau en un point de polarisation donné (Ids₀, Vds₀), la droite de charge associée (b) présente une pente égale à l'opposé de la pente Ids(Vds) au point de polarisation (Ids₀, Vds₀). Pour l'adaptation en puissance de classe A, la droite de charge retenue (a) permet une excursion du signal hyperfréquence la plus grande possible. Si le point de fonctionnement est bien choisi, elle permet en effet des excursions maximales en courant Ids et tension Vds, et présente donc la charge optimale pour une puissance maximale en sortie (figure IV.3). Dans le cas de l'adaptation petit signal, une variation relativement faible du courant Ids suffit à produire une excursion maximale de la tension Vds. La figure IV.2 montre que la pente de la droite de charge associée au maximum de puissance (a) est plus grande que celle liée au maximum de gain transducique linéaire (b). La conductance liée au maximum de gain linéaire est donc plus petite que celle associée au maximum de puissance:

$$G_{opt Glin} < G_{opt P}$$
 (IV.1)





* impédance de charge optimale théorique:

L'excursion maximale de la tension Vds est délimitée par une tension maximale, la tension de coude V_k et une tension maximale Vds_{max} définie par la tension de claquage grille drain pour une grille polarisée au pincement:

$$Vds_{max} = V_{BK} + V_{P}$$
(IV.2)

Au delà de cette tension limite, un excès de courant apparaît dans le circuit drain, qui n'est pas modulé par le signal RF et qui ne contribue pas à la puissance de sortie à la fréquence fondamentale.

L'excursion maximale du courant Ids est définie par (If - Im), où If est le courant maximal pour une tension Vgs positive correspondant à la tension de barrière V_{bi} (~+0,5V) de la diode Schottky du TEC, et Im le courant minimal correspondant à une tension grille égale au pincement et une tension drain source égale de Vds_{max}.

La puissance maximale en sortie au fondamental du TEC est alors donnée par la relation suivante:

$$Ps_{MAX} = \frac{1}{2} \times \frac{1}{2} (If - Im) \times \frac{1}{2} (V_{BK} + V_{P} - V_{k})$$
(IV.3)

soit encore, pour Im/If < < 1:

$$Ps_{MAX} = If ((V_{BK} + V_P) - V_k)/8$$
 (IV.4)

La polarisation optimale du composant en classe A est donc obtenue pour:

 $Vds_{opt} = V_k + [(V_{BK} + V_P - V_k)/2]$ et $Ids_{opt} # If/2$ (IV.5)

La résistance de charge optimale est déduite de la droite de charge (a) de la figure (IV.2) [1]:

$$(R_L)_{opt} = (\frac{V_{BK} + V_P - V_k}{If - Im})$$
 (IV.6)

avec en pratique, If = 1,2 Idss, et Im peut être considérée comme négligeable par rapport à If. L'équation (IV.6) peut encore s'écrire, si $Vds_0 \leq Vds_{opt}$:

$$(R_L)_{opt} = 2 \left(\frac{Vds_0 - V_k}{1,2 \text{ Idss}} \right)$$
 (IV.7)

Ne perdons pas de vue toutefois, que cette impédance optimale de charge est une impédance complexe. L'équation (IV.6) permet de calculer la partie réelle de cette charge, il nous reste à déterminer sa partie imaginaire. A cet effet, nous allons considérer non plus l'impédance de charge $Z_{L opt}$ optimale mais l'admittance de charge optimale $Y_{L opt}$, car le réseau de sortie du TEC est un réseau parallèle. $Y_{L opt}$ est définie par:

$$Y_{L opt} = G_{LO} + j B_{LO}$$
(IV.8)

avec
$$G_{LO} = 1/R_{LO}$$
 (IV.9)

Le gain transducique G_T peut se formuler de la façon suivante (figure IV.4) en paramètres (Y) [2]:

$$G_{\rm T} = \frac{4 \ G_{\rm S} \ G_{\rm L}}{|\ Y_{\rm L} + y_{22}|^2 + |\ Y_{\rm in} + Y_{\rm S}|^2}$$
(IV.10)

On peut démontrer que cette fonction est maximale quelle que soit la valeur de Y_L , pour $Y_S = Y_{in}^{*}$ (admittance d'entrée du TEC conjuguée). On peut alors démontrer que la valeur de la partie imaginaire B_L de l'admittance de charge est indépendante de la valeur de la partie réelle de l'admittance de charge G_L ($Y_L = G_L + jB_L$). C'est en particulier, la même partie imaginaire que celle donnant le gain disponible maximum MAG [2]. La partie imaginaire B_{LO} de l'admittance de charge peut donc être décrite de façon assez précise par [2],[3]:

$$B_{LO} = -C_{LO} \omega$$

avec $C_{LO} = Cgd + Cds$ (IV.11)





Cette formulation est satisfaisante jusqu'à 8GHz au moins. Au delà, l'effet des inductances de drain Ld et de source Ls devient significatif quand la fréquence augmente, ce qui produit une augmentation de la partie réelle et une diminution de la partie imaginaire de l'admittance de charge optimale $Y_{L opt}$. Cet effet peut être pris en compte en introduisant des termes correctifs:

$$Den = (1 - 2L_{LO}C_{LO}\omega^{2} + G_{LO}^{2}L_{LO}^{2}\omega^{2}) \text{ avec } L_{LO} = Ld + Ls \qquad (IV.12)$$

$$R_{L} = R_{LO} * Den$$

$$et \ C_{L} = C_{LO} (1 - C_{LO}L_{LO}\omega^{2} - L_{LO}/R_{LO}^{2}C_{LO})/Den \qquad (IV.13)$$

L'admittance de charge optimale pour la puissance en classe A devient alors:

$$B_{opt} \# - C_L \omega$$

$$G_{opt} \# 1/R_L$$
(IV.14)

* Application numérique pour un TEC en filière hyper1 I2, à 6 GHz:

<u>données:</u> $V_{BK} \ge 14$ V; $V_P \le -2,5$ V; $V_K \# 1,0$ V; Idss # 230 mA/mm (voir caractéristiques statiques d'un TEC 600 μ m, figure IV.5)

(IV.5) donne : Vds_{opt} \geq 6,25V; Ids_{opt} # 138 mA/mm (IV.46): Ps_{MAX} théorique \geq 362 mW/mm, soit pour 1 mm de grille 25,6 dBm (IV.6) en négligeant Im et Ld, Ls: R_{L opt} = 38 Ω (pour Wg = 1 mm de grille)

pour un TEC de 600 μ m (4 x 150 μ m) on obtient donc:

. Ids_{opt} = <u>82,8 mA</u> . R_{LO} = 63,33 Ω soit <u>G_{LO} = 15.8 mS</u> . d'autre part à 6 GHz, sachant que: Cgd = 93,8 fF et Cds = 116 fF moyenne sur plusieurs lots $C_{LO} = 209.8 \text{ fF}$ donc $B_{opt} = -7.92 \text{ mS} \Rightarrow Y_L = 15.8 - j 7.92 \text{ mS} \Rightarrow \Gamma_{L opt} = 0.245(74.4^\circ)$

. en tenant compte de Ld, et Ls : Ld = 48 pH, Ls = 25 pH

 $L_{LO} = 73 \text{ pH}, \quad R_{LO} = 63,3 \text{ }\Omega$ $R_{L} = 68,25 \text{ }\Omega, \text{ d'où } G_{L \text{ opt}} = 14,65 \text{ mS}$ $B_{L \text{ opt}} = -C_{L}\omega = -6,65 \text{ mS à 6 GHz}$ $\text{à 6 GHz } Y_{L \text{ opt}} = 14,65 \text{ - j 6,56 (mS)}$ en impédance on obtient $Z_{L \text{ opt}} = 56,9 \text{ + j 25,5}$

ce qui correspond à un coefficient de réflexion: $\Gamma_{L opt} = 0.24 (61.5^{\circ})$



Des auteurs [4],[5] ont proposé par ailleurs des méthodes empiriques pour prédire les contours d'impédances de charge à puissance constante. Il existe aussi des méthodes expérimentales permettant de déterminer l'impédance complexe optimale que doit voir le TEC à une puissance donnée.

IV.2.2 Caractérisation grand signal des TECs

Différentes techniques de mesures grand signal ont été développées pour déterminer les conditions d'obtention de la performance optimale gain - puissance de sortie. Deux types de caractérisations peuvent être distingués:

* la mesure du quadripole TEC en régime grand signal,

* la mesure des impédances de charge (et éventuellement de source) pour une certaine performance en gain et puissance de sortie, à une fréquence donnée.

IV.2.2.1 Mesures de paramètres grand signal du TEC

IV.2.2.1.a Paramètres [S] grand signal

Bien que les paramètres [S] soient un concept purement linéaire, il peut être pratique en hyperfréquence, d'étendre ce type de représentation aux circuits non linéaires, en particulier pour les quadripoles. Les mesures de paramètres [S] grand signal sont donc une extension des mesures de paramètres [S] en régime linéaire: elles sont effectuées avec des impédances terminales de source et de charge 50 Ω , en présence d'un signal de forte puissance appliqué à l'entrée [6]. Cette caractérisation ne représente pas les conditions réelles de fonctionnement du TEC dans un amplificateur (charges \neq 50 Ω). Tucker [7] a présenté une méthode simple de détermination de l'admittance optimale de charge à partir de ces mesures de paramètres [S] grand signal. Il en déduit aussi un calcul de la compression du gain sur une charge quelconque à partir de S₂₁ et S₂₂ grand signal.

IV.2.2.1.b Méthode "2 signals"

La mesure de paramètres [S] suppose pour la détermination de S_{21} et S_{22} que le générateur de source délivre une tension nulle. L'inconvénient majeur de cette méthode est qu'en l'absence du signal d'entrée, le dispositif actif non réciproque fonctionne dans un régime électrique différent de son mode de fonctionnement. Pour éviter cet inconvénient, la méthode proposée par Mazumder et Van Der Puije [8] consiste à exciter

simultanément le composant à mesurer avec un signal d'entrée et de sortie à la même fréquence. Ce composant est mesuré avec des charges de 50 Ω pour plusieurs valeurs de différences de phase entre les deux signaux, à amplitude constante, et les rapports complexes entre les amplitudes des ondes incidentes et réfléchies donnent approximativement quatre cercles sur un abaque de Smith, dont les centres sont les paramètres [S] grand signal.

Aucune des deux méthodes n'est entièrement satisfaisante, car les paramètres grand signal ne dépendent pas uniquement du niveau d'attaque mais aussi des impédances de charges présentées aux accès du TEC. De plus, le fonctionnement réel en amplification de puissance TEC n'est pas caractérisé.

IV.2.2.2 Mesures de "load-pull"

IV.2.2.2.a "Load-pull" classique

La technique dite du "load-pull" consiste à adapter le composant avec des adaptateurs passifs pour obtenir la puissance de sortie et le gain désirés à une puissance d'entrée et une fréquence données, en un point de fonctionnement fixé. L'impédance complexe vue par le drain du TEC et synthétisée par les adaptateurs peut alors être mesurée. Les résultats sont généralement présentés sur un abaque de SMITH sous forme de contours correspondant aux lieux d'impédances à puissance de sortie ou gain constant, mais pour des taux de compression variables. La présentation des résultats sous forme de contours d'impédance de charge à puissance de sortie au dB de compression (utilisée sur notre banc) permet au concepteur de vérifier la saturation des étages d'entrée. Pour une description plus détaillée du banc utilisé le lecteur se reportera au chapitre III, paragraphe III.4.3.1.

IV.2.2.2.b Méthode de la charge active

Dans le cas des adaptateurs passifs, les pertes dans les adaptateurs et les lignes de transmission entre le composant et l'adaptateur empêchent d'obtenir des ROS élevés

au niveau de la puce. Ce problème peut être contourné en adoptant une technique plus sophistiquée: la méthode d'adaptation par charge active [9]. Elle consiste à utiliser une source cohérente pour la génération de l'onde réfléchie sur la sortie du composant. Une partie du signal d'entrée, après variation du module et de la phase à l'aide d'un atténuateur et d'un déphaseur est réinjectée en sortie du composant. Une charge fictive est ainsi présentée au TEC, dont le module peut être égal à 1 (et même supérieur). L'abaque de Smith peut être couvert par différents réglages de l'atténuateur et du déphaseur. Cette méthode, ainsi que le "load-pull" classique peuvent être étendues aux fréquences harmoniques [10],[11].

Un banc automatique mettant en oeuvre la méthode de la charge active a aussi été développé à TCM. Le synoptique de ce banc est présenté en figure IV.6. Les transistors sont montés dans un "jig" de test pour ces mesures.

IV.2.2.2.c Résultats des caractérisations des TECs en puissance

* limitations

Les mesures réalisées sur le banc de "load-pull" utilisant la méthode de la charge active, montrent que le développement de grille optimal pour obtenir des mesures correctes se situe autour de 1200 μ m (pour un TEC hyper 1 I2). En effet, l'impédance optimale pour un TEC de 600 μ m se trouve près du centre de l'abaque de Smith (#50 Ω), la puissance réfléchie est donc faible, et l'incertitude de mesure devient alors très grande. Pour des transistors de 2400 μ m de développement de grille, l'impédance optimale de charge se trouve près du bord de l'abaque de Smith, et là aussi la précision de mesure diminue. Les transistors mesurés sur ce banc ont donc un développement de grille de 1200 μ m.

En ce qui concerne les mesures effectuées sur le banc de "load-pull" classique, un montage du type bloc à colonnes a été utilisé. Le développement de grille des transistors mesurés est dans ce cas limité par la dissipation thermique des alumines: le développement choisi est de 600 μ m.



Chapitre IV: Conception d'un amplificateur de puissance 1W en bande C

Les figures IV.7 et IV.8 présentent les résultats de mesures effectuées à 6GHz avec le banc de "load-pull" à charge active sur un TEC de largeur totale de grille de 1200 μ m (8x150 μ m) pour des puissances d'entrée de 20 mW, 50 mW, 100 mW. Pour lire correctement les courbes de lieux d'impédances à gain constant, il faut déplacer les points de 15° vers le générateur, pour les ramener dans le plan du drain du transistor. L'impédance optimale de drain obtenue est environ: (25 + j15) Ω .

D'autre part, des caractérisations en puissance ont été effectuées avec le banc de "load-pull" classique, sur des transistors (Wg = 600 μ m en 4 doigts, Lg = 1 μ m, implantation I2), provenant de 4 lots différents, soit un total d'environ 40 transistors. Les mesures de paramètres [S] sur ces transistors présentent une bonne homogénéité dans leurs caractéristiques petit signal (voir moyenne des éléments du schéma équivalent petit signal, tableau IV.9).

	Lg	Rg	Cgs	Ri	Cgd	Rs,Rd	Ls	Gn	τ	Cds	Rds	Ld
	(pH)	Ω	(fF)	(Ω)	(fF)	(Ω)	(pH)	(nS)	(ps)	(fF)	(Ω)	(pH)
VALEURS	63,0	1,1	616,0	4,4	93,8	0,9	25,0	54,1	7,2	116,0	201,0	48,0

Table 1	IV.9
---------	------

Les caractérisations en puissance à 6GHz sur ces lots (impédance optimale de charge, gain et puissance de saturation à 1 dB de compression) sont résumées dans le tableau IV.10. Le module du coefficient de réflexion optimum varie entre 0,2 et 0,36, ce qui peut apparaître comme une dispersion élevée. Toutefois, il faut noter que les mesures des contours de "load-pull" faites sur le banc à charge active (figures IV.7 et IV.8) ainsi que sur l'autre banc (figure IV.11) montrent que la puissance de sortie ne varie pas beaucoup pour ces variations d'impédance optimale. Le gain déduit d'après les paramètres [S] pour l'adaptation en puissance (figure IV.12) coïncide (à 0,3 dB près) avec le gain mesuré effectivement sur ce banc, ce qui valide la mesure du gain en puissance. Enfin, les mesures d'impédance de charge optimale obtenues sur les 2 bancs de "load-pull" sont très cohérentes entre elles.



Chapitre IV: Conception d'un amplificateur de puissance 1W en bande C



Chapitre IV: Conception d'un amplificateur de puissance 1W en bande C

TEC (lot,masque,sites)	Vđ Volt	Vg Volt	Id mA	Ps moy. dBm	Gass moy. dB	Г L
AMPLEN H4008 R77(5) TRA1 5 sites	7,03	-1,03	61,00 pas	8,40 de stab:	8,38 ilité	0,367/78°
AMPLEC H3312 R26(1) AC43 5 sites	6,97	-0,77	109,40	23,90	9,62	0,367/74°
AMPLEC H3312 R40(0) AC43 5 sites	7,04	-0,81	107,20		9,50	0,266/73,3°
AMPLEN H4204 R35(2) TRA1 5 sites	7,25	-0,63	82,19	23,50	9,11	0,246/56,8°
AMPLEN H4204 R15(0) TRA1 5 sites	6,82	-0,72	86,60	23,58	9,27	0,206/60,9°
MOYENNE	6,94	-0,63	89,82	23,56	9,22	0,233/61°

Table IV.10: Résultats de mesures de puissance à 6GHz sur différents transistors de $600\mu m$ (filière hyper1 I2) issus de plusieurs lots (banc de "load-pull" classique).





Chapitre IV: Conception d'un amplificateur de puissance 1W en bande C
* Comparaison mesures-théorie (à 6GHz):

Les résultats moyens obtenus sur un TEC de 600 μ m (hyper 1 I2) issus du tableau IV.10 sont en bon accord avec les résultats théoriques du paragraphe IV.2.1 (voir comparaison tableau IV.13). Remarquons que le courant optimal de polarisation mesuré (et simulé) se situe à environ 0,6 Idss et donc à If/2.

paramètres	mesures (table IV.10)	Théorie (§ IV.2.1)
Vds ₀ (V)	6,94	6,25
Ids ₀ (V)	89,8	82,8
Ps (dBm)	23,56	23,37
Γ _L	0,233 / 61°	0,24 / 61,5°
Z_{L} (D)	57 + j 24,6	56,86 + j 25,5
η_{aj} (%)	32%	-
Ps (mW/mm)	378,3	362

Table IV.13: comparaison mesures-théorie pour un TEC de 600µm filière hyper1 I2 à 6GHz.

Ces caractérisations de puissance, et des simulations à l'aide du modèle grand signal établi au chapitre précédent permettent maintenant d'aborder la conception de l'amplificateur.

IV.3 Conception "quasi-linéaire" de l'amplificateur de puissance 1 W

Pour la conception de l'amplificateur monolithique de puissance, une méthodologie de conception [12] a été suivie. Cette méthodologie a produit des conceptions réussies d'amplificateurs de puissance classe A, en bande C et X, sur différentes filières [13],[14].

IV.3.1 Méthodologie

IV.3.1.1 Principe

Cette procédure permet de calculer le développement de grille de chaque étage d'un amplificateur de puissance pour une puissance de sortie au dB de compression et un gain associé donnés dans une bande de fréquence.

Partant de la puissance de sortie spécifiée pour l'amplificateur, et d'une estimation des pertes du circuit de sortie, on peut en déduire le développement de grille du dernier étage en connaissant la puissance minimale par unité de largeur totale du transistor de la filière choisie. Le réseau d'adaptation de sortie doit présenter au TEC l'impédance optimale en puissance avec le minimun de pertes d'insertion et d'encombrement. Pour optimiser le rendement électrique de l'amplificateur global, le développement de grille des étages d'entrée doit être minimum. A cet effet, il faut présenter à la sortie des premiers étages une impédance optimale en puissance à la fréquence maximum de fonctionnement.



D'autre part, pour obtenir un gain plat dans la bande de fréquences de fonctionnement, les pertes d'insertion des réseaux d'adaptation inter-étages en fonction de la fréquence doivent compenser la pente du gain des transistors en fonction de la fréquence (-6 dB/octave) [15]. Un gain plat s'obtient donc en introduisant une désadaptation de la charge des transistors des premiers étages croissante quand la fréquence diminue (figure IV.14).

Chapitre IV: Conception d'un amplificateur de puissance 1W en bande C

Cependant, il faut s'assurer que cette désadaptation des transistors des premiers étages par rapport à leur impédance optimale en puissance n'entraîne pas une saturation des étages d'entrée avant celle de l'étage de sortie. L'obtention de ce compromis est vérifiée itérativement durant la conception au moyen des diagrammes de puissance au dB de compression en fonction de la charge simulés ou mesurés (figures III.72 et IV.11). Ce calcul met en évidence que pour maximiser le rendement d'un amplificateur multi-étage, le gain associé du transistor est aussi essentiel que sa puissance maximum.

IV.3.1.2 Application de cette méthode à un amplificateur monolithique 1W, bande C

L'amplificateur à concevoir en filière hyper1 I2 doit délivrer une puissance de sortie 1 W (soit 30 dBm) dans la bande (5,9 - 6,4 GHz). En filière hyper1 I2, rappelons que les performances typiques d'un TEC de 600 μ m (4 x 150 μ m) en puissance sont à 6 GHz:

 $P_{-1dB} = 228 \text{ mW}$, soit 0,38 W/mm de grille $G_{-1dB} = 8 - 9 \text{ dB}$ $Z_{opt} \# (60 + j 25) \Omega$ Ids # 85 mA, soit 140 mA/mm Vds = 7V

Les pertes du réseau d'adaptation de sortie sont estimées à 0,9 dB. La puissance de sortie au dB de compression doit donc être au niveau des drains des transistors de l'étage de sortie de 30,9 dBm soit environ 1,2W (figure IV.15). En supposant que les transistors délivrent au dB de compression une puissance minimale de 0,35 W/mm, le développement total de l'étage de sortie doit être de 3,52 mm. Cependant, la caractérisation des transistors en puissance s'est effectuée sur des transistors de largeur unitaire de 150 μ m, le parti pris de garder cette largeur unitaire de doigt conduit à un développement de l'étage de sortie de 3,6 mm (24 x 150 μ m). Le gain de ce dernier étage à 1 dB de compression est supérieur à 8 dB. Pour connaître la puissance de sortie à 1 dB de compression des transistors de l'avant-dernier étage, il faut ajouter successivement à la puissance d'entrée de l'étage de sortie: 1 dB de pertes dans le circuit d'adaptation d'entrée du dernier étage, 1 dB de désadaptation de l'avant dernier étage (compromis

platitude de gain - puissance), et 3 dB pour assurer un fonctionnement en régime linéaire du deuxième étage. La puissance de sortie (à 1 dB de compression) des transistors de l'avant-dernier étage est donc : 30,9 dBm - 8 dB + 5 dB = 27,9 dBm, ce qui conduit à une largeur minimale de 1,76 mm. Si on s'impose une largeur unitaire de 150 μ m pour les doigts de grille des transistors, le développement de grille du deuxième étage est de 1,8 mm (12 x 150 μ m). En appliquant ce raisonnement au premier étage, on trouve que le gain total de l'amplificateur à 1 dB de compression est de 22,6 dB et que la taille minimale du premier étage est de 250 μ m. Nous avons pris une marge de sécurité importante par rapport à cette valeur (900 μ m = 6 x 150 μ m), car le premier étage n'est pas adapté à l'optimum de puissance, mais plutôt à l'optimum pour le gain linéaire. Ce développement de grille est aussi induit par le choix de la topologie de l'amplificateur.



IV.3.2 Choix d'une topologie

IV.3.2.1 Avantages et inconvénients d'une structure arborescente

Le raisonnement effectué au paragraphe précédent a été mené comme si les trois étages étaient constitués d'un seul transistor. En technologie monolithique, pour obtenir des adaptations réalisables, il est préférable d'utiliser une structure arborescente [16],[17],[13]. Un avantage majeur de cette configuration est de faciliter l'adaptation des circuits inter-étages à cause des impédances plus élevées présentées par les transistors de plus petit développement. De plus, si des transistors élémentaires de largeurs plus petites (typiquement de l'ordre de 1 mm) sont utilisés, le gain maximum est plus élevé, une meilleure dissipation thermique de l'amplificateur et un plus faible déphasage entre les voies sont réalisés. Cependant le choix de cette topologie implique des réseaux d'adaptation plus complexes [17], et de plus grands risques d'oscillations sur des modes impairs [18], à plus basse fréquence (figure IV.16). Cette existence d'oscillations en mode impair dans les structures combinant des transistors, et leurs origines ont été étudiées par Kassakian et Lau [19].



Il s'agit donc de résoudre les problèmes d'instabilité sans toutefois trop diminuer le gain. Une contre-réaction sur l'étage de sortie est exclue car le comportement en puissance est alors difficile à maîtriser: l'impédance de charge du transistor dépend alors du circuit d'entrée. De plus, la puissance circule dans la résistance de cette contreréaction. La solution que nous avons adoptée est d'inclure une contre-réaction sur le deuxième étage. Cette résistance est ajustée de façon à minimiser le ROS de sortie sans trop diminuer le gain. Une autre solution est de placer des résistances entre les drains des TECs [18] (figure IV.17). Comme une masse virtuelle se crée au milieu de la résistance en mode impair, le circuit équivalent en mode impair de l'étage oscillant comprend une résistance moitié à la masse. Un choix judicieux de cette résistance permet alors d'éliminer cette oscillation. Notons que le fonctionnement normal de l'amplificateur n'est pas affecté, car des tensions égales sur les drains produisent un courant nul dans les résistances. Dans notre circuit, le deuxième étage possède une contre-réaction, et des résistances sur la puce peuvent être connectées entre les drains des TECs du deuxième étage.



IV.3.2.2 Réalisation

L'amplificateur de type arborescent (figure IV.18) est constitué de cellules élémentaires de largeur de grille 900 μ m, en 6 doigts de 150 μ m. Le développement total de grille de l'amplificateur est donc de 6,3 mm.





La synthèse du combineur de sortie, qui doit présenter l'impédance optimale de charge en puissance avec le <u>minimum</u> de pertes, est un élément critique pour les performances en puissance de l'amplificateur. Les éléments passifs tels que les lignes, les inductances et les capacités doivent être modélisés de façon précise [20]. Les valeurs de ces éléments passifs sont déterminés par optimisation sur un logiciel d'analyse linéaire (ESOPE), en définissant l'impédance de référence d'un *port* comme l'impédance complexe optimale en puissance et en fixant comme objectif d'optimisation la minimisation du coefficient de réflexion en ce *port*. Cette optimisation tient compte des éléments parasites des éléments passifs considérés.

Le combineur de sortie de l'amplificateur AS du masque IMPACT a été réalisé avec des selfs spirales dont la largeur de métallisation vaut 20 μ m et l'espace inter spires 5 μ m.

La topologie des circuits d'adpatation inter-étage est celle d'un filtre passe-bande à deux cellules avec un transformateur d'impédance. Ce type de circuit convient pour la bande demandée, comporte un nombre minimum d'éléments passifs et permet la polarisation des transistors. Le schéma électrique de cet amplificateur est présenté en figure IV.19.

L'utilisation d'une structure arborescente à 4 cellules en sortie permet d'avoir une adaptation facile à l'aide de selfs spirales et de capacités *overlay*. Par contre, elle multiplie le nombre d'accès de polarisation. Au niveau du dessin, il est quasiment impossible de relier entre eux tous ces accès de polarisation, tout en conservant une structure symétrique qui évite au maximum l'apparition de modes impairs (déphasage entre les différentes voies).

La puce réalisée sur le masque IMPACT a pour dimensions: $3,5 \times 2,5 \text{ mm}^2$ (figure IV.20).



Chapitre IV: Conception d'un amplificateur de puissance 1W en bande C





IV.3.3 Résultats de simulation

IV.3.3.1 Simulations en régime linéaire

L'optimisation de l'amplificateur a été effectuée à l'aide du logiciel ESOPE dans la bande 5,6 GHz - 6,8 GHz. Le point de fonctionnement choisi est: Vds = 7V, Vgs = -1,3 V, pour un courant Ids de l'ordre de 0,85 A.

Les performances en régime linéaire obtenues en simulation (figure IV.21) dans la bande 5,9 GHz - 6,4 GHz sont:

- gain > 23,5 dB
- TOS1 < 2, TOS2 < 3
- platitude de gain = 1 dB.

La stabilité de l'amplificateur a été vérifiée, y compris en dehors de la bande. Les spécifications restent atteintes lorsqu'une variation de \pm 10% est appliquée sur les capacités et les selfs (figure IV.22). Cette variation tient compte des dispersions technologiques (densité de capacité variable, épaisseur de métallisations...) et des imprécisions dues aux modèles.

IV.3.3.2 Saturation des étages

Il s'agit de vérifier les hypothèses du paragraphe IV.3.1.2. Pour un bon fonctionnement de l'amplificateur, il faut vérifier que dans les conditions de fonctionnement imposées, les deux premiers étages ne sont pas en saturation avant le dernier étage et pour un rendement optimum que l'impédance présentée au deuxième étage reste proche de l'optimum pour la puissance. Il faut aussi vérifier que le niveau de sortie du premier étage est suffisant pour amener le deuxième étage à la saturation. Pour cela, il faut comparer la puissance fournie par le deuxième étage avec la puissance de saturation d'un transistor de 1,8mm de large, et la puissance fournie par le premier étage avec la puissance de saturation d'un TEC de 0,9mm. Ces puissances dépendent de l'impédance de charge présentée au drain du transistor (cf figures IV.23 et IV.11).







Pour ces puissances de saturation, on dispose de mesures et simulations en grand signal, en fonction de l'impédance de charge Z_L (figure IV.11, figure IV.23). Ces simulations grand signal ont été effectuées pour des transistors de largeur de grille 600 μ m, afin de les valider avec des mesures de transistors existants (cf chapitre III). Les valeurs des transistors de 900 μ m de large sont obtenues à partir de celles des 600 μ m par une simple règle de trois. Cette puissance de saturation calculée sera notée par la suite: P_{sat} (Z_L). La puissance fournie par le second étage P_2 est déterminée de la manière suivante (figure IV.24):



Soient P_{in} , P_{out} respectivement les puissances d'entrée et de sortie et G_2 , G_3 , G_T , les gains des deux premiers étages, du troisième et total (c'est à dire $G_T = P_{out} - P_{in}$ en dBm).

On a donc :
$$P_2$$
 (dBm) = $P_{out} - G_3$
soit encore P_2 (dBm) = $P_{out} - (G_T - G_2)$

Pour déterminer le gain G_2 , il s'agit de simuler le circuit suivant (figure IV.25) avec le simulateur linéaire ESOPE, (le gain G_T étant connu par la simulation petit signal de l'amplificateur):



où $G_2 = |S_{21}|^2$, l'impédance Z(f)/2 est déterminée par des analyses dans CIRCEC (voir annexe 3).

Le gain $G_3 = (G_T - G_2)(en dB)$ ainsi obtenu, on en déduit la valeur de P_2 . Il ne reste plus alors qu'à comparer P_2 avec la puissance de saturation d'un TEC de 1800 μ m pour la charge présentée au drain soit: $P_{sat} (Z_L) + 3 dB$ (rappel: $P_{sat} (Z_L)$ représente la puissance à 1 dB de compression d' un transistor élémentaire de 900 μ m).

Si la condition $P_2 \leq P_{sat} (Z_L) + 3 dB$ est vérifiée, le fonctionnement linéaire du second étage est assuré, sinon il faut recommencer la simulation de l'amplificateur. On procède de la même manière avec le premier étage.

Le tableau IV.26 résume pour quelques fréquences de la bande visée, les résultats simulés selon la méthode énoncée ci-dessus, pour le deuxième étage.

Fréquence (GHz)	5,80	6,00	6,20	6,40	6,60
G (dB) T	24,51	24,16	23,80	23,60	23,25
G (dB) 3	7,80	7,68	7,54	7,36	7,08
P sat (dBm) . 2	23,20	23,30	23,50	23,60	23,90

TUNC IN TU	Ta	ble	IV	.26
------------	----	-----	----	-----

où P₂sat représente la puissance du deuxième étage quand la puissance de saturation (-1dB) en sortie vaut 30dBm. P₂sat est à comparer avec : P_{st} (Z_L) + 3 dB = 24,98 + 3 # 28 dBm.

Le tableau IV.27 montre les résultats obtenus avec cette méthode de vérification pour le premier étage.

Fréquence (GHz)	5,80	6,00	6,20	6,40	6,60
G (dB) T	24,51	24,16	23,80	23,60	23,25
G (dB) 1	10,62	10,38	10,14	10,00	9,89
P sat (dBm) 1	17,11	17,22	17,34	17,40	17,64

Table	IV.27
-------	-------

Où G_1 est le gain du premier étage composé du premier réseau d'adaptation et du TEC (pas de circuit sur le drain) et P_1 sat représente la puissance du premier étage quand la puissance de saturation (à -1dB) en sortie vaut 30 dBm. P_1 sat = 30 dBm - ($G_T - G_1$) + 1 dB à comparer avec P_{sat} (Z_L) # 25 dBm.

Cette vérification peut s'effectuer de façon graphique en traçant les impédances présentées au drain des transistors de chaque étage normalisées à un développement de 600 μ m sur un abaque de Smith (figure IV.28: tracés des lieux d'impédances de 5,4GHz à 7GHz par pas de 0,2GHz). Ces tracés montrent que l'impédance optimale en puissance est bien synthétisée par le combineur sur toute la bande de fréquence, par contre le deuxième étage est plus désadapté par rapport à cet optimum pour les fréquences supérieures de la bande. La comparaison des figures IV.28 et IV.12 permet de vérifier que le transistor du premier étage est adapté à l'optimum de gain petit signal. Par comparaison, avec les figures IV.23 et IV.11, on peut en déduire la puissance de saturation de chaque étage pour l'impédance présentée par chacun des drains. Cette puissance de saturation "réelle" de l'étage est alors à comparer avec la puissance de saturation correspondant au développement de grille de l'étage concerné, comme nous venons de le faire par des simulations.

Ces deux méthodes permettent de vérifier que les hypothèses de départ sont respectées. Cette vérification est opérée de façon régulière pendant la conception de l'amplificateur et peut amener à recalculer la chaîne si les gains des transistors ou les pertes des réseaux d'adaptation sont mal évalués.

IV.4 Exploitation des résultats de mesures de circuits

IV.4.1 Mesures sous pointes des plaques

IV.4.1.1 Mesures statiques

Plusieurs lots du masque IMPACT ont été fabriqués en filière hyper1 I2: lot G0702 (7 plaques), lot H0906 (4 plaques) en 1988. Le tableau IV.29 rassemble les principaux résultats des mesures statiques effectuées sur le motif de contrôle de procédés CP4 des plaques du lot G0702 (32 sites/plaques).



Les tensions de pincement et les courants Idss sont plus élevés que dans nos hypothèses de conception ($V_p = -2,5V$; Idss = 230 mA / mm): les transistors devraient délivrer plus de puissance par unité de largeur de grille que dans nos hypothèses.

IV.4.1.2 Mesures en paramètres [S] sous pointes

Les transistors de 900 μ m (6 x 150 μ m) ont été mesurés en paramètres [S] sous pointes avant la découpe, sur les plaques du lot G0702 (32 sites par plaquette). Le tableau IV.30 présente les valeurs des éléments des schémas équivalents des transistors 900 μ m, extraits de ces mesures, et celles utilisées lors de la conception. L'injection de ces schémas équivalents dans la simulation initiale a permis de comparer ces nouvelles simulations à celles de la conception et, ainsi de valider les schémas équivalents intrinsèques obtenus par la règle de trois, qui permet de passer du transistor de base de 600 μ m au transistor de 900 μ m utilisé dans le circuit (figure IV.31). On constate que le TOS1 remonte plus vite pour les fréquences supérieures de la bande. Cette remontée est principalement due à l'augmentation de la valeur de la capacité Cgs de + 20% par rapport à la valeur simulée (tableau IV.30) comme le montre la figure IV.32.

IV.4.1.3 Mesures sous pointes en paramètres [S] des amplificateurs

Les amplificateurs des différentes plaques ont été testés en paramètres [S] sous pointes avant la découpe des plaques, afin de trier les puces. Cependant, en raison des limitations en courants continus et en dissipation thermique, les circuits ne sont pas polarisés dans les conditions normales de fonctionnement (Vds = 7V, Ids = Idss / 2) (figure IV.33).

Deux séries de mesures ont été effectuées sur chaque circuit:

- Vds = 4V Vg = - 2,5V paramètres [S] de 4 à 8GHz

- Vds = 2V Vg = - 4V test statique (gabarit sur le courant Ids).

Le deuxième test a été ajouté afin d'éliminer les circuits où l'un des transistors ne pince pas (grille coupée).

plaque	Rep 10 ⁻² (Ω)	Rg (100μm) (Ω/mm)	Rza (Ω/■)	Rco (100μm) (Ω)	Rds (Ω*mm)	Gmo (mS/mm)	Idss (mA/mm)	Vgs ₁₀₀ (V)	V _{TS} (V)	V _{BDS} (V)	DC (pF/mm ²)
R54-1	1,73	81,6	178	2,58	0,929	140	247	-2,71	-2,41	-7,47	267
R58-3	1,74	82,5	176	2,53	0,903	143	262	-2,83	-2,52	-7,18	257
R59-4	1,76	82,5	179	2,54	0,907	144	274	-2,96	-2,65	-7,13	271
R63-5	1,78	82,4	175	2,47	0,875	145	283	-3,07	-2,74	-7,03	266
R64-6	1,77	81,2	178	2,53	0,870	140	276	-3,02	-2,70	-7,31	265
R66-7	1,76	81,2	179	2,68	0,924	144	276	-3,02	-2,70	-7,19	265
R84-8	1,79	80,0	179	2,54	0,864	138	266	-2,91	-2,60	-7,23	268

+

,

Table IV.29: Principaux résultats des mesures des contrôles de procédés sur les plaques du lot G0702.

Référence	Ids (mA)	vds (V)	Vgs (V)	Lg (pH)	Rg (D)	Cgs (fF)	Ri (0)	Cgd (FF)	Rs =Rd (D)	Ls (PH)	Gm (mS)	7 (ps)	Cds (fF)	Rds (0)	(Hd)
Conception		7		42,0	0,73	924,0	2,93	140,7	0,6	25	81,2	7,2	174,0	134,0	32,0
G0702 54-1	105,6	7	-1,2	38,8	0,7	1089,6	3,31	150,4	0,5	10	78,9	8,7	171,9	147,0	31,4
60702 58-3	112,1	٢	-1,2	59,4	0,7	1095,2	3,45	153,5	0,5	10	79,9	8,6	168,7	142,0	46,4
60702 59-4	101,7	۲	-1,34	53,2	0,7	995,6	1,21	165,4	0,5	25,5	73,7	6,7	158,5	171,1	28,47
G0702 66-7	104,5	7	-1,29	47,4	0,7	1034,1	3,22	152,2	0,5	10	78,7	8,0	165,7	150,9	36,3
G0702 66-7	41,70	7	-2,22	47,6	0,7	802,8	3,71	163,2	0,5	10	62,0	7,7	156,9	158,5	37,5
G0702 64-6	106,0	7	-1,33	46,0	0,7	1015,1	1,6	163,7	0,5	23,4	75,9	7,0	161,1	166,4	27,8
G0702 63-5	108,7	7	-1,36	61,3	0,7	993,0	1,69	167,0	0,5	29,0	77,0	6,7	158,9	156,7	57,4
G0702 84-8	104,8	7	-1,31	46,6	0,7	1025,5	1,64	161,7	0,5	21,5	77,6	7,0	164,9	161,3	30,4

Table IV.30: Schémas équivalents des transistors de 900 μ m des plaques du lot G0702 pour Vds=7V et Idss/2 pour la plupart, Idss/5 en plus pour R66-7.









Chapitre IV: Conception d'un amplificateur de puissance 1W en bande C



A partir de ces mesures (voir exemple en figure IV.33), un gabarit de tri est choisi, et une cartographie des sites testés bons est extraite (figure IV.34). Une fois la plaque découpée, un tri visuel est effectué, et des puces bonnes après tris électriques et visuels peuvent alors être assemblées dans des boîtiers (type BIC, par exemple) ou des alumines (voir chapitre 3).

IV.4.2 Mesures en boîtiers et alumines

IV.4.2.1 Mesures en puissance des transistors

Un petit nombre de transistors de 900 μ m issus de chaque plaquette est monté sur des alumines et mesuré en puissance à 6 GHz. Les résultats de ces mesures sont résumés dans le tableau IV.35, ainsi que les valeurs moyennes utilisées lors de la conception. Comme attendu, les puissances de sortie des transistors sont plus élevées que celle retenue en conception. Les impédances présentées aux transistors en mesure sont en bon accord avec l'impédance de charge simulée.

IV.4.2.2 Mesures en puissance des amplificateurs

Les puces AS ont été montées en boîtier BIC suivant le plan de cablage indiqué en figure IV.36. Le tableau IV.37 montre des résultats typiques des performances en puissance en fonction de la fréquence pour un amplificateur de la plaque R66-7 du lot G0702. D'autres résultats obtenus sur des plaques des deux lots sont rassemblés dans l'annexe 4. La figure IV.38 montre l'évolution en fréquence de la puissance de sortie de l'amplificateur à 1 dB de compression en fonction de la fréquence pour une puce de la plaque R66/7, lot G0702. Une courbe de compression typique de cet amplificateur pour différentes fréquences est présentée en figure IV.39.

L'amplificateur AS donne des performances satisfaisantes en puissance (> 1W) dans la bande de fréquence spécifiée avec le gain linéaire visé (23 dB) et un rendement électrique en puissance ajoutée de 15 à 18%.

Plaquette	Ps _{-1dB} (dBm)	Gass _{-1d8} (dB)	Module de F (lin.)	phase de Г (*)	Vds (V)	Vgs (V)	Ids (mA)	Ps_₁ans (dBm/mm)	Rend. aj. (%)
R54-1 5 TEC collés 3xC 4xC 4xE 5xE 5xG	25.11	7.51	0.215	123.8	6.42	-0.82	137.5	25.6	31.09
R54-1 TEC soudés 6xE 3xF 4xD 2xE 4xF	25.39	7.84	0.256	115.9	6.47	-0.78	135.6	25.8	33.02
R58-3 TEC collés 2xE 3xC 5xC 5xF 1xC	25.44	7.62	0.231	116.0	6.47	-0.74	145.3	25.9	30.76
R58-3 TEC soudés 2xB 3xF 4xD 3xA	25.52	7.63	0.188	108.8	6.45	-0.79	142.9	26.0	32.06
R66-7 2xa 2xB 4xB 1xC 2xC	25.51	7.86	0.258	124.4	6.62	-0.81	139.5	26.0	32.4
R84-8 4xB 3xE 4xE 2xC 2xA	25.39	7.55	0.201	121.4	6.29	-0.78	143.7	25.8	31.6
moyenne des mesures	25.39	7.67	0.225	118.4	6.45	-0.79	140.8	25.9	31.8
conception	24.98	8-9	0.212	110.5	7		126	25.44	

Table IV.35: Caractérisation en puissance à 6GHz des transistors de $900\mu m$ de large (TA1469, 6x150 μm) des plaques du lot G0702 (compression à 1 dB).



Enr	Freq Ghz	Site	Ps dBm	Gass dB	Vd V	Vg∸ V	Id mA	Rend %	Rend Ajou %
1 2 3 4 5 6	5.90 6.00 6.10 6.20 6.30 6.40	4 X E 4 X E 4 X E 4 X E 4 X E 4 X E 4 X E	30.48 30.59 30.58 30.60 30.58 30.44	23.13 23.14 23.10 23.08 22.94 22.61	7.22 7.22 7.22 7.22 7.22 7.21 7.21	$ \begin{array}{r} -1.60 \\ -1.60 \\ -1.60 \\ -1.60 \\ -1.60 \\ -1.60 \\ -1.60 \\ \end{array} $	961.50 961.80 962.70 964.20 965.30 967.30	16.09 16.50 16.44 16.49 16.42 15.87	16.01 16.42 16.36 16.41 16.34 15.78
M	оy		30.55	23.00	7.22	-1.60	963.80	16.30	16.22
s	IG%		0.2	0.9	0.1	0.0	0.2	1.6	1.6

IMPACT G0702/R58-3 AMPLI AS $\nabla G = \nabla G 1 = \nabla G 2$ $\nabla G 3 = -1.2 \nabla G Ompression$: 1.0 dB Largueur du tec : 3.600 mm

Table IV.37: Résultats de mesures en puissance de l'amplificateur AS, site 4XE R58-3 lot G0702.





IV.4.2.3 Mesures de paramètres [S] petit signal des circuits

Les circuits ont été mesurés en paramètres [S] dans les mêmes conditions de polarisation que celles des mesures de puissance. La figure IV.40 montre le résultat de mesures de plusieurs sites d'une même plaquette. Ce résultat varie peu d'une plaquette à l'autre (voir annexe 4).

La comparaison entre les résultats de mesures et la simulation avec le fichier de simulation initial, dans lequel les valeurs des éléments du schéma équivalent du transistor de la plaque mesurée et la densité de capacité mesurée sur le CP4 de cette plaque sont injectés, montre des différences pour le gain (pente, largeur de bande) et les TOS (surtout celui de sortie) (figure IV.41).

Cette différence provient du modèle de capacité MIM utilisé, et de l'absence de modélisation des ponts à air. Les capacités sont représentées dans la simulation de départ par un schéma équivalent (figure IV.42) où C est la capacité principale ou capacité plan de diélectrique, Rp est une résistance parasite qui permet de prendre en compte des courants de fuite, et Cp la capacité parasite par rapport au plan de masse en face arrière.

$$C(pF) = DC * S_{EP} (\mu m^{2})$$

avec DC = 0,25 10⁻³ pF / μm^{2} (IV.15)
 S_{EP} = surface de l'électrode supérieure.

Ce modèle COV de capacité ne tient pas compte de l'effet de propagation dans l'armature inférieure de la capacité. Or, notre amplificateur comporte de nombreuses capacités (de découplage en particulier) assez étendues pour que cet effet de ligne intervienne, surtout pour les capacités dessinées avec une entrée sur l'armature inférieure et une sortie sur l'armature supérieure à deux extrémités opposées. Un modèle récent NCAPA de capacités MIM décrit cet effet de ligne dans l'armature inférieure par l'adjonction d'une cellule L-C (schéma approximant une ligne) (figure IV.43). Ce schéma équivalent prend en compte aussi la modélisation du pont par une self, une résistance série, et une capacité parasitée par rapport à la masse.











Le schéma équivalent des ponts à air (figure IV.44) est déduit de mesures de paramètres [S] entre 2 et 18 GHz. Notons que la valeur de l'inductance du pont est conforme avec la valeur de l'inductance équivalente d'une ligne *microstrip* de 14 μ m de large.

La comparaison des mesures de l'amplificateur en boîtier et de la simulation des paramètres [S] avec ces nouveaux modèles (figure IV.45) montrent un bien meilleur accord que précédemment en ce qui concerne les adaptations d'entrée et sortie, et la pente du gain (figure IV.41). Dans cette simulation, toutes les capacités n'ont pu être modélisées avec le modèle NCAPA, à cause de leur dessin: ce modèle impose des accès à deux extrémités opposées. La simulation présente un peu plus de 1dB de différence avec le gain mesuré. Remarquons à ce sujet que les deux premiers étages de l'amplificateur sont polarisés en mesure à des tensions plus faibles qu'en simulation où tous les transistors ont été polarisés à Idss/2 (Vgs \approx -1,29V). La figure IV.45 présente la simulation avec les transistors des deux premiers étages polarisés à Idss/5 (Vgs \approx -2,22V) : cette simulation montre une chute de gain.

La figure IV.46 compare les mesures en paramètres [S] avec la simulation de l'amplificateur au moyen de ces nouveaux modèles de capacités et de ponts, mais avec le schéma équivalent initial du transistor (avant fabrication): l'augmentation du Cgs dégrade le paramètre dBS_{11} .

Nous avons vu l'importance d'une bonne modélisation des éléments passifs sur les paramètres [S] petit signal de l'amplificateur. Cependant, cette précision est essentielle pour la conception du combineur de sortie (synthèse de l'impédance de charge optimale), et des circuits inter-étage surtout dans le cas des amplificateurs de puissance à plusieurs étages. En effet, les derniers circuits inter-étage doivent transformer la faible impédance d'entrée d'un transistor en une impédance optimale en grand signal pour le transistor précédent. Des petites erreurs dans la conception de ces réseaux dues à une imprécision dans la modélisation des éléments passifs utilisés peuvent causer des pertes significatives de la puissance de sortie et du rendement électrique, et conduire ainsi à une compression prématurée du gain.




La figure IV.47 montre les lieux des impédances de charges des transistors de 900 μ m de chaque étage de l'amplificateur simulé avec les nouveaux modèles. Ces impédances simulées ont été normalisées par rapport à un transistor de 900 μ m de large et peuvent donc être comparées aux courbes de *load-pull* obtenues par la mesure d'un transistor de 900 μ m issu de la plaque R66/7, lot G0702 (figures IV.48 et IV.49). La comparaison de ces abaques montre que:

- le transistor du premier étage est adapté pour l'optimum de gain,

- les impédances présentées aux transistors du second étage sont proches de l'optimum en puissance pour les fréquences inférieures de la bande de fréquences considérée (5GHz à 7GHz) et se rapprochent de l'adaptation optimale en gain pour les fréquences supérieures de cette bande,

- les transistors du troisième étage sont moins bien adaptés par rapport à l'impédance optimale en puissance qu'en simulation initiale, mais reste dans la plage de valeurs d'impédances où la puissance de saturation est maximale.

Ces observations restent cohérentes avec les hypothèses de conception du paragraphe IV.3.1, malgré les variations technologiques (dispersions des transistors...) et de modélisations des éléments passifs.

IV.4.3 Comparaison mesures - simulations non linéaires de l'amplificateur de puissance

Un TEC de 900 μ m (TA1469) de la plaque R66/7 lot G0702 a été caractérisé en mesures Ids (Vgs, Vds) en impulsions, et en paramètres [S] petit signal. Le modèle non linéaire de ce transistor décrit au chapitre III en a été extrait et validé en suivant la démarche décrite au chapitre précédent. Les paramètres du modèle non linéaire de ce transistor sont rassemblés dans le tableau IV.50 (la capacité Cgs est considérée comme un élément linéaire dans les simulations, car l'implantation d'une capacité non linéaire à 2 variables n'est pas aisée sur un simulateur du type "harmonic balance").







non linéarité	P1	P2	P3	P4	P5	P6	P7	Vp
Ids (mA) fit interne	176.86	111.34	13.65	1.71	0.531	0.75	1.62	3
Idg (mA) *	1.18E-15	-2.63	2.02	-	-	-	-	-
Igs (mA)	3.61E-12	31.7	-	-	-	-	-	-
Cgs (fF)	8.86	-4.5	450.0	79.4	1620.0	-	-	-

note * : expression utilisée pour Idg est: Idg(Vgs,Vds) = P1 exp(P2 Vgs + P3 Vds)

Table IV.50: Valeurs des paramètres du modèle non linéaire pour un TA1469 (900 μ m) de la plaque R66-7, lot G0702 (Vd= 7V, Vg= -1,2V).

Paramètres	mesure AS site 2xB R66-7 lot G0702	mesure AS site 1xC R66-7 lot G0702	simulation avec MNS
Gain linéaire	23,73	23,39	24,996
Ids (mA)	882,3	787,8	
Ps _{-1dB} (dBm)	30,21	30,38	30,04
Ps _{-2dB} (dBm)	30,65	30,68	30,15

Table IV.51: Comparaison résultats de simulation non linéaire et mesures de puissance de l'amplificateur AS, plaque R66-7 lot G0702.

L'amplificateur AS a été simulé ensuite sur plusieurs simulateurs à l'aide de ce modèle. Les performances en puissance de l'amplificateur obtenues par simulation avec le logiciel MNS (Hewlett-Packard) sont présentées en figure IV.52. La comparaison entre les courbes de compression mesurées et simulées avec MNS à 6 GHz (figures IV.52 et table IV.51) montre que:

- le gain linéaire simulé est supérieur à la mesure d'environ 1 à 1,5 dB,

- que la puissance au dB de compression simulée est légèrement inférieure à la puissance mesurée sur deux sites (#0,2 à 0,4 dB),

- la puissance de saturation est atteinte plus rapidement en simulation (pratiquement à 1 dB de compression) alors qu'en mesure on observe une augmentation de la puissance de sortie après le dB de compression d'environ 0,5 dB.

La différence de réponse linéaire (1,5dB) entre les simulations non linéaires et les mesures de puissance est cohérente avec les simulations effectuées sur le logiciel d'analyse linéaire ESOPE, et ces simulations ont été commentées dans le paragraphe précédent. En régime non linéaire, les différences entre simulation et mesures en puissance de l'amplificateur peuvent s'expliquer par les différences entre les courbes de compression mesurées et simulées du transistor (voir simulations du chapitre III). Cependant, compte-tenu que l'amplificateur comporte 3 étages, cette différence reste relativement satisfaisante, car elle est du même ordre de grandeur que les variations du gain total de l'amplificateur, et les désadaptations dues aux dispersions technologiques (éléments actifs et passifs). D'autre part, le modèle non linéaire est extrait à partir des mesures des non linéarités effectuées sur un TEC (ce n'est pas forcément le TEC le plus proche du point de vue des caractéristiques électriques de celui de l'amplificateur mesuré).

Par conséquent, les simulations non linéaires de l'amplificateur AS donnent une bonne prédiction du comportement en puissance de l'amplificateur 3 étages, 1W en bande C. Notons que la simulation de l'amplificateur revient à simuler un circuit arborescent à 21 non linéarités (7 x 3). Ces simulations démontrent également la maturité des logiciels du type "harmonic balance", et l'efficacité numérique des logiciels utilisés.





Chapitre IV: Conception d'un amplificateur de puissance 1W en bande C

IV.5 Conclusion

L'acquisition de données complémentaires pour la conception d'un amplificateur hyperfréquence de puissance a été décrite. Une méthodologie de conception a permis la réalisation d'un amplificateur monolithique de puissance 1W en bande C.

La comparaison entre les mesures et les simulations a montré l'importance de la précision des modèles utilisés pour les composants actifs mais également pour les éléments passifs.

Enfin la bonne concordance entre les courbes de compression simulées et mesurées permet d'envisager des conceptions avec les simulateurs non linéaires.

Chapitre IV: Conception d'un amplificateur de puissance 1W en bande C

.

.....

Références bibliographiques du chapitre IV:

[1] R. FOUST

Using GaAs FET small signal models and DC load line characteristics to predict optimum power match in GaAs FETs Microwave journal, september 1986, pp. 151-156.

- [2] B. CARNEZ document interne - communication privée.
- [3] MMIC foundry design manual additional information note n°1 HP07 process February 1991.
- [4] S.C. CRIPPS

A theory for the prediction of GaAs FET load-pull power contours 1983 IEEE MTT-S digest, Boston, Mass., pp. 221-223.

- [5] H. KONDOH
 FET power performance prediction using a linearized device model
 1989 IEEE MTT-S digest, pp. 569-572.
- [6] R.J. CHAFFIN, W.H. LEIGHTON
 Large-signal S-parameter characterization of UHF transistors
 1973 IEEE MTT-S Digest, pp. 155-157.
- [7] R. S. TUCKER

RF characterization of microwave power FET's 1981 IEEE Transactions on microwave theory and techniques, vol. MTT-29, n°8, august 198, pp. 776-781.

[8] S.R. MAZUMDER, P.D. van der PUIJE

"Two-signal" method of measuring the large-signal S-parameters of transistors IEEE transactions on microwave theory and techniques, vol. MTT-26, n°6, june 1976, pp. 417-420.

Chapitre IV: Conception d'un amplificateur de puissance 1W en bande C

303

[9] Y. TAKAYAMA

A new load-pull characterization method for microwave power transistors 1976 IEEE MTT-S digest, pp. 218-220.

- [10] R. STANCLIFF, D. POULIN Harmonic load-pull 1979 IEEE MTT-S digest, pp. 185-187.
- [11] R. LAROSE, F. M. GHANNOUCHI, R. G. BOSISIO A new multi-harmonic load-pull method for non linear device characterization and modeling 1990 IEEE MTT-S digest, pp. 443-446.
- [12] I. TELLIEZ, G. MONTORIOL, A. PEDEN, C. RUMELHARD Etude et réalisation d'un amplificateur de puissance intégré 1W en bande C Rapport final n°2684, marché DAII n° 83.35.238, décembre 1987.
- [13] G. MONTORIOL, I. TELLIEZ, C. RUMELHARD Optimum design and realization of MMIC power amplifiers 19th European Microwave Conference proceedings, London, 1989, pp. 451-455.
- [14] C. RUMELHARD, G. MONTORIOL Optimun design of power MMIC amplifiers 19th European Microwave Conference workshop proceedings, London, 1989, pp. 124-129.
- [15] C. A. LIECHTI

Microwave Field-Effect transistors - 1976 IEEE Transactions on microwave theory and techniques, vol. MTT-24, n°6, june 1976.

[16] D. PAVLIDIS, Y. ARCHAMBAULT, M. EFTHIMEROU, D. KAMINSKY, A. BERT, J. MAGARSHACK

A new, specifically monolithic approach to microwave power amplifiers 1983 IEEE Microwave and millimeter wave monolithic circuit symposium, pp. 54-58.

[17] R. G. FREITAG, J.E. DEGENFORD, D.C. BOIRE, M.C. DRIVER, R.A. WICKSTROM, C.D. CHANG Wideband 3W amplifier employing cluster matching 1983 IEEE MTT-S digest, pp. 62-66.

Chapitre IV: Conception d'un amplificateur de puissance 1W en bande C

304

[18] R.G. FREITAG, S.H. LEE, D.M. KRAFCSIK, D.E. DAWSON, J.E. DEGENFORD
 Stability and improved circuit modeling considerations for high power MMIC amplifiers
 IEEE 1988 Microwave and Millimeter-Wave Monolithic Circuits symposium digest, pp. 125-128.

[19] J.G. KASSAKIAN, D. LAU

An analysis and experimental verification of parasitic oscillations in paralleled power MOSFET's IEEE transactions on electron devices, vol. ED-31, n°7, july 1984.

[20] M. PARISOT, Y. ARCHAMBAULT, D. PAVLIDIS, J. MAGARSHACK
 Highly accurate design of spiral inductors for MMIC's with small size and high cut-off frequency characteristics

1984 IEEE MTT-S digest, pp. 91-95.

Conclusion

L'objectif fixé au début de cette étude était d'élaborer un modèle de TEC non linéaire pouvant être implanté dans un programme d'analyse non linéaire, afin de concevoir des amplificateurs hyperfréquences monolithiques de puissance en classe A.

Les principales méthodes d'analyse non linéaire ont été décrites: avantages, limitations, dernières évolutions.... Après examen des modèles linéaires existants, nous avons établi un modèle basé sur une description analytique du comportement électrique. Ce modèle a été implanté sur plusieurs logiciels. Les différentes caractérisations nécessaires à la mise au point de ce modèle sont relativement simples à mettre en oeuvre. Les limitations du modèle ont été exposées. Après validation, ce modèle a constitué un outil indispensable pour la conception d'un amplificateur monolithique de puissance, 1W en bande C. Une méthode générale de conception d'amplificateurs de puissance a été décrite qui a conduit à une réalisation intéressante.

La bonne concordance entre les résultats obtenus et les simulations non linéaires de l'amplificateur, montrent que la modélisation non linéaire des transistors est un excellent outil d'aide à la conception et à l'analyse d'amplificateurs de puissance. Cependant, le modèle décrit est susceptible d'être amélioré pour la simulation d'autres fonctions non linéaires telles que des amplificateurs de puissance de classe B. D'autre part, compte tenu des évolutions techniques des moyens de simulations et de mesures hyperfréquences, le concepteur de circuits intégrés monolithiques peut espérer utiliser dans un futur proche un modèle non linéaire moyen d'application plus générale, paramétré en fonction du nombre de doigts, du développement de grille total, de la température et des tensions de polarisation. Avec de tels modèles non linéaires, le concepteur peut mieux apréhender l'analyse non linéaire du comportement d'un amplificateur et en optimiser le rendement électrique.

Annexes

-

Annexe 1:

Schémas équivalents de transistors de $600\mu m$ (4x150 μm) extraits à partir de mesures de [S]. Référence: AMPLEN lot H4204 R15, TRA1 (filière hyper1 I2).

moy sur les	5 mesures	no: la	96 pas 1
Element	Unite	Moyenne	Sigma(%)
LG RG CPE	pH Ohm fF	417.399 1.300 0.001	0.97 0.11 0.00
CGS RI2 CGD	fF Ohm ff	661.304 3.086	30.21 6.21 31.54
RF RS	Ohm Ohm	0.010	0.06
GM TAU	pH mS ps	36.493 53.728 7.063	9.60 43.54 14.31
CDS RÔ	fF Ohm Ohm	162.448 203.162	9.71 62.37
	pH GHz	379.427 -	2.98
FMAX	GHz	24.298	23.34

-

	LG (pH)	RG (Ohm)	CPE (fF)	CGS (fF)	RI2 (Ohm)	CGD ((fF)	RF (Ohm)	RS (Onm)	LS (pH)	GM (mS)	TAU (ps)	CDS (fF)	R0 (0hm)	RD (0nm)	LD (pH)
1 2	412.00	1.30	0.00	766.01	3.43	336.00	0.01	1.05	56.60 34.80	40.00	3.04 8.80	133.00	6.4 32.3	1.05	448.00
4	420.00	1.30	0.00	935.0 947.0	2.90 3.04 3.10	114.00	0.01	1.05	36.90 35.80 35.60	93.00	7.11 7.11 7.36	164.00	90.7	1.05	374.00
6	421.00	1.30	0.00	954.0 969.0	2.99 3.14	95.80 94.80	0.01	1.05	36.40	89.10 88.10	7.29	169.00	144.6	1.05	374.00
9	421.00	1.30	0.00	978.0	2.95	93.10	0.01	1.05	36.10 35.80	87.00 85.30	7.62	172.00	166.0 177.0	1.05	374.00 375.00
11	424.00	1.30	0.00	1000.0	2.83	92.77	0.01	1.05	36.20	83.40	7.95 8.00 8.44	172.00	188.0	1.05	375.00
13 14	421.00	1.30	0.00	1030.0 1050.0	3.06 3.53	94.58 94.30	0.01 0.01	1.05	35.40 33.20	81.50 81.20	8.42	173.00	213.0	1.05	375.00
15	422.00	1.30	0.00	1050.0	3.23	95.10	0.01	1.05	35.10	79.50	8.93	174.00	229.0 233.9	1.05	376.00 375.00
18 19	421.00	1.30	0.00	726.0	2.92	150.00	0.01	1.05	35.30	77.30	7.01	148.00	9.4 53.4	1.05	440.00 374.00 377.00
20	422.00	1.30	0.00	780.0	2.95	106.00	0.01	1.05	36.10 35.80	77.80	6.71 6.91	166.00 167.00	121.0 134.5	1.05	377.00
23	420.68	1.30	0.00	812.0	3.00	102.00	0.01	1.05	35.60	75.90	5.94 7.10 7.23	166.00	145.0	1.05	376.00
25 26	420.00	1.30	0.00	827.3 833.0	3.11 2.99	98.40 98.70	0.01 0.01	1.05	35.40 36.30	73.40	7.46	170.00	171.7	1.05	377.00
27	421.00	1.30	0.00	841.0	2.99	98.70	0.01	1.05	35.30	71.90 70.90	7.63	171.00	187.0 196.8	1.05	376.00 377.00
30 31	421.00	1.30	0.00	867.0	3.22	99.20	0.01	1.05	35.00	69.70	8.20	171.00	205.0	1.05	377.00
32 33	421.00	1.30	0.00	881.0 537.0	3.28 3.71	99.00 261.00	0.01 0.01	1.05	34.60 45.70	68.00 42.20	8.45 3.62	172.00 83.20	222.0 16.3	1.05	376.00
35	419.00	1.30	0.00	623.0 653.0	2.79	138.00	0.01	1.05	35.40	65.50	6.35	155.00	75.4	1.05	377.00
37 38	418.00	1.30	0.00	680,0 686,0	2.99	110.00	0.01	1.05	34.80 36.20	65.60	6.49 6.61	163.00	135.5	1.05	378.00
39 40	419.00	1.30	0.00	697.0	3.09	106.00	0.01	1.05	34.30 35.90	64.50 64.00	6.82 6.93	165.00 166.00	153.0 162.0	1.05	378.00 378.00
41 42 43	418.00	1.30	0.00	718.0	2.90	105.00	0.01	1.05	38.10	63.40	7.05	167.00	169.0	1.05	374.00
44 45	420.00 420.00	1.30	0.00	730.0 737.9	3.00 3.06	104.00	0.01	1.05	37.30 36.80	62.10 61.60	7.48 7.53	169.00	190.0 197.0	1.05	376.00
46	420.00	1.30	0.00	744.0	3.14	104.00	0.01	1.05	36.60	61.00	7.75	169.00	204.01	1.05	377.00
49	420.00	1.30	0.00	480.9	3.32	221.00	0.01	1.05	25.30	43.50	6.48 5.99	77.80	34.4	1.05	388.00
51 52	418.00 417.00	1.30	0.00	557.0 573.3	3.11 2.96	126.00 121.00	0.01 0.01	1.05 1.05	34.90 34.70	53.70 54.10	6.13 6.21	158.00	120.0 132.0	1.05 1.05	379.00 378.00
531 54 54	417.00	1.30	0.00	591.0 600.0	3.11 2.99 3.06	118.47	0.01	1.05	35.70	53.80	6.36 6.55	160.00	142.0	1.05	377.00
56 57	419.00	1.30	0.00	608.0 614.0	3.12 2.95	111.00	0.01	1.05	37.20 37.90	53.50 53.40	6.85	164.00	164.0	1.05	377.00
59	419.00	1.30	0.00	619.0 627.0 635.0	2.94 3.21 2.96	110.00	0.01	1.05	37.60	53.00	6.98 7.20	165.00	177.0	1.05	376.00
61 62	419.00 419.00	1.30 1.30	0.00	638.0 647.0	3.06 3.11	108.43	0.01	1.05	37.10	52.51	7.39	167.00	193.8	1.05	376.00
63	418.00	1.30	0.00	651.0 662.0	3.27	108.00	0.01	1.05	37.10 36.90	51.80	7.68	167.00	206.0 210.8	1.05	376.00
66 67	414.00	1.30	0.00	443.0	2.89	146.00	0.01	1.05	34.00	29.30	5.23	151.00	103.0 145.0	1.05	389.00
68 69	412.00	1.30	0.00	473.0	3.08 3.05	132.53	0.01	1.05	35.90 37.00	36.50 37.20	6.03 6.34	158.00	167.0 172.7	1.05	381.52
71	413.00	1.30	0.00	493.0 501.0	2.96	125.00 123.00	0.01	1.05	37.50 36.90	37.80	6.37 6.56	160.00	178.0	1.05	379.51
73	416.00	1.30	0.00	517.0 521.0	2.99 2.99	118.47	0.01	1.05	36.50 37.70	39.10	6.86	162.00	189.0	1.05	378.00
75	417.00	1.30	0.00	529.0	3.01	116.00	0.01	1.05	37.20	39.70	7.10	163.00	197.0 199.8	1.05	378.00 378.00
78 79	420.00	1.30	0.00	549.0	2.97	113.45	0.01	1.05	35.40	40.20	7.34	163.00 164.00	204.8	1.05	377.00
80	420.00	1.30	0.00	561.0 332.0	3.07	112.00	0.01	1.05 1.05	38.80 32.50	40.80 3.43	7.67 6.98	165.00	213.0 871.0	1.05	375.00
83	410.00	1.30	0.00	341.0 344.0 351.0	2.85	153.00		1.05	29.60 33.20	5.20 7.17	6.40 6.07	177.71	713.0 574.0	1.05	381.00
85 86	409.00	1.30	0.00	357.0 363.0	2.81	143.00	0.01	1.05	36,10	10.60	6.49	167.00	452.0	1.05	380.00
87	410.00	1.30	0.00	372.0	3.11	1138.00	0.01	1.05	37.30	13.80	6.87	164.00	385.0 352.4	1.05	380.00 380.00
90	412.00	1.30	0.00	401.0	3.14	131.00	0.01	1.05	36.40 37.20 36.30	17.10 18.50 19.80	7.06	162.00	334.3 316.0 303.0	1.05	382.00
92	413.00	1.30	0.00	419.0	3.33 3.18	126.00	0.01	1.05	37.00	21.00	7.55	163.00	293.0 285.0	1.05	380.00
94	411.00	1.30	0.00	438.7 445.0 455.0	3.26 3.24 3.61	1123,49 1123.00 1121.00	0.01	1.05 1.05 1.05	38.50 41.90 39.60	23.50 24.60 25.60	7.72	162.00 162.00 162.00	276.0 272.0 266.0	1.05 1.05 1.05	378.51

	GMAX .	T PMAX	sont ca	lcules	avec LS	= 0											
1p	VDS (V)	VGS (V)	IDS (mA)	к	Gmax (4GHz)	Umax	к	Gmax ((10GHz)	Umax	к (Gmax 1 14GHz)	Umax	к	Gmax (18GHz)	Umax	Fc (GHz)	Fmax (GHz)
1 2 3	0.50 1.00 1.50	0.00 0.00 0.00	91.00 132.00 135.00	2.45 0.65 0.47	-1.63 11.95 14.35	-1.74 13.08 17.19	4.61 1.47 1.11	-7.31 4.26 8.54	-9.62 5.25 9.34	5.23 1.86 1.46	-8.48 1.79 5.23	-12.46 2.47 6.55	5.52 2.15 1.73	-9.04 0.32 3.34	-14.54 0.47 4.54	8.31 16.96 16.25	4.22 17.80 26.22
4	2.00	0.00	135.00	0.46	14.78	17.83	1.07	9.27	9.99	1.41	5.79	7.21	1.69 1.67	3.87 4.07	5.21	15.66	27.66 28.24
6	3.00	0.00	134.00 134.00	0.45	15.02	18.29 18.31	1.06	9.74	10.46	1.39 1.40	6.14 6.12	7.68	1.65	4.20 4.21	5,69 5,76	14.86	28.79 28.59
8	4.00	0.00	133.00	0.45	15.07	18.45	1.06	9.77	10.63	1.39	6.21	7.86	1.64	4.29	5.88 5.95	14.16	29.08 29.21
10	5.00	0.00	132.00	0.45	15.00	18.46	1.06	9.63	10.65	1.39	6.14	7.90	1.63	4.26	5.94	13.53	28.80
12	6.00	0.00	131.00	0.47	14.90	18.29	1.09	9.22	10.50	1.41	5.94	7.78	1.65	4.12	5.86	12.92	27.94
14	7.00	0.00	130.00	0.49	14.80	18.01	1.14	8.76	10.26	1.46	5.69	7.57	1.69	3.95	5.70	12.31	26.81
16	8.00	0.00	129.00	0.48	14.65	18.12	1.11	8.83	10.34	1.43	5.67	7.63	1.65	3.92	5.72	11.80	27.29
18	1.00	-0.50	93.00	0.49	12.39	15.08	1.15	6.35	7.21	1.49	3.33	4.38	1.75	1.61	2.33	16.95	21.79
20	2.00	-0.50	96.00	0.41	14.06	17.97	0.97	10.25	10.10	1.27	5.81	7.28	1.52	3.79	5.24	15.87	28.29
22	3.00	-0.50	97.00	0.41	14.16	18.13	0.97	10.35	10.27	1.27	5.91	7.47	1.51	3.90	5.45	15.08	28.36
24	4.00	-0.50	98.00	0.41	14.20	18.38	0.96	10.39	10.54	1.26	6.03	7.74	1.49	4.04	5.72	14.48	29.00
26	5.00	-0.50	98.00	0.42	14.18	18.37	0.97	10.37	10.53	1.27	5.95	7.75	1.50	4.00	5.74	13.93	28.79
28	6.00	-0.50	98.00	0.42	14.06	18.34	0.98	10.26	10.51	1.27	5.85	7.72	1.49	3.93	5.73	13.35	28.49
30	7.00	-0.50	99.00	0.44	14.01	18.15	1.01	9.61	10.34	1.31	5.63	7.58	1.53	3.78	5.61	12.79	27.60
32	8.00	-0.50	99.00	0.45	13.92	17.97	1.03	9.07	10.17	1.33	5.45	7.42	1.54	3.65	5.47	12.28	26.97
34	1.00	-1.00	59.00	0.41	12.22	16.26	0.96	8.49	8.37	1.25	4.25	5.53	1.48	2.35	3.44	16.73	24.68
36	2.00	-1.00	63.00	0.38	13.18	17.75	0.90	9.40	9.87	1.18	5.55	7.03	1.40	3.47	4.97	15.77	27.81
38	3.00	-1.00	64.00	0.38	13.34	18.05	0.89	9.55	10.17	1.17	5.78	7.35	1.39	3.68	5.29	15.10	28.46
40	4.00	-1.00	66.00	0.39	13.41	18.13	0.91	9.62	10.26	1.18	5.76	7.44	1.40	3.70	5.40	14.49	28.43
42	5.00	-1.00	67.00	0.39	13.39	18.13	0.92	9.61	10.27	1.19	5.69	7.46	1.41	3.68	5.43	13.99	28.21
44	6.00	-1.00	69.00	0.40	13.35	18.17	0.92	9.58	10.32	1.20	5.63	7.52	1.41	3.66	5.50 5.44	13.54	28.21
46	7.00	-1.00	70.00	0.41	13.29	18.05	0.94	9.53	10.21	1.22	5.46	7.42	1.42	3.55	5.42	13.05	27.60 27.51
48	8.00	-1.00	72.00	0.41	13.23	18.00	0.95	9.48	10.16	1.23	5.36	7.38	1.43	3.49	5.39	12.61	27.32
50	1.00	-1.50	31.00 33.00	0.38	11.43	16.36	0.86	7.73	8.46 9.11	1.14	4.30	5.60	1.33	2.30	3.50	15.80	24.83 26.07
52	2.00	-1.50) 34.00 35.00	0.37	12.13	17.33	0.85	8.39	9.44	1.11	5.16	6.59	1.31	3.02	4.51	15.02	26.89
54	3.50	-1.50	36.00	0.37	12.38	17.60	0.86	8.64	9.72 9.74	1.12	5.29	6.88	1.32	i 3.19	4.81	14.52	27.36
56	4.00	-1.50	38.00	0.38	12.47	17.64	0.88	8.74 8.77	9.77	1.14	5.24	6.94	1.34	3.20	4.89	14.00	27.17
58	5.00	-1.50	40.00	1 0.38	12.48	17.80 17.67	0.87	8.75 8.76	9.93 9.81	1.13	5.33	7.11	1.33	3.28	5.06	13.63	27.60
60	6.00	-1.50	42.00	0.38	12.55	17.82 17.78	0.89	8.82	9.96 9.92	1.15	5.28	7.14	1.34	3.28 3.23	5.10	13.28	27.50
62 63	7.00	-1.50	44.00	0.39	12.51	17.72	0.91	8.79 8.77	9.87 9.78	1.17	5.11 5.01	7.06	1.36	3.18	5.04	12.84	26.95 26.51
64	8.00	-1.50	47.00	0.40	12.49	17.61 12.90	0.92	8.77	9.76	1.18	4.97	6.97	1.37	9.10 -0.05	4.95	12.46	26.42
66	1.00	-2.00	9.90	0.38	9.47	15.34 15.73	0.85	5.95	7.43	1.07	3.32	4.55	1.22	1.41	2.43	12.14	22.54 22.97
69	2.00	-2.00	12.00	0.37	10.20	16.09 16.31	0.84	6.61 6.83	8.18	1.07	3.94	5.32	1.23	1.92	3.21 3.46	12.28 12.26	23.73 24.17
70	3.00	-2.00	14.00	0.37	10.59	16.49 16.58	0.84	6.98	8.59 8.68	1.07	4.20	5.74	1.24	2.19	3.65	12.20	24.60
72	4.00	-2.00	15.00	0.36	10.84 10.96	16.68 16.74	0.86	7.22	8.79 8.86	1.09	4.26	5.95	1.26	2.30	3.88	12.17	24.82 24.99
74	5.00	-2.00	17.00	0.38	11.05	16.83	0.87	7.42	8.95	1.10	4.32	6.12	1.27	2.40	4.06	12.04 11.94	25.16 25.19
77	6.50	-2.00	20.00	0.39	11,19	16.88	0.88	7.56	9.00	1.12	4.32	6.18 6.12	1.29	2.44	4.13	11.82 11.78	25.11 24.71
79	7.50	-2.00	22.00	0.39	11.31	16.97	0.86	7.64	9.10	1.12	4.37	6.28	1.29	2.50	4.24	11.68	25.31 24.56
81	0.50	-2.50	0.05	0.89	11.38	16.99	1.06	-0.71	9.13	1.14	4.32	6.33	1.31	-1.30	4.29	11.57	25.18
83	1.50	-2.50	0.71	0.66	3.55	9.51	1.02	0.83	1.48	1.09	-0.87	-1.52	1.12	-1.01	-3.82	3.32	9.95
85	2.50	-2.50	1.20	0.55	5.08	11.60	0.9	2.13	3.64	1.09	0.30	0.71	1.14	-0.49	-1.49	4.04	14.90
87	3.50	-2.50	1.90	0.50	6.21	12.79	0.95	3.39	4.86	1.08	0.63	1.97	1.15	-0.07	-0.18	5.90	16.63
89	4.50	-2.50	2.80	0.46	7.19		0.93	4.13	5.83	1.09	1.23	2.96	1.18	0.35	0.85	6.91	18.35
1 91	1 5.50	-2.50	3.90	0.45	7.93	14.29	0.9	4.73	6.40	1.10	1.97	3.56	1.20	0.65	1.47	7.67	19.25
93	6.50	-2.50	5.10	0.44	8.49	14.82	0.9	5.20	6.94	1.10	2.34	4,11	1.22	0.94	2.05	8.29	20.32
95	7.50	-2.50	6.80	0.43	8.97	15.18	0.9	5.62 5.81	7.32	1.11	2.61	4.50	1.23	1.17	2.45	8.80	20.97

Schémas équivalents de transistors de $600\mu m$ de large extraits de simulation avec le modèle non linéaire:

moy sur le	es mesures	no: 1 a	6 pas 2	ł
Element	t Unite	Moyenne	Sigma(%)	
LG LG RG CPE CGS CGD RF RF S LS GM TAU CDS RO RD LD FC FMAX	pH Ohm fF fF Ohm FF Ohm pH pS fF Ohm pH GHz GHz	421.388 1.300 0.001 744.254 3.130 119.196 0.010 1.050 34.672 64.324 6.065 132.047 223.709 1.050 361.051 13.462 27.648	$\begin{array}{c} 0.18\\ 0.04\\ 0.00\\ 28.65\\ 1.85\\ 0.41\\ 0.03\\ 0.05\\ 1.99\\ 37.00\\ 4.01\\ 5.79\\ 17.03\\ 0.05\\ 1.05\\ 9.83\\ 3.99\end{array}$	
				-

Ip LG RG	CPE CGS	RI2 CGD	RF RS	LS GM	TAU CDS	RO RD LD
(pH) (Ohm)	(fF) (fF)	(Ohm) (fF)	(Ohm) (Ohm)	(pH) (mS)	(ps) (fF)	(Ohm) (Ohm) (pH)
1 420.50 1.30 2 422.26 1.30 3 420.52 1.30 4 421.89 1.30 5 421.82 1.30 6 421.32 1.30	0.00 499.0 0.00 710.2 0.00 972.2 0.00 530.6 0.00 747.7 0.00 1005.9	3.10 119.07 3.18 119.52 3.06 119.24 3.20 119.27 3.08 119.75 3.16 118.32	$\begin{array}{c c c c c c c c c c c c c c c c c c c $	33.37 37.85 35.00 62.07 34.78 92.66 35.32 39.16 35.03 63.61 34.53 90.59	6.37 140.91 6.13 132.53 5.84 122.92 6.32 140.25 5.92 131.51 5.81 124.15	268.0 1.05 366.14 219.8 1.05 360.32 184.0 1.05 357.62 268.3 1.05 365.05 219.7 1.05 360.19 182.5 1.05 356.98

 GMAX	et	FMAX	sont	calcules	avec	LS	=	0	

Ip VDS VGS IDS	K Gmax Umax	K Ginax Umax	K Gmax Umax	K Gmax Umax	Fc Fmax Ferr
(V) (V) (mA)	(4GHz)	(10GHz)	(14GHz)	(18GHz)	(GHz) (GHz)
$ \begin{vmatrix} 1 & 4.00 & -2.00 & 0.00 \\ 2 & 4.00 & -1.00 & 0.00 \\ 3 & 4.00 & 0.00 & 0.00 \\ 4 & 6.00 & -2.00 & 0.00 \\ 5 & 6.00 & -1.00 & 0.00 \\ 6 & 6.00 & 0.00 & 0.00 \end{vmatrix} $	$\begin{array}{c c c c c c c c c c c c c c c c c c c $	0.79 7.21 9.70 0.82 9.01 10.39 0.88 10.47 10.76 0.80 7.32 9.51 0.82 9.08 10.26 0.92 10.40 10.32	1.01 5.58 6.85 1.07 6.12 7.55 1.17 6.65 7.95 1.03 5.20 6.66 1.08 6.07 7.42 1.22 6.25 7.52	1.17 2.87 4.77 1.27 3.76 5.48 1.40 4.42 5.91 1.19 2.78 4.57 1.29 3.73 5.34 1.46 4.12 5.49	12.07 26.77 0.0009 13.91 28.20 0.0015 15.17 29.19 0.0020 11.75 26.05 0.0011 13.54 27.88 0.0021 14.33 27.80 0.0021

Annexe 2:

Fichier ESOPE pour le *fit* des schémas équivalents des transistors en grille commune et en drain commun:

type hexalien (M3S) 1 50 ; 0.0. 0. 0. 0 1. 0. ; 0.0. 0. 0. 1. 0. ; 1. 0. 1. 180. 0. 0. MODELE STEC (GR SR DR) LG RG CGS RI CGD RS LS GM TAU CDS RDS LD CP1 CP2 SRLG GR 2 RG LG SRC1 3 RI CGS 2 3 5 **R**1 RS L1 5 SR LS C2 2 4 CGD JL1 4 2 3 3 GM TAU R2 4 3 RDS R3 6 4 RS L2 6 DR LD C3 6 5 CDS 5 C4 1 CP1 C5 6 1 CP2 ! GRILLE SOURCE COMMUN !TA1446S A IDSS VD=3V !T31 (TEC) ; !LG RG CGS RI CGD RS LS GM TAU CDS RDS LD !72.1P 1. 926.4F 1.92 104.3F 0.75 18.3P 79.7ML 5.46P 118.3F 141.1 54.9P PARA LG = 72.1PRG = 1CGS = 854FRI = 1.92CGD = 104FRS = 0.75LS = 60PGM = 80MLTAU = 5.5PCDS = 70FRDS = 141LD = 54.9PCP1 = 72FCP2 = 48FTYPE ! IMPACT G0702R58-3 TEC GC G0702383G.S02 ! FICHIER G0702383G.SM2 ENR NO 1/ 6 ! (0X 0) 31 R58-3 TA1446G VD= 3.0V VG= 0.00V ID= 123.5 70. -129. S2 QS 51 0.5G 0.483 177.5 0.140 -1.1 1.473 -4.8 0.855 -3.7; 0.478 179.4 1.0G 0.139 -1.3 1.465 -8.1 0.853 -7.3; -1.5 -11.7 1.5G 0.483 -179.4 0.140 1.462 0.855 -11.0; 2.0G 0.483 -177.8 0.138 -1.9 1.458 -15.1 0.852 -14.8; 2.5G 0.485 -176.6 0.139 -2.3 1.445 -18.5 0.860 -18.8; 3.0G 0.486 -176.1 0.137 -2.4 1.435 -22.3 -22.1; 0.864 0.495 3.5G -176.0 0.137 -3.3 1.428 -26.2 0.867 -26.0; 4.0G 0.504 -174.8 0.136 -3.1 1.427 -29.7 0.870 -29.4; -4.1 4.5G 0.509 -174.1 0.136 0.875 -33.7; 1.413 -33.1 5.0G 0.511 -173.8 0.135 -3.9 1.393 -36.8 0.890 -36.8; 5.5G 0.524 -174.2 -40.9 -40.7; 0.134 -5.2 1.380 0.889 6.0G 0.536 -173.4 0.133 -5.0 1.373 -44.6 0.900 -44.0; 6.5G 0.546 -173.2 0.131 -6.0 1.358 -48.0 0.896 -48.2; -172.8 7.0G 0.549 0.130 -5.9 1.332 -51.9 0.920 -51.9; 7.5G 0.558 -173.4 0.126 -6.7 1.311 -56.0 0.919 -55.4; 8.0G 0.571 -173.70.126 1.300 0.939 -6.7 -59.7 -58.7;

$\begin{array}{cccccccccccccccccccccccccccccccccccc$	0.122 0.122 0.118 0.117 0.113 0.110 0.107 0.097 0.095 0.091 0.090 0.087 0.086 0.084 0.085 0.081 0.090 0.091 0.091 0.097 0.091 0.097 0.095 0.081 0.085 0.085 0.085 0.085 0.085 0.085 0.085 0.085 0.085 0.085 0.085 0.091 0.091 0.091 0.091 0.091 0.091 0.092 0.091 0.091 0.091 0.092 0.085 0.085 0.085 0.085 0.085 0.085 0.085 0.091 0.112 0.113 0.125 0.131 0.146 0.152 0.167 0.173	-7.1 -7.2 -7.2 -7.9 -7.1 -7.5 -6.0 -6.5 -4.5 -3.7 -2.2 -0.5 2.0 4.6 7.0 10.9 13.5 17.4 20.5 24.6 27.1 30.5 24.6 27.1 30.7 33.3 35.1 238.9 40.7 41.5 42.6 43.1 43.8 42.9 41.8 42.5	$\begin{array}{c} 1.285\\ 1.258\\ 1.258\\ 1.229\\ 1.215\\ 1.196\\ 1.171\\ 1.135\\ 1.100\\ 1.085\\ 1.062\\ 1.032\\ 0.995\\ 0.968\\ 0.947\\ 0.919\\ 0.886\\ 0.858\\ 0.947\\ 0.919\\ 0.886\\ 0.858\\ 0.831\\ 0.806\\ 0.778\\ 0.751\\ 0.752\\ 0.681\\ 0.655\\ 0.627\\ 0.610\\ 0.593\\ 0.572\\ 0.556\\ 0.542\\ 0.525\\ 0.538\\ 0.504\\ 0.490\end{array}$	$\begin{array}{c} -63.4\\ -67.0\\ -71.1\\ -75.4\\ -79.3\\ -82.7\\ -86.4\\ -91.1\\ -95.2\\ -98.9\\ -103.0\\ -107.4\\ -111.5\\ -115.6\\ -119.5\\ -123.3\\ -128.1\\ -132.8\\ -140.6\\ -145.3\\ -149.5\\ -154.1\\ -158.9\\ -154.1\\ -158.9\\ -163.5\\ -154.1\\ -176.9\\ 178.8\\ 174.2\\ 169.3\\ 165.0\\ 153.3\\ 150.1\\ \end{array}$	0.927 0.952 0.955 0.970 0.979 1.002 0.998 1.013 0.997 1.026 1.020 1.049 1.024 1.046 1.049 1.045 1.049 1.050 1.046 1.049 1.057 1.050 1.063 1.044 1.031 1.033 1.024 1.031 1.026 1.028 1.028 1.028	$\begin{array}{c} -61.8;\\ -66.7;\\ -69.4;\\ -73.7;\\ -76.4;\\ -81.3;\\ -83.0;\\ -87.6;\\ -90.4;\\ -94.8;\\ -94.8;\\ -94.8;\\ -101.8;\\ -104.4;\\ -101.7;\\ -114.4;\\ -111.7;\\ -114.4;\\ -121.2;\\ -125.0;\\ -126.3;\\ -130.6;\\ -133.3;\\ -137.0;\\ -140.0;\\ -143.4;\\ -145.3;\\ -147.2;\\ -150.1;\\ -154.0;\\ -159.1;\\ -156.5;\\ -159.1;\\ -160.0;\\ -169.2\end{array}$
CIRC PORT1 (1,E) 1 0 50 0 PORT2 (1,S) 1 0 50 0 M3S1 (1,2,4,E) HEXALIEN QS1 (2,1,3) S2 STEC1 (1,4,5) LG RG CGS M3S2 (1,3,5,S) HEXALIEN	5 RI CGD	RS LS	gm tau	CDS RDS	LD CP1	CP2
FREQ S 0.5G 20G 0.5G						
GAB G11 * (0,0) G12 * (0,0) G21 * (0,0) G22 * (0,0)						
POND P11 * 10 P12 * 10 P21 * 10 P22 * 10						
OBJ MS11 (1,E,1,E) G11 P11 MS12 (1,E,1,S) G12 P12						

.

.,

~

MS21 (1,S,1,E) G21 P11 MS22 (1,S,1,S) G22 P11 PARS MCAR CGS(800F,2P) CGD(5F,200F) CDS(50F,1P) ; GM(65ML,85ML) TAU(1P,20P) RI(0.5,3.5) ; RDS(50,1500) LS(10P,100P) ; LD(30P,100P) LG(10P,200P) ; CP1(1F,250F) CP2(1F,150F) exec anal edit ms11/ms12/ms21/ms22 EXEC MCAR MS11 MS12 MS21 MS22 EDIT MS11/MS12/MS21/MS22 fin CIRC -M3S1 -QS1 -STEC1 -M3S2 STEC2 (1,E,S) LG RG CGS RI CGD RS LS GM TAU CDS RDS LD CP1 CP2 EXEC ANAL EDIT s .OPTI FICH FIN

317

-

Annexe 3:





Montage permettant d'obtenir le courant dans une branche sous la forme d'une tension qui pour être fixée comme objectif d'une optimisation. Il utilise un amplificateur opérationnel idéal composé de deux dipoles dits pathologiques, apellés nullateur et norateur.



Circuit permettant d'optimiser sur une impédance interne au réseau.

```
11111111
! ATTENTION : LES FONCTION MG ET PG SONT DEFINIES POUR RAMENER LES IMPED
! CALCULEES DE 900 MU A 600 MU ( *1.5 )
FONC
! CALCUL POUR LES MODULE ET PHASE
DM(X,Y)=M(X)/M(Y)
                                        $!Division des Modules
SP(X,Y)=P(X)-P(Y)
                                        $!Soustraction des Phases
PE(X,Y)=M(X)*M(Y)*COS( (P(X)-P(Y))*DR ) $!Puiss entrant dans la branche
RZ(X,Y) = M(X)/M(Y)*COS((P(X)-P(Y))*DR)
                                                $!Re(Z)
IZ(X,Y) = M(X)/M(Y)*SIN((P(X)-P(Y))*DR)
                                                $!Im(Z)
RZ96(X,Y) = 1.5 * M(X)/M(Y)*COS((P(X)-P(Y))*DR)
IZ96(X,Y) = 1.5 * M(X)/M(Y)*SIN((P(X)-P(Y))*DR)
! Module et phase du coef de reflexion dans une branche
MG(X,Y)=SQRT( ( (RZ(X,Y)-RNOR)**2 + (IZ(X,Y)-XNOR)**2 ) /
              ((RZ(X,Y)+RNOR)**2 + (IZ(X,Y)+XNOR)**2))
PG(X,Y) = (ATAN2(IZ(X,Y)-XNOR,RZ(X,Y)-RNOR) - ;
          ATAN2(IZ(X,Y)+XNOR,RZ(X,Y)+RNOR))/DR
MG96(X,Y)=SQRT( ( (RZ96(X,Y)-RNOR)**2 + (IZ96(X,Y)-XNOR)**2 ) /
                                                                 ;
              ((RZ96(X,Y)+RNOR)**2 + (IZ96(X,Y)+XNOR)**2))
PG96(X,Y)=( ATAN2(IZ96(X,Y)-XNOR,RZ96(X,Y)-RNOR) - ;
         ATAN2(IZ96(X,Y)+XNOR,RZ96(X,Y)+RNOR))/DR
TOS(X,Y) = (1+MG(X,Y)) / (1-MG(X,Y))
                                       $!TOS
DB2(X,Y) = 20*ALOG10(M(X)/M(Y))
                                        $!RAPPORT EN DB
DB1(X,Y) = 10*ALOG10(M(X)/M(Y))
                                        $!RAPPORT EN DB ( PUISSANCES )
DBM(X) = 10 \times ALOG10(X/1.E-3)
                                        $!dBM
MODELE
ZP (IN, OUT) MODU PHI
U1 (OUT, IN, 2)
R2 (IN, 2) R=1
JL1(1,3,IN,2) G=1 TAU=0 $! V3 = COURANT PASSANT DE IN VERS OUT
R3(3,1) R=1
JL5(1,5, IN,2) G=1 TAU=0 $! V5 = COURANT PASSANT DE OUT VERS IN
R5 (5,1) R=1
DPI:= 6.283185307
DR:= 0.01745329
       PO(X) = -PHI*DR/DPI/X
.F
JL2 (4,1,IN,1) G=1 TAU=0
JL3 (1,4,3,1) G=MODU TAU=FPO(F)
R4 (1,4) R=1 $! V4 = -(VIN - MODU*exp(jPHI) * I)
```

Annexe 4:

Mesures des amplificateurs IMPACT version AS en puissance issus de plusieurs lots

IMPACT G0906/R114-2 AMPLI AS VGS3=-1.0V Compression : 2.0 dB

Enr	Sit.	Freq GHz	Ps -2dB dBm	Gass db	va v	⊽g ⊽	Id mA	Rend Drain %	Rend Ajou %	Ps-1 dBm	Rend-1 Drain %	Rend-1 Ajoute %
1	1XE	5.5	30.08	23.10	7.52	-1.25	877.30	15.44	15.36	29.72	14.22	14.17
2	1XE	5.6	30.18	23.04	7.52	-1.25	877.90	15.79	15.71	29.82	14.53	14.47
3	1XE	5.7	30.20	22.76	7.52	-1.25	878.00	15.86	15.78	29.82	14.52	14.46
4	1XE	5.8	30.21	22.69	7.52	-1.25	877.60	15.90	15.82	29.84	14.59	14.53
5	1XE	5.9	30.45	22.79	7.52	-1.25	881.50	16.73	16.64	30.07	15.33	15.26
6	1XE	6.0	30.61	22.80	7.52	-1.25	877.50	17.44	17.35	30.23	15.97	15.91
7	1XE	6.1	30.57	22.77	7.52	-1.25	878.80	17.25	17.16	30.17	15.72	15.66
8	1XE	6.2	30.58	22.84	7.52	-1.25	880.80	17.25	17.16	30.19	15.76	15.69
9	LXE	6.3	30.46	22.85	7.52	-1.25	879.20	16.81	16.73	30.04	15.27	15.21
10	1 X E	6.4	30.34	22.66	7.52	-1.25	878.60	16.37	16.28	29.89	14.75	14.69
11	1 X E	6.5	30.22	22.26	7.52	-1.25	879.80	15.90	15.81	29.73	14.19	14.13
м	οÿ		30.35	22.78	7.52	-1.25	878.82	16.43	16.35	29.95	14.99	14.92
S	IG%		0.6	- 1.0	0.0	0.0	0.2	4.3	4.3	0.6	4.3	4.3

IMPACT G0702/R84-8 AMPLI AS VG:VG1=VG2 VG3=-1.17V Compression : 3.0 dB

Ēnr	Site	Freq GHz	Ps -3dB dBm	Gass dB	vd v	Vg V	Id mA	Rend Drain %	Rend Ajou X	Ps-1 dBm	Rend-1 Drain %	Rend-1 Ajoute Ł
1	3 X C	5.5	30.17	19.71	7.59	-1.16	917.10	14.94	14.78	29.88	13.96	13.87
2	3 X C	5.6	30.24	19.90	7.60	-1.16	915.60	15.19	15.03	29.94	14.18	14.09
3	3XC	5.7	30.18	19.92	7.59	-1.16	916.10	14.99	14.84	29.90	14.06	13.97
4	3 X C	5.8	30.20	20.08	7.59	-1.16	916.00	15.06	14.91	29.95	14.22	14.13
5	3XC	5.9	30.46	20.40	7.60	-1.16	915.40	15.98	15.83	30.19	15.02	14.94
6	3xc	6.0	30.57	20.67	7.60	-1.16	914.30	16.41	16.27	30.25	15.25	15.17
7	зхс	6.1	30.59	20.90	7.60	-1.16	914.50	16.48	16.35	30.26	15.26	15.19
8	3XC	6.2	30.56	20.83	7.60	-1.16	915.40	16.35	16.22	30.15	14.87	14.80
9	3XC	6.3	30.52	20.36	7.60	-1.16	914.10	16.23	16.08	30.03	14.49	14.40
10	3XC	6.4	30.51	19.24	7.60	-1.16	913.50	16.20	16.01	29.72	13.52	13.42
11	зхс	6.5	30.43	18.42	7.60	-1.16	913.00	15.91	15.68	29.44	12.67	12.55
M	рÿ		30.40	20.04	7.60	-1.16	915.00	15.79	15.64	29.97	14.32	14.23
s	IG %		0.6	3.7	0.1	0.0	0.1	3.9	4.0	0.8	5.5	5.6

IMPACT G0702/R84-8 AMPLI AS VG:VG1=VG2 VG3=-1.0V Compression : 3.0 dB

Enr	Site	Freq GHz	Ps →3dB dBm	Gass dB	vđ v	Vg V	Id mA	Rend Drain %	Rend Ajou X	Ps-1 dBm	Rend-1 Drain %	Rend-1 Ajoute %
12	2XC	5.5	30.34	21.80	7.04	-1.01	971.70	15.81	15.70	29.95	14.47	14.41
13	2XC	5.6	30.43	Z1.69	7.05	-1.01	970.30	16.14	16.03	30.04	14.74	14.68
14	2XC	5.7	30.39	21.38	7.05	-1.01	971.10	15.98	15.86	29.96	14.47	14.40
15	2 X C	5.8	30.40	21.31	7.05	-1.01	971.30	16.01	15.89	30.01	14.63	14.56
16	2XC	5.9	30.61	21.38	7.05	-1.01	969.60	16.84	16.71	30.22	15.41	15.34
17	2XC	6.0	30.68	21.40	7.05	-1.01	969.00	17.12	17.00	30.30	15.69	15.62
18	2 X C	6.1	30.74	21.50	7.05	-1.01	968.00	17.38	17.25	30.32	15.79	15.72
19	2xc	6.2	30.66	21.26	7.05	-1.01	968.10	17.06	16.93	30.20	15.32	15.25
20	2XC	6.3	30.57	20.44	7.05	-1.01	967.10	16.72	16.57	30.09	14.97	14.89
21	2 X C	6.4	30.33	19.48	7.05	-1.01	966.40	15.84	15.66	29.91	14.37	14.27
22	2 % C	6.5	30.13	18.99	7.05	-1.01	965.80	15.13	14.94	29.87	14.25	14.14
M	оў		30.48	20.97	7.05	-1.01	968.95	16.37	16.23	30.08	14.92	14.84
s	IG %		0.6	4.4	0.0	0.0	0.2	4.3	4.4	0.5	3.7	3.7

...

--

En	r Site	Frøq GHz	Ps -2dB dBm	Gass dB	⊽d V	⊽g V	Id mA	Rend Drain %	Rend Ajou X	Ps-1 dBm	Rend-1 Drain %	Rend-1 Ajoute X
3	1 238	5.5	30.53	22.04	7.16	-1.59	858.60	18.38	18.26	30.13	16.77	16.68
3	2 2XB	5.6	30.59	22.05	7.17	-1.59	857.10	18.64	18.52	30.19	17.01	16.92
3	3 2XB	5.7	30.56	21.88	7.17	-1.59	857.80	18.50	18.38	30.17	16.90	16.81
3	4 ZXB	5.8	30.55	21.88	7.16	-1.59	858.20	18.47	18.35	30.17	16.92	16.83
3	5 2XB	5.9	30.71	21.95	7.17	-1.59	857.00	19.16	19.04	30.37	17.72	17.63
3	6 2XB	6.0	30.80	22.01	7.17	-1.59	856.30	19.58	19.46	30.48	18.17	18.08
3	7 2XB	6.1	30.80	22.17	7.17	-1.59	856.00	19.59	19.47	30.47	18.14	18.05
3	8 2XB	6.2	30.69	22.25	7.17	-1.59	856.50	19.09	18.97	30.39	17.83	17.75
3	9 2XB	6.3	30.52	21.91	7.17	-1.59	855.90	18.37	18.25	30.26	17.30	17.22
4	0 2XB	6.4	30.22	20.96	7.17	-1.59	855.00	17.16	17.02	30.02	16.38	16.27
4	1 2XB	6.5	29.96	20.27	7.17	-1.59	854.40	16.17	16.02	29.93	16.08	15.96
	Моу		30.54	21.76	7.17	-1.59	856.62	18.46	18.34	30.23	17.20	17.11
	SIGł		0.8	2.7	0.1	0.0	0.2	0.5	5.6	0.6	4.0	4.1

IMPACT G0702/R58-3 AMPLI AS VGS3=-1.20V Compression : 2.0 dB

Enr	Freq Ghz	Site	Ps dBm	Gass dB	vd v	Vg V	Id mA	Rend Drain %	Rend Ajou %
13	5 90	570	30 69	23 05	7 55	-1 50	859 50	18 06	17 97
14	6.00	5x0	30.80	23.08	7 55	-1.50	858.90	18.54	18 45
15	6.10	5 X D	30.70	23.06	7.55	-1.50	859.00	18.12	18.03
16	6.20	5XD	30.75	23.13	7.55	-1.50	859.00	18.33	18.24
17	6.30	5XD	30.78	23.15	7.55	-1.50	860.40	18.42	18.33
18	6.40	5 X D	30.70	23.01	7.56	-1.50	857.80	18.12	18.03
M	∍y	La.,	30.74	23.08	7.55	-1.50	859.10	18.26	18.17
s	IGł		0.2	0.2	0.1	0.0	0.1	1.1	1.1

IMPACT G0702/R58-3 AMPLI AS $\nabla G=\nabla G1=\nabla G2$ $\nabla G3=-1.2\nabla$ Compression : 1.0 dB Largueur du tec : 3.600 mm

Enr	Freq	Site	Ps	Gass	va.	٧g	Iđ	Rend	Rend
	Ghz		dBm	dß	v	v	mA	٤	*
1	5.90	4XE	30.48	23.13	7.22	-1.60	961.50	16.09	16.01
2	6.00	4XE	30.59	23.14	7.22	-1.60	961.80	16.50	16.42
3	6.10	4XE	30.58	23.10	7.22	-1.60	962.70	16.44	16.36
4	6.20	4XE	30.60	23.08	7.22	-1.60	964.20	16.49	16.41
5	6.30	4XE	30.58	22.94	7.21	-1.60	965.30	16.42	16.34
6	6.40	4XE	30.44	22.61	7.21	-1.60	967.30	15.87	15.78
· M	о <u>у</u>	.	30.55	23.00	7.22	-1.60	963.80	16.30	16.22
s	IGł		0.2	0.9	0.1	0.0	0.2	1.6	1.6

IMPACT G0702/R58-3 AMPLI AS VG=VG1=VG2 VG3=-1.2V Compression : 1.0 dB

	Enr	Site	Freq GHz	Ps -2dB dBm	Gass -2dB dB	V d V	Vg V	Id mA	Rend Drain %	Rend Ajou %	Ps-1 dBm	Rend-1 Drain %	Rend-1 Ajoute %
the second se	12 13 14 15 16 17 18 19 20	1xc 1xc 1xc 1xc 1xc 1xc 1xc 1xc 1xc 1xc	5.5 5.6 5.7 5.8 5.9 6.0 6.1 6.2 6.3	30.37 30.43 30.40 30.39 30.59 30.68 30.65 30.59 30.59 30.65 30.59 30.65	21.65 21.59 21.34 21.29 21.35 21.39 21.56 21.69 21.38	7.84 7.84 7.84 7.84 7.84 7.84 7.84 7.84	$\begin{array}{r} -1.58 \\ -1.58 \\ -1.58 \\ -1.58 \\ -1.58 \\ -1.58 \\ -1.58 \\ -1.58 \\ -1.58 \\ -1.58 \\ -1.58 \end{array}$	789.20 788.80 788.90 788.60 790.20 787.80 787.80 787.60 790.00 789.20	17.60 17.85 17.73 17.69 18.49 18.94 18.94 18.50 18.50 18.56	17.48 17.73 17.60 17.56 18.35 18.80 18.65 18.37 18.42	30.06 30.10 30.07 30.27 30.38 30.33 30.25 30.23	16.39 16.56 16.42 16.53 17.19 17.65 17.43 17.10 17.04	16.30 16.47 16.33 17.09 17.55 17.33 17.00 16.95
and the second se	21 22 M	1XC 1XC	6.4 6.5	30.48 30.48 30.51	20.60 20.09 21.27	7.84 7.84 7.84	-1.58 -1.58 -1.58	787.60 788.00 788.81	18.09 18.08	17.93 17.90 18.07	30.11 29.99 30.17	16.60 16.14 16.82	16.48 16.02 16.72
	s	IGł		0.4	2.3	0.0	0.0	0.1	2.6	2.6	0.4	2.9	2.9

IMPACT G0702/R66-7 AMPLI AS VG3=-1.25V Compression : 2.0 dB

Enr Site Freq Ps -2dB Gass ۷d ۷g Id Rend Rend P \$ - 1 Rend-1 Rend-1 Ajou % Drain ¥ Ajoute Drain GHz dBm dB v v mΑ ¥ dBm ¥ 16.30 16.67 16.39 17.55 18.01 17.99 17.93 17.70 15.79 14.26 29.83 29.88 29.84 29.86 30.09 30.21 30.15 30.13 30.02 29.76 29.67 14.66 14.93 14.69 14.89 15.74 16.17 15.99 15.92 15.56 14.64 14.31 21.99 21.93 21.71 21.68 21.67 21.73 21.91 22.04 21.63 20.75 20.20 894.10 885.60 892.10 884.70 881.50 882.30 880.10 878.90 878.10 877.10 877.80 16.20 16.56 16.28 16.46 17.43 17.89 17.87 17.82 17.58 15.66 14.12 30.27 30.33 30.29 14.73 5.5 5.6 5.7 7.30 7.31 7.31 7.32 7.31 7.32 7.31 7.32 7.32 7.32 7.32 7.32 -1.50 -1.50 -1.50 2 X B 2 X B 2 X B 12345678 14.73 15.01 14.77 14.97 15.83 16.26 16.07 16.00 15.64 14.74 14.42 30.29 30.30 30.54 30.65 30.64 30.62 30.56 30.06 -1.50 -1.50 -1.50 -1.50 -1.50 -1.50 -1.50 -1.50 2 X B 2 X B 2 X B 2 X B 2 X B 2 X B 2 X B 5.8 5.9 6.0 6.1 6.2 6.3 6.4 6.5 9 10 2 X B 2 X B 29.62 7.32 14.12 11 2 X B 30.35 7.31 -1.50; 882.941 16.83 16.71 29.95 15.31 15.23 21.57 Mov SIG% 1.0 2.6 0.1 0.01 0.71 6.9 7.0 0.6 4.3 4.3

IMPACT G0702/R66-7 AMPLI AS-VG3=-1.2V Compression : 2.0 dB

Enr	Freq Ghz	Site	PS -2dB dBm	Gass -2dB dB	va	Vg V	Id nA	Ps-1 dBm	Rend-1 Drain %	Rend-1 Ajoute %
25	5.90	6XE	30.66	22.08	7.33	-1 45	861.50	30 36	17 20	
26	6.00	6XE	30.75	22.12	7.33	-1 45	860.70	30 45	17 59	17.12
27	6.10	6 X E	30.66	22.08	7.33	-1.45	860.70	30 36	17 73	17.30
28	6.20	6XE	30.64	22.12	7.33	-1.45	860.50	30.31	17 01	16 03
29	6.30	6XE	30.48	22.07	7.33	-1.45	860.80	30.14	16 38	16 30
30	6.40	6 X E	30.29	21.87	7.33	-1.45	859.30	29.92	15.59	15.51
Me	о х		30.58	22.06	7.33	-1.45	860.58	30.26	16.83	16.75
s	IG%	,	0.5	0.4	0.0	0.0	0.1	0.6	4.3	4.3

Compression : 2.0 dB

IMPACT G0702/R58-3 AMPLI AS VG=VG1=VG2 VG3=-1.2V

Enr	Freq Ghz	Site	Ps -2dB dBm	Gass -2dB dB	Vđ V	Vg V	Id mA	Ps-1 dBm	Rend-1 Drain %	Rend-1 Ajoute X
7 8 9 10 11 12	5.90 6.00 6.10 6.20 6.30 6.40	3 X D 3 X D 3 X D 3 X D 3 X D 3 X D 3 X D	30.73 30.78 30.63 30.56 30.30 30.04	22.01 22.03 22.00 22.06 22.05 21.87	7.40 7.40 7.40 7.40 7.40 7.40 7.40	$ \begin{array}{r} -1.52 \\ -1.52 \\ -1.51 \\ -1.52 \\ -1.51 \\ -1.51 \\ -1.51 \end{array} $	884.80 883.70 883.50 883.20 883.20 884.40 881.20	30.47 30.51 30.38 30.28 30.04 29.75	17.02 17.19 16.68 16.32 15.43 14.48	16.94 17.10 16.59 16.24 15.35 14.40
M	oy		30.51	22.00	7.40	-1.51	883.47	30.24	16.19	16.10
s	IGł		0.9	0.3	0.0	0.4	0.1	1.0	6.5	6.5

.

`

IMPACT G0702/R58-3 AMPLI AS VG=VG1=VG2 VG3=-1.2V Compression : 2.0 dB

IMPACT H0906/R117-5 AMPLI AS VG=VG1=VG2 VG3=-1.3V Compression : 2.0 dB

.

Enr	Site	Freq GHz	Ps dBm	Gass dB	vd V	Vg V	Ps-1 dBm
1 2 3 4 5 6 7 8 9 10 11	3XE 3XE 3XE 3XE 3XE 3XE 3XE 3XE 3XE 3XE	5.50 5.60 5.70 5.80 5.90 6.00 6.10 6.20 6.30 6.40 6.50	29.94 30.00 29.92 30.00 30.29 30.35 30.39 30.42 30.50 30.50 30.50 30.49	23.42 23.29 22.95 22.81 22.75 22.82 22.84 22.84 22.60 22.10 21.86	7.02 7.02 7.02 7.02 7.02 7.02 7.02 7.02	-0.77 -0.77 -0.77 -0.77 -0.77 -0.77 -0.77 -0.77 -0.77 -0.77 -0.77	29.45 29.53 29.44 29.54 29.98 30.02 30.07 30.16 30.23 30.20 30.17
Mo	Моу		30.25	22.75	7.02	-0.77	29.89
S	SIG%		0.8	2.0	0.0	0.0	1.1

Publication aux Journées Nationales Microondes 1987

MODELISATION GRAND SIGNAL DE TEC POUR LA SIMULATION DE CIRCUITS INTEGRES MONOLITHIQUES HYPERFREQUENCES EN GAAS

I. TELLIEZ, B. CARNEZ, M. GAYRAL*, C. RUMELHARD

THOMSON-SEMICONDUCTEURS - D.H.M./D.A.G. - BP 48 - 91401 ORSAY (France) *U.E.R. Sciences, IRCOM, 123, Rue A. Thomas - 87060 LIMOGES (France)

L'expression de Cgs est la suivante :

 $Cgs(fF) = C1 Vgs^{2}+C2 Vds^{2}+C3 Vgs+C4 Vds +C5$ (4)

RESUME

Un modèle grand signal de TEC hyperfréquence a été développé sur le simulateur temporel CIRCEC. Cette modélisation a été validée par la comparaison entre les courbes de saturation en puissance mesurées et simulées.

D'autre part, une comparaison de 2 méthodes de simulation non-linéaire, temporelle et "harmonic balance", a été effectuée sur un même ordinateur (VAX - 11/780).

INTRODUCTION

La conception de circuits intégrés monolithiques hyperfréquences non linéaires tels que les amplificateurs de puissance, les mélangeurs, nécessite l'utilisation d'une description grand signal. Dans ce but, nous avons développé un modèle général de TEC assez simple pour être implanté sur les simulateurs existants et assez souple pour être facilement adapté en fonction de la technologie.

DESCRIPTION DU MODELE

۰.

Le schéma retenu (fig. 1) comporte quatre éléments non linéaires : Ids, Igs, Igd et Cgs. Les sources de courants Ids, Igs, Igd sont décrites par des fonctions analytiques dérivées des caractéristiques statiques mesurées en impulsions pour éliminer l'influence des effets thermiques :

Ids = (a1+a2 Vgs+a3 Vgs²) th [(a4 +a5 Vgs)Vds] + (a6 + a7 Vgs)Vds (1)

$$Igs = Igso (exp (a Vgs) - 1)$$
 (2)

b3 (b4 - b5 Vgs) Idg = b1 (1 + b2 Vds) (3) [1]

Les valeurs des sept éléments fixes et l'expression de Cgs (Vgs, Vds) ont été obtenues à partir de mesures de paramètres 5 petit signal pour différentes polarisations de Vgs et Vds, dont on a extrait le schéma équivalent. Le choix de cette expression a été fait après avoir vérifié que Cgs ne varie pas lorsque la température moyenne du transistor change, ce qui est le cas pour la mesure en petit signal pour différentes polarisations.

Cette modélisation a été appliquée à un transistor de moyenne puissance (longueur de grille = 1 μ m, largeur de grille = 600 μ m, tension de pincement = -2.5 V). Les paramètres utilisés dans les équations (1), (2), (3) et (4), ainsi que les valeurs des éléments fixes sont contenus dans le tableau I.

La figure 2 montre les caractéristiques statigues I-V obtenues par simulation sur CIRCEC ainsi que les mesures statiques en impulsion.

COMPARAISON MESURES-SIMULATION

A l'aide de ce modèle, la réponse permanente à une excitation de grande amplitude a été simulée (fig. 3). L'impédance de charge optimale en puissance mesurée à 6 GHz est simulée par une résistance et une inductance parallèle : YL (mS) = 14.7 - j 6.37. Une inductance et une résistance série permettent la simulation . de l'adaptation petit signal en entrée.

La figure 4 montre la courbe de saturation en puissance pour la charge optimale à 6 GHz, obtenue à l'aide du simulateur CIRCEC. Les courbes en traits pleins résultent des mesures de cinq transistors différents dans les mêmes conditions de polarisations et de charge à 6 GHz.

COMPARAISON "HARMONIC BALANCE" - CIRCEC

.<u>CIRCEC</u> [2] est un progiciel, commercialisé par Thom'6, qui permet la simulation de circuits électriques linéaires ou non-linéaires dans les 3 régimes de calcul : statique, petits signaux sinusoïdaux, temporel.

.Le programme LISA (LImoges Spectral Analysis) développé à l'IRCOM de Limoges est fondé sur la méthode "Harmonic Balance" [3], [4]. -<u>Une première comparaison</u> de ces simulateurs sur un même ordinateur a été effectuée en utilisant le circuit présenté en figure 3, dans lequel la capacité Cgs du modèle a été fixée à 0,85 fF et le retard tau mis à zéro.

Le tableau II résume les résultats de ces simulations pour différentes amplitudes du générateur hyperfréquence. L'amplitude 1.8 de ce générateur correspond à une compression du gain en puissance d'environ 2.7 dB.

Cette approche confirme la concordance des résultats obtenus par les deux types de méthodes d'analyse (cf [5]).

L'établissement du régime permanent, principal inconvénient des méthodes temporelles, est obtenu dans CIRCEC en moins de 12 périodes : ce temps a été fixé pour les différentes amplitudes du générateur, ce qui donne un temps total CPU d'environ 190 s. D'autre part, les temps de calcul de LISA pourraient être abaissés en diminuant la précision de l'erreur et le nombre d'échantillons (N = 256). La méthode d'équilibrage harmonique semble plus adaptée à la simulation de courbes de puissance. Quand la saturation ce la puissance de sortie du TEC augmente, les temps de calcul des deux simulateur sont du même ordre de grandeur.

CONCLUSION

Le modèle grand signal proposé permet une bonne précision des puissances dans les circuits. Les résultats des simulations avec ce modèle dans LISA et CIRCEC sont presque identiques, les temps de calcul aussi quand le TEC est fortement saturé en puissance. L'étude comparative (convergence, temps de calcul, ...) se poursuit.

REFERENCES BIBLIOGRAPHIQUES

 M. Corea de Alburquerque, J. Obregon "A New Approach to Fondamental Fre Analysis and Optimization of non-Frequency Analysis and Optimization of Microwave Circuits" non-linear Proceedings 15th European Microwave Conférence, Paris 1986 [2] "Circec : A Time Domain Program Analysis for Non-Linear Circuits" THOMSON-Informatique Services [3] F. Filicori "Non-Linear Microwave Circuit Analysis Using Harmonic Balance Techniques" Proceedings 15th European Microwave Conference, Sept. 1985, p 1104-1109 [4] M.S. Nakhla, J. Vlach "A Peecewise Harmonic Balance Technique for Determination of Periodic Response of Non-Linear Systems' IEEE Transactions on Circuit and Systems, Vol. CAS-23 n°2, Feb. 1976 [5] T. Brazil, S. El. Rabaie, E. Choo. V. Fusco, C. Stewart Large-Signal FET Simulation Using Time Domain and Harmonic Balance Methods"

IEEE Proceedings vol. 133, Pt. H. n° 5 Oct. 1986, p 363-367











Fig Z : CARACTERISTIQUES 1-V - Y gs VARIE DE -3V & 0.5V par pas de 0.5 V







Figure 4 : COURBE DE SATURATION EN PUISSANCE COMPARAISON - SIMULATION CIRCEC et MESURES

AMPLITUDE DU	PIN EN MW			Pou	T (FD) EN P	-164	POUT (2	TEMPS	
GENERATEUR H.F.	LISA	CIRCEC	AP/P Z	LISA	CIRCEC	1P/P	LISA	CIRCEC	LISA EN
0.5	3.58	3.59	0.14	43.2	43.71	1.17	C.030	0.028	30
1.0	14.35	14.38	0.1	170	172.3	1.35	C.491	0.472	50
1.2	20.83	20.88	0.24	230	231.5	0.67	0.827	0.798	70
1.3	24.58	24.64	0.23	248	249,3	0.53	0.823	0.805	100
1.5	32.77	32.83	0.17	274	275.2	0.79	0.768	0.767	200
1.8	46.41	46.49	0.18	304	305.2	0.4	0.732	0.841	280

TABLEAU II

Publication présentée à European Microwave Conference 1989

OPTIMUM DESIGN AND REALIZATION OF MMIC POWER AMPLIFIERS G. MONTORIOL, I. TELLIEZ, C. RUMELHARD

ABSTRACT :

This paper describes a methodology to design MMIC multistage amplifiers with the aims of maximum output power and minimum DC consumption. This method is illustrated with the example of an X Band amplifier. This circuit, with a size of 2.8 X 4 mm_2 exhibits an output power greater than 1.5 W, from 7 to 10.5 GHz with a power added efficiency of 20%.

INTRODUCTION:

Power amplifier design has to take into account a consumption constraints, that are sometimes as much important as the output power, especially for airborne phased array antennas applications. From appropriate power measurements, a method has been defined to design multistage amplifiers with an optimization of their gate width, for a given power objective. This method was checked out with large signal simulations, that can give the compression level and the FET matching for each stage of a three stage X band amplifier. Four of these amplifiers were assembled in parallel using two Wilkinson couplers.

CIRCUIT DESIGN

Knowing the power per gate width unity, the last stage gate width can be inferred from the wanted amplifier output power and the estimated losses of the output network. To optimize the amplifier efficiency, the gate width of the previous stages must be minimized. With this end in view, the optimal power load at the upper operating frequency must be presented at the output of the first two stages. The gain can be flattened by gradually introducing a mismatch while decreasing the frequency.

This last condition leads to know perfectly the diagram of the 1 dB power compression as a function of the load, which is different from the usual load pull contours, that shows constant output levels, but for different compression ratios.

If the goal is that the amplifier does not compress more than 1 dB, the driver stages must operate linearly, but also provide enough power.

Annexes

This method has been tested on a X Band 3 stage amplifier. For an amplifier output power of 1.4 W (that is to say 31.5 dBm), since the output network has a loss of 0.8 dB, the power at the drain terminals of the last stage has to reach 32.3 dBm. Assuming these transistors provide a 25.5 dBm/mm power, this implies a total gate width of 4800 μ m, which can be divided in 4 FET's of 16 X 75 μ m.

Such transistors have a linear gain of 7 dB. To know the 1 dB compression power of the previous stage, 5 dB must be added to the 25.3 dBm :

- 1 dB from gain compression of the last stage
- 1 dB loss in the input matching network of the 3 rd stage
- 1 dB mismatch loss of the 2nd stage
- 2 dB to operate in linear conditions.

The ouput power (at 1 dB compression point) of the 2nd stage transistors is then equal to 32.3 dBm - 2 dBm = 30.3 dBm, which corresponds to a total gate width of 2880 μ m (that can be realized with 2 FETs of 16 X 90 μ m). These transistors have wider gate fingers, so their linear gain is only equal to 6 dB. With similar argument the first stage has a total gate width of 1440 μ m.

In this discussion, it was supposed that the stages were made with only one FET. In fact, to get optimum matching, MMIC should be designed with a tree shaped configuration [1], [2].

If elementary FETs of smaller width are selected, a greater maximum gain and a better thermal dissipation will be achieved, but this implies a more complex implementation of the circuit [3], [4], and also much more possible oscillations on odd modes [5].

To maximize the efficiency of a multistage amplifier, this calculation shows that the associated gain of the FET is more important than its maximum power.

<u>PROCESS</u>

The MMIC were fabricated at DAG using a standard MMIC process. Selective N and N^+ ion implantation is employed to form the MESFET structure. After formation of ohmic contacts, the Schottky barrier gates is formed using electron beam lithography (gate length = 0.7 μ m). A first level metal interconnect is deposited for interconnection and capacitor bottom plates. Silicon nitride dielectric used for the MIM capacitors is then deposited followed by the second level to form the capacitor top plates and for realizing components such as spiral inductors as well as for transmission lines. The next step is a level of plated metal that forms air bridge interconnects. The substrate is thinned, via holes etched, the back side metallized and the wafer separated into individual MMIC's.

<u>RF PERFORMANCES</u>

Once realized, the amplifiers are RF tested automatically, at a lower drain voltage so that the thermal dissipation is induced on the chuck. The chips were sorted out with lower biasing voltages than normal, and this test gives a yield around 40%. The chips are very easy to use, as the external bonding circuit has no influence on the operating performances.

The figure 1 shows the small signal gain evolution and the return losses for three amplifiers from the same wafer. A gain of 18 dB can be obtained over the 7 to 10.5 GHz range. The figure 2 shows that the 1 dB compression power is greater than 1.5 W from 7 to 10.5 GHz. The consumption of 800 mA gives a power added efficiency of 20%.

CONCLUSION

A method to design MMIC multistage amplifiers, that can optimize the output power and the consumption, was presented. A 1.5 W X Band amplifier was fabricated, and its successfull performances have established confidence in the design method. Large signal simulations also allow design validation.

BIBLIOGRAPHY

- 1 D. PAVLIDIS, et al A New, Specifically Monolithic Approach to Microwave Power amplifiers, IEEE MTT Symposium, 1983
- 2 C. RUMELHARD, et al A Comparison Between Different Configurations of Monolithic Amplifiers On GaAs, S.B.M.O. 1987, Rio Janeiro
- 3 R.B. CULBERTSON, D.C. ZIMMERMAN A 3 W Band Monolithic Variable Gain Amplifier IEEE MTT Symposium, 1983
- 4 R.G. FREITAG, et al Wideband 3 W Amplifier Employing Cluster Matching IEEE MTT Symposium, 1988
- 5 R.G. FREITAG, et al Stability and Improved Circuit Modelling Considerations for High Power MMIC Amplifier IEEE, MTT Symposium, 1988

ACKNOWLEDGEMENT

This work was supported by the Direction des Recherches Etudes et Techniques under contract N° 87.34.497.

Annexes








Figure 3 : Photograph of the chip

Publication dans les annales des télécommunications

434

pp. 434-442

Conception assistée par ordinateur des circuits intégrés monolithiques hyperfréquences

Christian RUMELHARD * Yves ARCHAMBAULT *

Isabelle TELLIEZ *

Résumé

La conception assistée par ordinateur des circuits intégrés monolithiques hyperfréquences sur GaAs doit associer deux domaines différents : d'une part, la simulation de circuits hyperfréquences, prenant en compte les phénomènes non linéaires avec le développement de nouveaux modèles et d'algorithmes de simulation temporels ou à équilibrage harmonique ; d'autre part, les algorithmes de dessin de circuits intégrés qui ont été développés pour les circuits logiques (sur silicium ou GaAs). L'association de ces deux types d'algorithmes permet de réaliser un poste de travail de CAO pour circuits intégrés monolithiques hyperfréquences. Deux exemples de réalisation de circuits intégrés monolithiques conçus avec ces outils sont présentés.

Mots clés : Conception assistée, Circuit intégré monolithique, Circuit hyperfréquence, Arséniure gallium, Simulation numérique, Modèle non linéaire, Disposition éléments.

COMPUTER AIDED DESIGN OF MICROWAVE MONOLITHIC INTEGRATED CIRCUITS

Abstract

Computer aided design of microwave monolithic integrated circuits must combine two different fields. The first domain is the simulation of microwave circuits taking into account non linear aspects development of time domain and harmonic balance simulation algorithms specialized for microwave circuits. In the second place are found, the layout algorithms which were developed for logic circuits (on Si or GaAs). The association of these two types of algorithms leads to the constitution of a CAD workstation for microwave monolithic integrated circuits. Two examples of design and realization of integrated circuits with these tools are presented.

Key words : Computer aided design, Monolithic integrated circuit, Microwave circuit, Gallium arsenide, Numerical simulation, Non linear model, Layout.

Sommaire

- I. Introduction.
- II. Simulation électrique.
- III. Schéma et dessin des circuits.
- IV. Quelques comparaisons conception-mesures.

V. Conclusions et perspectives.

Bibliographie (11 réf.).

I. INTRODUCTION

I.1. La CAO des circuits intégrés monolithiques hyperfréquences.

Depuis l'apparition du premier circuit intégré monolithique hyperfréquence sur GaAs [Pengelly, 1975], cette activité s'est beaucoup étendue. Actuellement, une cinquantaine de laboratoires universitaires ou d'entreprises privées travaillent sur ce type de circuits dans le monde et une quinzaine de fonderies proposent leurs services à des concepteurs extérieurs. Le développement de ce domaine s'appuie sur la mise au point de plusieurs outils différents.

En premier lieu, la technologie : en ce qui concerne les circuits monolithiques, elle n'est pas totalement stabilisée. Sauf pour les circuits destinés aux plus basses fréquences, certaines étapes de la fabrication sont encore en évolution (dépôt de grilles inférieures à $0,5 \mu m$, utilisation de couches actives épitaxiées ou d'hétérojonctions, passivation des transistors).

En ce qui concerne les tests, la mise en œuvre de mesures sous pointes en hyperfréquences se généralise. Cette technique permet de mettre en place des tests hyperfréquences de tous les circuits d'une plaquette (tests à 100 %) et son excellente précision autorise des caractérisations très fines de composants passifs ou actifs pour en extraire des modèles très détaillés.

Une autre activité importante est la conception des circuits qui est, elle aussi, très évolutive puisque la plupart des solutions convenant aux circuits hybrides doivent être adaptées, ou même réinventées,

* Thomson hybride et microondes/DAG, BP 48, F 91401 Orsay, France.

ANN. TÉLÉCOMMUN., 43, nº 7-8, 1988

C. RUMELHARD. - CAO DES CIRCUITS INTÉGRÉS MONOLITHIQUES

lors du passage en monolithique. Ceci est dû au fait que certains composants utilisés en hybride n'existent pas (diodes gunn) ou sont très différents dans leurs caractéristiques lorsqu'ils sont réalisés en monolithique (diodes varactor, diode PIN, ...). Des exemples d'une telle évolution sont donnés par l'apparition des amplificateurs distribués [Ayasli, 1982], les topologies arborescentes pour les amplificateurs de puissance [Pavlidis, 1983], les déphaseurs vectoriels [Versnaeyen, 1987] ou les mélangeurs à éléments localisés [Putnam, 1987]. Tous ces circuits ont été développés pour satisfaire aux contraintes particulières des circuits monolithiques.

L'avantage essentiel des circuits monolithiques est leur faible coût, obtenu grâce aux techniques de réalisation collective et leur miniaturisation qui conduit à consommer peu de surface de GaAs. La conséquence est l'impossibilité d'ajustage final, contrairement à ce qui se passe pour les circuits hybrides. Cet aspect implique d'avoir accès à des moyens de conception assistée (simulation et dessin) très puissants, associés à des bibliothèques de modèles très complètes. Le fait de pouvoir augmenter la maîtrise de la conception assistée a pour résultat immédiat de diminuer le nombre, la durée et donc le coût, des cycles conception-réalisation des circuits.

Il est donc de première importance de développer des outils de CAO adaptés au monolithique. Mais, ces outils doivent évidemment prendre en compte les évolutions récentes dans la simulation des circuits hyperfréquences, telles que l'apparition des modèles et des algorithmes de simulation non linéaire [Obregon, 1987]. Pour les circuits intégrés logiques, il existe depuis quelques temps déjà, le concept de poste de travail intégré de CAO qui associe la simulation, le dessin et le contrôle des règles technologiques et électriques pour la conception des circuits. Dans ce cadre, la constitution d'un ensemble d'outils de conception aboutit à la définition d'un poste de travail de CAO, spécifique aux circuits monolithiques hyperfréquences.

De tels systèmes sont apparus récemment dans des formes plus ou moins élaborées [Abronson, 1987] ou sont en cours d'étude [Hoffman, 1987]. Une fois développés, ils ne seront pas réservés aux circuits monolithiques et ils pourront être utilisés ou s'adapter à la conception des circuits hybrides dont l'évolution actuelle fait appel à des réalisations collectives qui tendent à diminuer les réglages pour diminuer les coûts. Il s'agit, par exemple des MHMIC (miniaturized hybrid microwave integrated circuits).

I.2. Description d'un poste de travail.

La figure 1 décrit les parties essentielles d'un poste de travail de CAO pour circuits intégrés monolithiques hyperfréquences. Certains des blocs correspondent à des bibliothèques de modèles (schémas, modèles



FIG. 1. — Schéma d'un poste de travail pour CAO de circuits intégrés monolithiques hyperfréquences. CAD workstation for MMICS.

électriques, cellules prédessinées fixes ou paramétrées) contenues dans une base de données et alimentant des algorithmes de saisie de schéma, de simulation, d'aide au dessin ou de traduction de dessin en commandes pour les machines de masquage électronique ou optique.

Les flèches indiquent les couplages qui peuvent exister entre les différents algorithmes ou entre modèles et algorithmes. Ce poste de travail peut être situé sur un seul microordinateur ou sur plusieurs ordinateurs de tailles différentes associés en réseau ou en grappes (ou cluster). Dans ce dernier cas, le poste de travail est réparti : le dessin peut être exécuté localement, tandis que les exécutions lourdes (simulations non linéaires, fracturation, ...) sont exécutées sur de plus gros ordinateurs ou sur d'autres microordinateurs en fonction de leur disponibilité.

Les exemples qui seront donnés ci-dessous ont été exécutés sur un réseau constitué de deux vax 780 et de plusieurs MICROVAX. Les logiciels qui ont été utilisés sont, d'une part un poste de travail Silvar Lisco pour le dessin (logiciel Princess), la saisie de schémas (logiciel sDs) et la base de données et d'autre part les logiciels Esope et Circec de Thom'6 et Lisa de l'Université de Limoges pour les simulations linéaires ou non linéaires. La constitution d'un poste de travail spécialisé pour les circuits intégrés monolithiques hyperfréquences a consisté à assembler ces différentes briques de base par des interfaces appropriées, développées pour la circonstance. Ces travaux ont été effectués en symbiose avec le développement d'une bibliothèque de modèles pour une fonderie de circuits monolithiques sur GaAs.

A part la saisie de schéma qui ne présente pas de difficulté particulière, chacun des rectangles de la figure 1 comporte des développements spécifiques aux circuits hyperfréquences. Ce sont ces spécificités qui seront examinées dans les paragraphes suivants.

ANN. TÉLÉCOMMUN., 43, nº 7-8, 1988

2/9

C. RUMELHARD. - CAO DES CIRCUITS INTÉGRÉS MONOLITHIQUES

II. SIMULATION ÉLECTRIQUE

II.1. Bibliothèque de modèles linéaires.

La plupart des éléments passifs des circuits monolithiques fonctionnent en linéaire quelle que soit l'amplitude du signal et les éléments actifs (transistors ou diodes) sont souvent utilisés en petit signal. Il est donc utile, pour ces composants, d'avoir des modèles linéaires utilisables par des programmes de simulation. A titre d'exemple, il sera décrit un modèle d'inductance spirale et un schéma équivalent linéaire de transistor à effet de champ.

II.1.1. Inductance spirale.

436

Le dessin d'une inductance spirale est donné sur la figure 2a et son schéma équivalent sur la figure 2b. Les valeurs de l'inductance, de la résistance et des capacités parasites, sont fournies par des modèles électromagnétiques [Parisot, 1984] qui sont contrôlés par des mesures systématiques de paramètres de répartition ou paramètres S d'inductances sous pointes.



FIG. 2. — Dessin d'une inductance spirale (a) et de son schéma équivalent (b).

> Layout of a spiral inductor (a) and its equivalent circuit (b).

La figure 3 représente un ensemble de motifs d'inductances et le tableau I montre les valeurs des éléments du schéma équivalent après extraction à partir de mesures effectuées sur 30 motifs identiques.

Ann. Télécommun., 43, nº 7-8, 1988



FIG. 3. — Exemple de motifs pour tester les valeurs des inductances spirales.

Example of patterns pour les inductances de la figure 3.

TABLEAU I. — Mesures et valeurs théoriques pour les inductances de la Figure 3.

Type d'inductance	L	R	C10	C ₂₀	C 12
	nH	Ω	fF	f F	f F
L1 Moyenne	1,51	1,83	45,2	34,7	1,7
écart-type %	0,3	4,6	1,6	2,2	8,8
théorique	1,49	1,67	57,9	46,2	
L ₃ Moyenne	0,54	0,79	28,9	23,1	4,8
écart-type %	0,3	2,1	0,7	1,6	6,4
théorique	0,53	0,81	34,3	30,8	

Dans cet exemple, le schéma équivalent comporte aussi une capacité entre les deux extrémités. Les valeurs d'inductance calculées à partir d'un modèle théorique sont en bon accord avec les valeurs du schéma extrait de la mesure.

II.1.2. Transistor simple et double grille en petit signal.

Le schéma équivalent d'un transistor à effet de champ (TEC) en petit signal est donné sur la figure 4.



FIG. 4. - Schéma équivalent d'un TEC monogrille.

Equivalent circuit of a single gate FET.

Annexes

TABLEAU II. – Valeurs des éléments du schéma équivalent d'un TEC simple grille ayant deux doigts de 75 μ m \times 0,5 μ m.

C. RUMELHARD. - CAO DES CIRCUITS INTÉGRÉS MONOLITHIQUES

Fréquence = 10 GHz $V_{ds} = 3 V$ Gm mS F_{max} GHz Cgs fF C_{gd} fF Cas fF R_{ds} Ω R_{i} Ω R_g Ω $\frac{R_s}{\Omega}$ L₄ pH Lg pH pS GHz Gmax MUG ĸ dB dB dR $I_{ds} = I_{dss}$ 22,7 6,7 32 8 Movenne 127 23,3 9,0 2,3 16,5 392 6,4 2,1 58 91 29.8 61.4 0.37 16.9 11.7 Ecart-type (%) 8 15.8 6,3 24.8 2,5 15 21 16 15,6 7,0 2,9 10,22 $I_{ds} = I_{dss/2}$ Movenne 101 24,4 5,4 31 16.5 25 434 7,0 2,1 6,3 2 -58 91 26,2 55,7 10,1 15.9 0,38 8 9,5 13,9 Ecart-type (%) 6 14 17.8 24 8 21 16 10.2 6,2 3,0 2,6 7,12 $I_{\rm ds} = I_{\rm dss/5}$ 82 Movenne 26.0 30 10.9 2.9 7,3 19,7 2,1 58 21 536 27 91 21,0 0,44 48,3 8,1 14,5 Ecart-type (%) 6 4,7 8 13,8 13.2 16 24,8 16 10.3 6.7 5.7 3.5 6.89

G_m : transconductance.

- : temps de parcours.

 R_i : résistance du canal.

 F_c : fréquence de coupure.

 F_{max} : fréquence maximale d'oscillation. MUG : gain maximal unilatéralisé de Mason.

K: facteur de stabilité.

Le tableau II indique les valeurs des éléments du schéma équivalent pour un transistor constitué de deux doigts de 75 μ m \times 0,5 μ m. Les mesures sont moyennées sur un grand nombre de transistors, ce qui permet aussi de donner des écarts-types. Une autre possibilité consiste à tracer les éléments du schéma équivalent en fonction de V_{gs} et V_{ds} [Castagne, 1988].

La figure 5 donne le schéma équivalent petit signal pour un TEC bigrille. Ce schéma représente deux TEC en montage cascode, il décrit le comportement du bigrille dans un amplificateur à commande de gain. La figure 6 précise la corrélation entre les paramètres S calculés avec ce type de schéma équivalent et les paramètres S mesurés sur des transistors.



Fig. 5. - Schéma équivalent d'un transistor bigrille.



FIG. 6. — Paramètres de répartition mesurés (points et calculés (lignes) pour un bigrille de 2 largeurs de 150 \times 0,5 μ m pour $V_{ds} = 4 \text{ V}$; $V_{g1s} = 0 \text{ V}$; et $V_{g2s} = + 0,5 \text{ V}$; fréquences : 2 à 18 GHz.

Measured (dots) and calculated (lines) S parameters for a dual gate FET having two gates of $150 \times 0.5 \ \mu m$ for $V_{ds} = 4 \ V$; $V_{g1s} = 0 \ V$; $V_{g2s} = + 0.5 \ V$ (2-18 GHz).

II.2. Simulation linéaire.

Les programmes de simulation linéaires, comme Esope, Tec-line, Touchstone ou Supercompact, permettent de simuler des circuits dans lesquels sont utilisés les modèles décrits ci-dessus. Du fait de leur fonctionnement en linéaire, il est aussi possible d'effectuer des optimisations en fonction d'un ou plusieurs objectifs, tels qu'un gain ou un facteur de réflexion. Ceci conduit à des valeurs d'éléments à réaliser. Mais, comme il a été vu plus haut, chaque

ANN. TÉLÉCOMMUN., 43, nº 7-8, 1988

Equivalent circuit of a dual gate FET

élément comporte une tolérance qui décrit, d'une part la différence entre le modèle et la réalité et, d'autre part les dispersions de fabrication. La prise en compte des tolérances peut conduire à un autre type d'optimisation qui consiste, non pas à rechercher un optimum nominal, mais à optimiser les rendements de fabrication. Pour cela, il faut plutôt faire une optimisation sur les pires cas. Un exemple un peu simpliste consiste à adapter une résistance R à un générateur de résistance R_0 , à travers deux tronçons de lignes quart d'onde dans la bande 5 à 15 GHz. Cette adaptation doit être faite en tenant compte du fait que certains paramètres comportent des tolérances. Dans cet exemple, le paramètre variable est l'impédance caractéristique des deux tronçons quart d'onde qui sont susceptibles de varier de \pm 20 %. Sur la figure 7 (courbes en pointillé), une optimisation nominale a été effectuée à l'aide d'un algorithme d'optimisation du type min-max (courbe a) qui donne pour optimum : $Z_1 = 80 \Omega$, $Z_2 = 125 \Omega$. Un calcul de pire cas prenant en compte la tolérance sur les impédances Z_1 et Z_2 , donne les courbes b et c qui amènent un facteur de réflexion maximal de 0,6. Les courbes en trait plein représentent le résultat d'une optimisation effectuée en utilisant l'algorithme d'optimisation à tolérances fixes du simulateur Esope. Cette fois, c'est l'enveloppe des pires cas qui a été optimisée à ondulation minimale (courbe e) et le pire cas des facteurs de réflexion dans la bande est 0,48. Ce nouveau résultat a pour effet d'augmenter le rendement de fabrication d'un tel circuit.



Ρ,

FIG. 7. — Adaptation par quarts d'onde ayant des impédances caractéristiques variant de \pm 20 % entre une charge de 200 Ω et une source de 50 Ω .

(---) Optimisation de type min max : $Z_1 = 80 \Omega$, $Z_2 = 125 \Omega$. a : optimisation nominale ; b, c : pire cas.

(---) Optimisation à tolérances fixes : $Z_1 = 89 \ \Omega$, $Z_2 = 154.5 \ \Omega$. d : courbe nominale ; e, f : pire cas.

Matching by quarter wavelength lines having characteristic impedances varying of \pm 20 % between a load of 200 Ω and a source of 50 Ω .

(---) Min max optimization : $Z_1 = 80 \Omega$; $Z_2 = 125 \Omega$. a : nominal optimization ; b, c : worst case.

(--) Fixed tolerance optimization : $Z_1 = 89 \Omega$; $Z_2 = 154.5 \Omega$. d : nominal response ; e, f : worst case.

ANN. TÉLÉCOMMUN., 43, nº 7-8, 1988

C. RUMELHARD. - CAO DES CIRCUITS INTÉGRÉS MONOLITHIQUES



FIG. 8. — Schéma du modèle non linéaire de TEC. FET non linear equivalent circuit.

II.3. Modèles non linéaires.

La plupart des circuits comportant des éléments actifs en hyperfréquence utilisent ces éléments dans des domaines non linéaires (amplificateurs de puissance, oscillateurs, mélangeurs, etc.). Il est donc nécessaire de posséder des modèles non linéaires pour la simulation de ces circuits. La figure 8 représente un schéma équivalent de transistor où les nonlinéarités sont contenues dans les sources de courants $I_{\rm ss}$, $I_{\rm dg}$ et $I_{\rm ds}$ et la capacité $C_{\rm gs}$ [Telliez, 1987]. Les expressions de ces courants, données ci-dessous, sont obtenues par approximation des caractéristiques tracées en impulsions pour s'affranchir des phénomènes thermiques dans les transistors.

Les expressions données ci-dessous de ces courants sont obtenues par approximation des caractéristiques statiques mesurées en impulsions pour s'affranchir des phénomènes thermiques dans les transistors :

$$I_{ds} = (A_1 + A_2 V_{gs} + A_3 V_{gs}^2) \tan[(A_4 + A_5 V_{gs}) V_{ds}] + (A_6 + A_7 V_{gs}) V_{ds} ,$$
$$I_{gs} = I_{gs0}[\exp(kV_{gs}) - 1],$$

 $I_{dg} = B_1(1 + B_2 V_{ds} B_3) (B_4 - B_5 V_{gs}).$

L'expression de C_{gs} est la suivante :

 $C_{\rm gs}({\rm fF}) = C_1 \, V_{\rm gs}^2 + C_2 \, V_{\rm ds}^2 + C_3 \, V_{\rm gs} + C_4 \, V_{\rm ds} + C_5 \, .$

Le choix de cette expression a été fait après avoir vérifié que C_{ss} ne varie pas lorsque la température moyenne du transistor change.

Le tableau III donne les valeurs des coefficients ci-dessus pour un transistor constitué de 4 grilles en parallèle de 150 μ m \times 1 μ m.

II.4. Simulation non linéaire.

De tels modèles peuvent être utilisés pour effectuer des simulations non linéaires à l'aide de programmes temporels, tels que Circec ou Lisa (Université de Limoges).

Annexes

6/9

Annexes

20 1

15

C. RUMELHARD. - CAO DES CIRCUITS INTÉGRÉS MONOLITHIQUES

Elément non linéaire	Coefficients		
I _{gs} en mA	$\begin{array}{rcl} I_{gs0} &=& 3.6 \cdot 10^{-9} \\ k &=& 31.7 \end{array}$		
J _{gd} en mA	$B_1 = 1,75 \cdot 10^{-3}$ $B_2 = 4 \cdot 10^{-3}$ $B_3 = 2,6$ $B_4 = 3$ $B_5 = 0,8$		
J _{ds} en mA	$A_1 = 110 A_2 = 77 A_3 = 11 A_4 = 2,1 A_5 = 0.125 A_6 = 5 A_7 = 0,7$		
C _{gs} en fF	$C_1 = 26 C_2 = -0.6 C_3 = 314 C_4 = 25 C_5 = 915$		





FIG. 9. - Schéma du circuit simulé, Diagram of the simulated circuit.

La figure 9 représente un exemple de circuit et les courbes de la figure 10, les résultats de simulation comparés à des mesures sur le même type de tran-

MODELE ALL FONDAMENTAL



16

in

Comparison between power measurement and simulation with CIRCEC on the fundamental mode for the circuit of figure 9.





Current and voltage on the drain of the FET of the diagram of Figure 9.

sistor. La figure 11 montre comment se fait l'exploration de la caractéristique $I_D = f(V_D)$ du transistor. Ce type de calcul peut aussi donner les excursions en tension ou en courant à l'entrée du transistor.

Ces simulations ont conduit à des résultats identiques avec un programme temporel (Circec) et un programme du type équilibrage harmonique.

La simulation non linéaire de ce type de circuit est encore en pleine évolution et devrait être bientôt appliquée à d'autres types de circuits non linéaires, tels que les mélangeurs.

III. SCHÉMA ET DESSIN DES CIRCUITS

III.1. Schémas des circuits.

Contrairement à ce qui se passe pour les circuits logiques, la faible complexité des circuits monolithiques hyperfréquences a pour conséquence que le schéma équivalent des circuits n'est que peu utilisé dans le cycle de conception. Il sert surtout après coup pour éditer sous forme présentable un schéma qui est utilisé dans les descriptions et les explications du dossier de fabrication ou lors de la rédaction de notices ou de rapports. Il doit donc pouvoir être extrait de la dernière simulation du circuit. Dans le poste de travail qui est décrit ici, un programme permet de réaliser ce schéma équivalent.

Une fois la première simulation terminée, le petit nombre de composants d'un circuit hyperfréquence permet d'effectuer directement le dessin. Mais pour cela, il est préférable de disposer en bibliothèque de cellules graphiques qui vont faciliter la réalisation du dessin.

ANN. TÉLÉCOMMUN., 43, nº 7-8, 1988

III.2. Bibliothèque de cellules élémentaires et dessin des circuits.

440

La figure 2 a illustré ce que peut être un dessin d'inductance spirale. En réalité, un algorithme interne au programme de dessin doit permettre d'effectuer cette représentation en entrant simplement le nombre de tours et le diamètre extérieur ou bien, mieux encore, le nombre de tours et la valeur de l'inductance à représenter. Il s'agit d'une cellule paramétrée.

Le même principe peut être adapté pour les résistances, les capacités, les trous métallisés, les diodes ou les transistors : un certain nombre de cellules prédessinées ou paramétrées sont à la disposition du concepteur (voir [Thomson hybrides et microondes, 1987]) qui n'a plus qu'à les appeler, les placer et les relier par des connexions qui sont elles-mêmes des composants puisqu'en hyperfréquences il s'agit de tronçons de lignes ayant une impédance caractéristique et un exposant linéique de propagation complexe. Chacune des cellules ainsi introduite en bibliothèque a le gros avantage de respecter les contraintes technologiques, ce qui conduit à un dessin de circuit plus rapide et plus sûr. Un ensemble de cellules de base peuvent être associées pour constituer une macro-cellule qui peut être utilisée plusieurs fois dans un même circuit.

III.3. Couplage dessin-simulation et vérification des circuits.

Le dessin d'un circuit monolithique hyperfréquence est une tâche complexe : il faut, en effet concilier la recherche d'une compacité maximale (pour réduire le coût du circuit) et le respect des règles de conception, en tenant compte des longueurs des connexions et des couplages. Il n'est pas actuellement envisagé de recourir à des procédures de dessin automatique. En effet, les algorithmes de placement-routage automatique, utilisés dans la conception de circuits intégrés au silicium ne tiennent pas compte de l'impédance des lignes de connexion, essentielle en hyperfréquences. Par ailleurs, les procédures qui peuvent être pratiquées pour le dessin de circuits hyperfréquences hybrides conduisent à des dessins trop peu compacts.

Donc, le dessin de MMIC est actuellement réalisé « manuellement » au moyen d'un éditeur graphique à partir de composants disponibles dans des bibliothèques graphiques propres à chaque filière technologique. Cette étape nécessite plusieurs itérations dessin-simulation.

Une interface de l'éditeur graphique Princess vers le simulateur hyperfréquence Esope a été développée. Ce travail avait pour but d'accélérer le processus itératif dessin-simulation, et surtout de permettre la vérification de la conformité du dessin aux intentions du concepteur. Il peut arriver que diverses erreurs commises à l'étape dessin (composants manquants ou incorrectement connectés, courts-circuits ou cir-

ANN. TÉLÉCOMMUN., 43, nº 7-8, 1988

C. RUMELHARD. - CAO DES CIRCUITS INTÉGRÉS MONOLITHIQUES

cuits ouverts sur les connexions) ne soient détectées qu'après réalisation du circuit, ce qui entraîne des retards et des surcoûts.

Pour utiliser cette interface, le dessin doit être constitué de composants fixes disponibles dans une bibliothèque graphique ou paramétrés (générés par des macroprocédures graphiques) et de connexions entre ces composants. A chaque composant est ajouté, en bibliothèque graphique, un « attribut ». Il s'agit d'un champ alphanumérique où sont inscrites toutes les informations (nature du composant, paramètres géométriques ou électriques) nécessaires au simulateur. L'interface reconnaît les intersections entre plots d'accès des composants et connexions, établit une liste de nœuds à partir de ces intersections, puis génère la description du circuit dans le langage d'entrée du simulateur. Ainsi, on peut afficher très rapidement (quelques secondes), la réponse électrique d'un circuit en cours de dessin.

Actuellement, cette interface dessin-simulation ne permet que la simulation petit signal sans pouvoir tenir compte des conditions de polarisation des circuits mais la disponibilité imminente de simulateurs incluant l'analyse non linéaire fréquentielle et l'analyse continue permettra très rapidement de déterminer les polarisations et leur incidence sur le comportement en haute fréquence d'un circuit en cours de dessin.

Un exemple de la mise en œuvre d'une telle interface est représenté sur la figure 12. Sur cette figure, est dessiné un amplificateur large bande distribué destiné à fonctionner dans la gamme 2 à 18 GHz. Une première simulation effectuée à partir de ce dessin donne



FIG. 12. — Dessin d'un amplificateur à large bande avec introduction de deux erreurs dans les connexions.

Layout of broadband amplifier with two errors.





FIG. 13. — Simulations extraites du dessin de la figure 12 d'abord sans erreur, puis successivement avec chacune des deux erreurs dans les connexions.

Simulations extracted from the layout of Figure 12 without error then with each of the two errors.

la courbe (circuit exact) de la figure 13. L'introduction d'une coupure dans le dessin à la sortie de l'un des transistors (coupure 1) ou dans la ligne de drain (coupure 2) donne les courbes (coupure 1) et (coupure 2) de la figure 13. Cet exemple montre de quelle manière une erreur de dessin peut être détectée en comparant la simulation initiale du circuit à la simulation « extraite » du dessin du circuit. Cette procédure pourra être systématisée et simplifiée lorsqu'il sera possible d'utiliser d'autres algorithmes de simulation tels que la simulation en continu. C'est à ce stade qu'il sera aussi possible d'introduire des couplages parasites entre composants.

IV. QUELQUES COMPARAISONS CONCEPTION - MESURES

IV.1. Amplificateur à large bande distribué.

La figure 14 représente un amplificateur distribué devant fonctionner dans la bande 2 à 18 GHz. Il est constitué de 5 transistors comportant chacun



FIG. 14. — Amplificateur de 2 à 18 GHz. 2-18 GHz amplifier.



FIG. 15. — Comparaison entre l'enveloppe des simulations (pointillés) et l'enveloppe des mesures sur 50 circuíts (traits pleins) pour l'amplificateur de 2 à 18 GHz.

Comparaison between the envelopes of simulations (dotted lines) and measurements envelopes of 50 circuits (full line) for the 2-18 GHz amplifier.

deux grilles de 75 \times 0,75 μ m. La polarisation est appliquée à travers une inductance spirale de 2,1 nH. Sur la figure 15, les courbes en pointillés représentent l'enveloppe des simulations effectuées en faisant varier les éléments du schéma équivalent du transistor dans les limites de variations de la bibliothèque (\pm sigma). Les courbes en trait plein représentent l'enveloppe des mesures effectuées sur 50 circuits répartis sur trois plaquettes différentes. Ces circuits représentent environ 30 % des circuits de ce type disponibles sur la plaquette.

Ces courbes montrent le bon accord entre simulation et mesures. Mais une analyse plus fine pourrait encore être faite pour essayer de prévoir le rendement de fabrication des circuits. La difficulté à surmonter est d'introduire les corrélations entre éléments du schéma équivalent du transistor sous forme de modèles physiques plus complets faisant intervenir la longueur de grille, le dopage, etc.

IV.2. Amplificateur de puissance en bande de 5-6 GHz.

La figure 16 représente la photo d'un amplificateur monolithique à structure arborescente, fonctionnant



FIG. 16. — Amplificateur à gain variable en bande de 5-6 GHz. Photography of a 1-W-amplifier in C band.

ANN. TÉLÉCOMMUN., 43, nº 7-8, 1988

8/9



C. RUMELHARD. - CAO DES CIRCUITS INTÉGRÉS MONOLITHIQUES





en bande de 5-6 GHz. Il comporte 9 transistors de 900 μ m de large (les doigts de 150 μ m \times 1 μ m). La figure 17 représente le gain en petit signal simulé et mesuré (enveloppe des mesures de 10 circuits).

Pour ce circuit qui fournit 1W à 1 dB de compression dans la bande 5 à 6 GHz, la simulation non linéaire a été utilisée mais seulement pour l'étage de sortie. Dans une deuxième version et dans le but d'optimiser le rendement électrique, c'est tout le circuit qui devra être simulé à l'aide d'un programme de simulation non linéaire.

Le dernier étage de cet amplificateur a été conçu grâce à la simulation non linéaire présentée au paragraphe II.4. La puissance à 1 dB de compression de cet amplificateur est de 1 W.

V. CONCLUSIONS ET PERSPECTIVES

Le poste de travail de CAO pour circuits intégrés monolithiques permet de faire de l'analyse linéaire

- ABRONSON (C. J.), CHILDS (W. H.). Workstation : provide
- ABRONSON (C. J.), CHILDS (W. H.). Workstation : provide an end to end solution for microwave engineer. Micro-wave Systems News (aug. 1987), p. 8. AYASLI (Y.), REYNOLDS (L. D.), VORHAUS (J. L.), HANES (L.). Monolithic 2-20 GHz GaAs travelling wave amplifier. Electronic Letters (8th july 1982), 18, n° 14, pp. 596-598. CASTAGNE (R.), DUCHEMIN (J. P.), GLOANEC (M.), RUMEL-HARD (C.). Physique, technologie et règles de conception des circuits intégrés GaAs. CTST, Masson (1988). HOEEMAN (G.). Computer aided design of microwave circuits.
- HOFFMAN (G.). Computer aided design of microwave circuits. The work station concept. International Microwave Symposium Proceedings SBMO, Rio de Janeiro (1987), pp. 831-839
- OBREGON (J.), Design tools for non linear microwave FET
- OBREGON (J.). Design tools for non linear microwave FET circuits. International Microwave Symposium Proceedings SMBO, Rio de Janeiro (1987), pp. 1155-1159. PARISOT (M.), ARCHAMBAULT (Y.), PAVLIDIS (D.), MAGAR-SHACK (J.). Highly accurate design of spiral inductors for MMICS with small size and high cut-off frequency charac-teristics. Monolithic Circuits Symposium, San Francisco, California (1984), pp. 91.95 California (1984), pp. 91-95.
- PAVLIDIS (D.), ARCHAMBAULT (Y.), EFTHIMEROU (M.), KAMIN-SKY (D.), BERT (A.), MAGARSHACK (J.). A new, specifically monolithic approach to microwave power amplifiers. Microwave and Millimeter wave Monolithic Circuits Symposium, Boston, Massachussetts (1983), pp. 54-58. PENGELLY (R. S.), TURNER (J. A.). Monolithic broadband
- GaAs FET amplifiers. Electronics Letters (1976), 12, nº 10, pp. 251-252.

ANN. TÉLÉCOMMUN., 43, nº 7-8, 1988

ou non linéaire de circuits monolithiques hyperfréquences (programmes Esope et Circec).

Pour les circuits linéaires, il peut faire une optimisation nominale pour optimiser les performances ou une optimisation à tolérances fixes pour optimiser les rendements de fabrication. Le dessin utilise des cellules de composants prédessinées et respectant les règles technologiques. Ce dessin peut aussi appeler la simulation pour aider à sa vérification.

Un certain nombre d'évolutions de ce poste sont à prévoir : les cellules prédessinées seront de plus en plus complexes et comporteront, peu à peu, des fonctions complètes (amplificateurs large bande, commutateurs, etc.).

Ce poste de travail devra s'adapter aussi à l'apparition de nouveaux circuits, tels que ceux associant circuits hyperfréquences et circuits logiques sur une seule puce.

Des algorithmes de simulation permettant l'optimisation de la fiabilité, la prise en compte des phénomènes thermiques ou les perturbations apportées par un boîtier, pourront aussi être ajoutés.

Il faudra enfin, définir des normes permettant d'échanger des informations avec d'autres postes de travail en simulation ou en dessin.

> Manuscrit reçu le 29 janvier 1988, accepté le 7 avril 1988.

REMERCIEMENTS.

Les auteurs tiennent à remercier G. Bert, B. Carnez, T. Girma, M. Le Brun, G. Montoriol. P. Quentin et P. Zanini pour leurs nombreuses contributions.

BIBLIOGRAPHIE

- PUTNAM (J.), PUENTE (R.). A monolithic image-rejection mixer on GaAs using lumped elements. *Microwave Journal* (nov. 1987), pp. 107-116.
- hyperfréquences. Thomson hybrides et microondes (1987). RUMELHARD (C.), CAMIADE (M.), CHAPLART (J.), LE BRUN (M.), PAVLIDIS (D.), PARISOT (M.). Quelques amplificateurs mono-
- lithiques microondes sur GaAs. Revue Technique Thomson-CSF (déc. 1986), 18, nº 4, p. 723-739.

BIOGRAPHIE

Christian RUMELHARD, né le 2 juillet 1939. Ingénieur CNAM, Docteur Ingénieur. Actuellement, chef du service circuits

- bioteur ingenieur. Actuentennent, cher du service circuits intégrés monolithiques hyperfréquences au Département arséniure de gallium, Thomson hybrides et microondes. Yves ARCHAMBAULT, né le 26 décembre 1935. Ancien élève de l'Ecole normale supérieure (1956). Agrégé des Sciences physiques (1960). Responsable CAO circuits monolithiques hyperfréquences au Département arséniure de gallium de
- Thomson hybrides et microondes. Isabelle TELLIEZ, née le 28 janvier 1962. Ingénieur Ecole cen-trale de Lyon. Actuellement, concepteur de circuits intégrés monolithiques hyperfréquences au Département arséniure de gallium de Thomson hybrides et microondes.

9/9



442