UNIVERSITE DES SCIENCES ET TECHNOLOGIES DE LILLE

THESE

Spécialité : GENIE ELECTRIQUF

pour l'obtention du grade de

DOCTEUR de l'Université des Sciences et Technologies de Lille

présentée par

Alain BRIFFAUT

MODELISATION DES INTERRUPTEURS FORMES PAR L'ASSOCIATION TRANSISTOR-MOS+DIODE EN SERIE

Application à la cellule de commutation à interrupteurs bidirectionnels en tension et en courant

> Soutenue le 10 Décembre 1997 Devant la Commission d'Examen:

M. J.L COCQUERELLE

Président

M. C GLAIZE

Rapporteur

M. GROJAT

Rapporteur

M. R BAUSIERE

Examinateur

M. NIDIR

Examinateur





AVANT-PROPOS

Le travail présenté dans ce mémoire a été réalisé au Laboratoire d'Electrotechnique et d'Electronique de Puissance (L2EP) de l'Université des Sciences et Technologies de Lille dirigé par Monsieur le Professeur Christian ROMBAUT, au sein de l'équipe "Composants et Structures de Conversion" dirigée par Monsieur le Professeur Robert BAUSIERE.

Ce travail a été encadré par Monsieur le Professeur Robert BAUSIERE, je le prie de trouver ici l'expression de ma plus profonde reconnaissance pour l'aide fructueuse qu'il m'a apportée. Je tiens aussi à transmettre mes plus sincères remerciements à Monsieur Nadir IDIR, Maître de Conférences à l'IUT-A de Lille pour avoir accepté de co-encadrer ce travail; son aide et ses encouragements ont témoigné de son intérêt pour ces travaux.

Je remercie vivement Monsieur le Professeur Jean-Louis COCQUERELLE de l'IRESTE de Nantes, pour l'honneur qu'il m'a fait en acceptant de présider le jury de thèse.

Je suis très reconnaissant à Monsieur le Professeur Christian GLAIZE de l'Université de Montpellier II et à Monsieur Gérard ROJAT, Maître de Conférences HDR de l'Ecole Centrale de Lyon d'avoir accepté de juger ce mémoire.

Je tiens à remercier également les thésards et les étudiants de DEA du L2EP et particulièrement O. Barre, B. Boualem, S. Brulé, C. Cot, L. Deprez, C. Desombre, J-P. Dhaine, D. Dujardin, P. Dzwiniel, F. Hembert, I. Haouara, Y. Le Ménach, F. Marmin, C. Nen, J-L. Ranson, H. Roisse et O. Walti pour la bonne ambiance qu'ils ont su créer au sein du laboratoire, ainsi que tous les membres du laboratoire et plus particulièrement Madame Del Vitto, Monsieur Franchaud et Monsieur Ferla.

Enfin, j'exprime tout particulièrement ma plus grande reconnaissance aux membres de ma famille, pour leur soutien permanent et leur volonté de suivre le déroulement de mon travail.

SOMMAIRE

		1

SOMMAIRE

INTRODUCTION	1
CHAPITRE I : Les cellules de commutation	
I.1) Introduction	5
I.2) Les interrupteurs	5
I.2.1) Interrupteur parfait	5
I.2.2) Interrupteur à semi-conducteur	6
I.3) Les fonctions « interrupteur »	8
I.4) Cellule élémentaire de commutation	9
I.5) Cellules élémentaires à interrupteurs unidirectionnels en tension	11
I.5.1) Interrupteurs unidirectionnels en courant (deux segments)	11
I.5.2) Interrupteurs bidirectionnels en courant (trois segments)	12
I.6) Cellules à interrupteurs bidirectionnels en tension	14
I.6.1) Interrupteurs unidirectionnels en courant (trois segments)	14
I.6.2) Interrupteurs bidirectionnels en courant	15
I.7) Techniques de commande des cellules à IBTC	16
CHAPITRE II : Méthodes de modélisation des interrupteurs	
II 1) Différentes méthodes de modélisation des composants de puissance	20
II.2) Modélisation binaire	21
II.3) Modélisation de type comportemental	22
II.3.1) Modèles comportementaux d'interrupteurs statiques à topologie variable	23
II.3.2). Modèles comportementaux d'interrupteurs statiques à topologie fixe	26
II.3.3) Modèle de MOSFET	26
II.4) Méthode de résolution des équations de la physique des semi-conducteurs	27
II.5) Identification des paramètres	28
II.6) Conclusion	28
CHAPITRE III : Modélisation de la diode	
III.1) Principe de fonctionnement de la jonction PN	30
III.1.1) Les mouvements de charge dans un semi-conducteur	31
III.1.2) La jonction PN à l'équilibre	32
III.1.3) La jonction PN en polarisation inverse	34
III.1.4) La jonction PN en polarisation directe	36
III.2) La diode de puissance	37

III.3) Modèle comportemental de la diode	40
III.3.1) Capacités de jonction	40
III.3.2) Modèle de la diode au blocage	41
III.3.3) Modélisation de la diode à la fermeture	47
CITA DITTOE IN . M. 141 1 A MOCERT	
CHAPITRE IV : Modélisation du transistor MOSFET	
IV.1) Etude d'un modèle comportemental de transistor MOS	52
IV.1.1) Détermination des paramètres du générateur de courant	53
IV.1.2) Détermination des capacités interélectrodes.	57
IV.2) Modèles SPICE	60
IV.2.1) Les différents modèles MOS du logiciel SPICE	61
IV.2.2) Description du transistor IRFP450 de la bibliothèque SPICE	65
IV.3) Modèle SPICE modifié	67
IV.3.1) Modélisation de la résistance R _{DS}	68
IV.3.2) Modélisation du canal	69
IV.3.3) Modélisation des capacités interélectrodes du MOS IRFP450	71
IV.3.4) Description du modèle modifié final de l'IRFP450	78
CHAPITRE V : Modélisation d'une cellule à interrupteurs deux segments	
V.1) Description de la commutation MOS-diode	81
V.1.1) Introduction	81
V.1.2) Modélisation de la cellule et de son circuit de commande	82
V.2) Modèle comportemental	84
V.2 .1) Etude de la commutation à la fermeture du transistor MOS	84
V.2.1.1) Première phase: (t ₀ -t ₁)	84
$V.2.1.2$) Deuxième phase: (t_1-t_2)	87
V.2.1.3) Troisième phase: (t ₂ -t ₃)	88
V.2.1.4) Quatrième phase: (t ₃ -t ₄)	89
V.2.2) Etude de la commutation à l'ouverture du transistor MOS	90
V.2.2.1) Première phase: (t ₀ -t ₁)	91
V.2.2.2) Deuxième phase: (t ₁ -t ₂)	92
V.2.2.3) Troisième phase: (t ₂ -t ₃)	93
V.2.2.4) Quatrième phase: (t ₃ -t ₄)	93
V.3) Modèles SPICE standard et modifié	94
V.3.1) Comparaison des deux modèles à la mise en conduction du transistor MOS	95
V.3.2) Comparaison des deux modèles au blocage du transistor	97
V.4) Comparaison des modèles avec les résultats expérimentaux	102

CHAPITRE VI : Modélisation de la cellule à interrupteurs trois segments	
VI.1) Présentation générale	108
VI.1.1) Choix de la disposition des interrupteurs	108
VI.1.2) Elaboration des signaux de commande des MOS	109
VI.1.3) Conditions imposées lors de la manipulation	110
VI.2) Etude de la commutation de l'interrupteur K1 vers K2	110
VI.2.1) Formes d'ondes	110
VI.2.2) Modèle comportemental	111
VI.2.3) Modèles SPICE standard et modifié	117
VI.2.4) Comparaison des modèles avec les résultats expérimentaux	119
VI.2.5 Commande dissociée	122
VI.3) Etude de la commutation de K ₂ vers K ₁	124
VI.3.1) Formes d'ondes	124
VI 3.2) Modèle comportemental	125
VI.3.3) Comparaisons entre les résultats expérimentaux et les simulations	128
CHAPITRE VII : Modélisation de la cellule de commutation à IBTC	
VII.1) Etude de la commutation de K1 vers K2	134
VII.1.1) Formes d'ondes	135
VII.1.2) Modèle comportemental	135
VII.1.3) Relevés expérimentaux et résultats de simulation	142
VII.2) Etude de la commutation de K2 vers K1	145
VII.2.1) Modèle comportemental	146
VII.2.2) Relevés expérimentaux et résultats de simulation	148
VII.3) Analyse générale des résultats de simulation	151
CONCLUSION	155
BIBLIOGRAPHIE	158
GLOSSAIRE	163

INTRODUCTION

La plupart des systèmes de l'Electronique de Puissance utilisent une cascade de convertisseurs dont les fonctionnements sont découplés grâce à l'utilisation d'éléments intermédiaires de stockage d'énergie, condensateurs ou inductances mais la puissance moyenne qui sort d'un convertisseur est égale à celle qui rentre dans un autre.

Dans certains cas, il est possible de remplacer ces convertisseurs successifs et leurs éléments intermédiaires par un étage de conversion unique appelé convertisseur matriciel ou direct. Dans ce type de convertisseur, chacune des bornes d'entrée est reliée à chacune des bornes de sortie par un interrupteur, l'ensemble formant une matrice d'interrupteurs. Avec cette structure, le transfert de puissance peut s'effectuer dans les deux sens entre les sources connectées. L'absence de tout élément intermédiaire de stockage permet d'avoir à tout instant l'égalité entre les puissances instantanées à l'entrée et à la sortie du convertisseur, dans l'hypothèse où les pertes dans les interrupteurs sont négligées, alors que les puissances réactives à l'entrée et à la sortie peuvent être différentes. La nature de l'énergie électrique (continue ou alternative) et la fréquence des tensions et des courants de chaque côté du convertisseur sont indépendantes.

Cependant, les interrupteurs doivent satisfaire à certaines conditions, et les sources reliées doivent être de natures différentes (de courant ou de tension). La commande des interrupteurs doit empêcher la mise en court-circuit d'une (ou des) source(s) de tension, et l'ouverture du circuit d'une (ou des) source(s) de courant.

Les interrupteurs d'un convertisseur matriciel doivent être capables de supporter une tension positive ou négative à l'état ouvert, et de laisser passer un courant positif ou négatif à l'état fermé. On les appelle IBTC (Interrupteurs Bidirectionnels Totalement Commandables) ou Bi-bi (Bidirectionnels bicommandables). De tels interrupteurs ne sont pas actuellement disponibles à l'état de composants discrets. Ils doivent être synthétisés par l'association de transistors et de diodes.

Les convertisseurs matriciels n'existent encore qu'à l'état de prototypes de laboratoire. Malgré les nombreuses publications sur le sujet, ils n'ont pas encore pu démontrer d'avantages significatifs sur les convertisseurs classiques et n'ont donc pas trouvé de créneau d'application.

L'objectif initial de notre travail était de proposer un modèle d'IBTC réalisé par association de transistors IGBT et de diodes, à la fois simple et fidèle pour pouvoir étudier les contraintes subies par ses éléments constitutifs dans le cadre d'une cellule élémentaire de commutation, et développer des dispositifs de commande capables de minimiser ces contraintes.

L'IGBT et la diode étant tous deux des composants bipolaires, pour lesquels il est difficile d'obtenir un compromis entre la simplicité et la précision du modèle, nous avons dû nous limiter à l'utilisation de transistors MOS, composants unipolaires plus faciles à modéliser, pour la construction des IBTC.



Dans le premier chapitre, nous présentons les différentes cellules de commutation, de la cellule élémentaire à la cellule à quatre quadrants, en prenant la bidirectionnalité en tension comme critère principal.

Le chapitre II passe en revue les différentes méthodes utilisées pour modéliser les interrupteurs de puissance à semi-conducteur.

Les chapitres III et IV sont consacrés à l'élaboration des modèles comportementaux et à la modification des modèles SPICE de diode et de transistor MOS destinés à être associés dans les cellules de commutation.

Ces différents modèles sont assemblés morceau par morceau pour être validés en comparant les relevés expérimentaux et les résultats de simulation obtenus successivement:

- dans la cellule élémentaire de commutation au chapitre V
- dans la cellule à interrupteurs 3 segments bidirectionnels en tension au chapitre VI
- dans la cellule à IBTC au chapitre VII.

Chapitre I:

LES CELLULES DE COMMUTATION

I.1) Introduction

Dans ce chapitre, nous rappelons quelques notions sur la cellule de commutation élémentaire que l'on retrouvera tout au long de ce mémoire. Nous expliquons les mécanismes qui permettent d'aboutir à cette cellule élémentaire, et pourquoi son étude conditionne la totalité des commutations dans les convertisseurs directs. Notre objectif consiste à étudier le fonctionnement de cette cellule lorsque les interrupteurs qui la composent sont bidirectionnels en courant et en tension. L'élaboration et la mise en oeuvre d'un modèle numérique de ce type de composant nécessitent une progression logique dans notre travail. Nous aboutirons à ce résultat en augmentant successivement le nombre de segments des interrupteurs de la cellule de commutation.

Un convertisseur statique d'énergie électrique a pour rôle de permettre le réglage du transit d'énergie entre un générateur et un récepteur, et/ou de modifier la présentation de cette énergie qui peut être continue ou alternative. Les générateurs et les récepteurs peuvent être classés en deux catégories : « sources » de tension ou de courant, suivant que leur nature empêche les discontinuités de la tension à leurs bornes ou du courant qui les traverse.

Le convertisseur qui assure la liaison entre le générateur et le récepteur est qualifié de direct s'il est formé uniquement d'interrupteurs. Il est indirect s'il comporte en plus de ces indispensables interrupteurs des éléments de stockage momentané de l'énergie.

I.2) Les interrupteurs

Nous allons d'abord présenter les caractéristiques d'un interrupteur parfait, puis celles d'un interrupteur à semi-conducteur en faisant apparaître les contraintes imposées par ce type de composant, qui reste actuellement celui qui permet de s'approcher le plus d'un interrupteur idéal.

I.2.1) Interrupteur parfait

Un interrupteur possède 2 états : ouvert ou fermé.

A l'état ouvert, un interrupteur parfait impose une valeur nulle au courant i qui le traverse, alors que la tension v à ses bornes est imposée par le circuit extérieur et peut être positive ou négative.

A l'état fermé, un interrupteur parfait impose une valeur nulle à la tension v entre ses bornes, alors que le courant i qui le traverse est imposé par le circuit extérieur et peut être positif ou négatif.

Les caractéristiques statiques d'un interrupteur parfait sont donc formées de 4 segments confondus avec les axes v et i (figure I.1.a)

Les commutations ou changements d'état d'un interrupteur parfait sont immédiates, et le point de fonctionnement passe instantanément d'un segment à un autre dans le sens voulu par l'opérateur.




Figure I.1 : Caractéristiques des interrupteurs

I.2.2) Interrupteur à semi-conducteur

Le comportement d'un interrupteur à semi-conducteur s'écarte de celui d'un interrupteur parfait à la fois par ses caractéristiques statiques et dynamiques.

Un interrupteur à semi-conducteur est constitué d'un morceau de Silicium dont la résistance peut varier entre une valeur très élevée correspondant à l'état ouvert de l'interrupteur, et une valeur très faible correspondant à l'état passant. La première imperfection de ce type d'interrupteur apparait donc sur les caractéristiques statiques sous la forme d'une tension v faible mais non nulle à l'état fermé, et d'un courant i faible mais non nul à l'état ouvert. En première approximation on peut admettre que les résistances r_{ON} à l'état fermé et r_{OFF} à l'état ouvert sont constantes, et donc que les caractéristiques statiques d'un interrupteur à semi-conducteur qui serait bidirectionnel en courant et en tension ont l'allure indiquée sur la figure I.1.b.

Les caractéristiques dynamiques correspondent au passage d'un état à l'autre de l'interrupteur, qui se fait par modulation de la conductivité du Silicium. Cette modulation peut être obtenue de 2 façons :

1°) par modulation externe, quand le changement d'état est dû au circuit extérieur: la modulation est alors provoquée par le changement de polarité de la tension qui apparaît aux bornes de l'interrupteur ou du courant qui le traverse, ce changement de polarité étant consécutif aux variations imposées par le circuit extérieur. C'est ce type de modulation qui provoque par exemple le changement d'état d'une diode.

2°) par modulation interne quand le changement d'état est dû à un signal de commande: la modulation est ici consécutive à l'application d'un courant ou d'une tension sur une électrode de commande de l'interrupteur. La résistance apparente de l'interrupteur passe

d'une valeur faible à une valeur élevée ou inversement mais en restant toujours positive, ce qui impose au point de fonctionnement de se déplacer dans un des 2 quadrants pour lesquels le produit v x i est positif.

En fonction du type de modulation, le point de fonctionnement ne peut donc se déplacer :

- 1°) que sur les segments de la caractéristique statique lors d'une commutation où i et v changent de signe: la commutation est dite douce car elle se produit théoriquement sans pertes.
- 2°) que dans un des 2 quadrants pour lesquels le produit v x i est positif lors d'une commutation où i et v gardent le même signe: la commutation est dite dure car elle est accompagnée de pertes dans l'interrupteur. En première approximation, pour tenir compte des temps de commutation, on peut modéliser un interrupteur commandé à la fermeture par un interrupteur idéal en série avec une inductance λ , et un interrupteur commandé à l'ouverture par un interrupteur idéal en parallèle avec une capacité γ .



Figure 1.2 : Modèles rudimentaires d'interrupteurs à semi-conducteur

Parmi les composants électroniques de base utilisés pour réaliser les interrupteurs des convertisseurs statiques, nous ne considèrerons que la diode et le transistor, qui sont tout deux unidirectionnels en courant et en tension et dont les caractéristiques statiques se réduisent donc à deux segments. Pour le transistor, on s'intéressera exclusivement au MOSFET, mais les considérations développées dans ce chapitre s'appliquent également au bipolaire, à l'IGBT et au thyristor GTO asymétrique.




Figure 1.3 : Caractéristiques simplifiées de la diode et du transistor

Les commutations de la diode correspondent au passage d'un courant i positif à l'état passant vers une tension v négative à l'état bloqué, ou au passage inverse, et ne peuvent être que douces.

Les commutations du transistor font passer le point de fonctionnement d'un courant i positif quand l'interrupteur est fermé vers une tension v positive quand il est ouvert, et réciproquement, et doivent donc être commandées à partir de créneaux de tension appliqués entre la grille et la source dans le cas d'un MOSFET.

I.3) Les fonctions « interrupteur »

Suivant le type d'application envisagé, les caractéristiques statiques des interrupteurs à utiliser dans un convertisseur peuvent être :

à 2 segments : unidirectionnel en courant et en tension

à 3 segments : unidirectionnel en courant et bidirectionnel en tension ou unidirectionnel

en tension et bidirectionnel en courant

à 4 segments : bidirectionnel en courant et en tension.




Figure 1.4: les quatre fonctions « interrupteur » commandables

La fonction « interrupteur à 2 segments » a obligatoirement une caractéristique du type diode ou transistor, et peut donc être réalisée avec un seul composant.

La fonction « interrupteur à 3 segments bidirectionnel en courant » ne peut être réalisée que par association complémentaire d'interrupteurs à 2 segments en mettant en commun leurs segments de tension : une diode est branchée en parallèle inverse sur un transistor. Un tel interrupteur ne peut être commandé que dans le quadrant correspondant aux segments du transistor.

La fonction « interrupteur à 3 segments bidirectionnel en tension » peut être réalisée encore par association complémentaire d'interrupteurs à 2 segments, mais en mettant en commun leurs segments de courant : une diode est branchée en série avec un transistor. Comme le précédent, cet interrupteur ne peut être commandé que dans le quadrant correspondant aux segments du transistor.

La fonction « interrupteur à 4 segments » peut être synthétisée par le branchement en antiparallèle de deux interrupteurs 3 segments bidirectionnels en tension (B), ou le branchement en anti-série de deux interrupteurs 3 segments bidirectionnels en courant (A). Une troisième solution consiste à insérer un transistor unique dans un pont à 4 diodes. Dans la suite du mémoire, on désignera la fonction interrupteur bidirectionnel en courant et en tension totalement commandable par le terme IBTC.




Figure 1.5: Réalisation d'un IBTC

I.4) Cellule élémentaire de commutation

La structure des convertisseurs directs généralisés est présentée sur la figure 1.6. Elle est basée sur la théorie des structures matricielles développée par VENTURINI en 1980. Dans l'exemple présenté, les sources de tension V_m sont interconnectées avec les sources de courant I_n grâce à une matrice d'interrupteurs K_{mn} . Dans les applications usuelles, on travaille avec des rangs de matrice ramenés à (3×2) , (2×2) et (2×1) . Les stratégies de commande appliquées sur les interrupteurs de la matrice permettent de réaliser toutes les fonctions de conversion possibles s'ils sont bidirectionnels en courant et en tension.




Figure 1.6 : Le convertisseur direct généralisé

En appliquant les règles élémentaires qui découlent de la nature des sources :

Règle n°1) Il ne faut jamais court-circuiter une source de tension sinon il apparait une surintensité dans le circuit

Règle n°2) Il ne faut jamais ouvrir le circuit d'une source de courant sinon il apparait une surtension dans le circuit

on déduit qu'il ne peut et qu'il ne doit y avoir dans chaque configuration qu'un et un seul interrupteur passant par série d'interrupteurs reliés à une même source de courant. Pour respecter cette condition lors d'une commutation, il faut obligatoirement que les interrupteurs d'une même série changent d'état deux à deux. Ceux-ci forment une cellule de commutation élémentaire semblable à celle présentée sur la figure 1.7.




Figure 1.7: Isolation d'une cellule de commutation élémentaire

Nous allons effectuer une présentation condensée des cellules élémentaires de commutation obtenues à partir des différentes fonctions « interrupteur » en nous appuyant sur la méthode de synthèse développée par l'équipe de H.FOCH [17,18]. Nous avons choisi de classer ces cellules en deux familles en fonction de leur architecture de réalisation. Une cellule élémentaire de commutation est constituée de deux interrupteurs K_1 et K_2 (figure 1.8). L'identification des fonctions « interrupteur » dépend de la nature et de la réversibilité des sources S_e et S_i à interconnecter. De plus, ces deux interrupteurs doivent posséder des caractéristiques statiques similaires, c'est à dire travailler dans le même nombre de quadrants, pour avoir un fonctionnement optimal de la cellule.




Figure 1.8: Cellule de commutation élémentaire.

On peut dénombrer toutes les combinaisons réalisables en fonction des caractéristiques de chacune des sources (Tab 1.1).

·	$S_i \Rightarrow Unidirectionnel$	$S_i \Rightarrow Bidirectionnel$
S _e ⇒ Unidirectionnel	2 segments	3 segments
S _e ⇒ Bidirectionnel	3 segments	4 segments

Tableau 1.1 : Synthèse des interrupteurs en fonction des caractéristiques des sources.

Il y a quatre solutions distinctes : elles nécessitent l'utilisation d'autant de fonctions « interrupteur » différentes. Les informations indiquées dans les cases ombrées du tableau ne correspondent pas à la seule solution envisageable. Elles définissent une limite minimale du nombre de quadrants de travail nécessaires à chaque cellule. Nous avons choisi de réaliser l'étude des différentes cellules de commutation en fonction de la symétrie en tension des interrupteurs, en présentant les quatre configurations possibles d'interrupteurs qui suffisent à résoudre l'ensemble des solutions réalisables.

I.5) Cellules élémentaires à interrupteurs unidirectionnels en tension

I.5.1) Interrupteurs unidirectionnels en courant (deux segments)

La cellule élémentaire présentée sur la figure 1.9. permet de relier deux sources non réversibles en courant et en tension. Ce résultat est obtenu par l'utilisation de deux interrupteurs, chacun d'eux étant unidirectionnel en tension et en courant. Il existe cependant une différence dans le fonctionnement de ces deux interrupteurs. Pour l'interrupteur K_2 les commutations sont spontanées ou douces (diode); par contre pour l'autre interrupteur K_1 , elles sont commandées ou dures (transistor).




Figure 1.9: Cellule de commutation unidirectionnelle en tension et en courant

Cette cellule de commutation est constituée de deux interrupteurs à deux segments. Les deux sources sont non réversibles, définies positives; l'étude dynamique de cette structure se limite aux *deux* commutations possibles: du transistor K_1 vers la diode K_2 et vice-versa. Si on adopte les modèles rudimentaires présentés plus haut pour modéliser le transistor pendant les phases de commutation, on obtient les formes d'ondes simplifiées ci-dessous :




Figure 1.10: Formes d'ondes simplifiées

A la fermeture, la montée du courant i_{K1} se fait sous la pleine tension E; à l'ouverture, la remontée de la tension v_{K1} se fait alors que la totalité du courant I traverse encore le transistor. Les variations de i_{K2} et v_{K2} sont imposées par celles de i_{K1} et v_{K1} .

I.5.2) Interrupteurs bidirectionnels en courant (trois segments)

Cette cellule correspond à une source de courant réversible en courant. Le schéma de la figure 1.11 indique les modifications apportées à la configuration de la cellule de commutation.




Figure 1.11 : Cellule de commutation réversible en courant

Les indices B et H permettent de dissocier respectivement les éléments de la partie Basse de ceux du Haut. La cellule comprend quatre éléments, deux diodes et deux transistors. Chacun des deux interrupteurs synthétiques peut travailler dans les trois quadrants et voir son point de fonctionnement suivre les évolutions décrites sur la caractéristique de la figure 1.11.

Cette structure d'interrupteur est classée dans la même famille que la cellule précédente pour une raison simple : quelle que soit la commutation, on peut toujours se ramener à une commutation diode-transistor comme cela est présenté dans le tableau 1.2. Toutes les commutations propres à cette cellule font intervenir des combinaisons entre une des diodes (D_H ou D_B) et le transistor situé dans la partie opposée (T_B ou T_H). La logique de commande doit être appropriée et ne permettre ni court-circuit de la source E, ni ouverture du circuit de la source I.

I>0	Etude des commutations $T_H \Leftrightarrow D_B$
I<0	Etude des commutations $T_B \Leftrightarrow D_H$

Tableau 1.2 : Définition du type de commutation en fonction du signe de I

Les formes d'ondes du paragraphe précédent (I.5.1) peuvent s'appliquer aux situations rencontrées dans cette cellule de commutation. Lorsque le courant I est positif, le comportement de la cellule peut être réduit à une cellule constituée de T_H et D_B . L'action occupée par chacun des composants associés: T_B pour D_B , et de façon symétrique T_H et D_H ne modifie pas le principe de fonctionnement. On retrouve de la même façon une cellule imbriquée $T_B + D_H$ quand le courant est négatif.

En pratique, l'association des composants formant K₁ et K₂ fait intervenir des effets de couplage de type inductif et surtout capacitif. Si on désire un résultat plus précis, il sera nécessaire de tenir compte de ces phénomènes.

I.6) Cellules à interrupteurs bidirectionnels en tension

I.6.1) Interrupteurs unidirectionnels en courant (trois segments)

Cette cellule de commutation (figure 1.12) est réalisée au moyen de quatre composants, le même nombre d'éléments que dans celle présentée ci-dessus. La différence intervient dans leur arrangement puisque la diode et le transistor se trouvent maintenant placés en série. Cette fois, on se retrouve avec une cellule de commutation réversible uniquement en tension.




Figure 1.12 : Cellule de commutation réversible en tension

Les commutations existant entre les deux interrupteurs K_1 et K_2 font maintenant intervenir tous les éléments. On ne peut plus se rapporter à une simple commutation de type diodetransistor ou inversement comme on pouvait le faire avec les interrupteurs unidirectionnels en tension.

Lorsque l'un des deux interrupteurs est fermé, la tension aux bornes de la diode conductrice est nulle et la tension aux bornes de l'interrupteur est imposée par le transistor.

Quand un interrupteur est ouvert :

- si la tension à ses bornes est positive, elle est supportée entièrement par le transistor puisque la tension aux bornes de la diode ne peut pas être supérieure à zéro
- si la tension à ses bornes est négative, elle est supportée entièrement par la diode puisque la tension aux bornes du transistor ne peut pas être inférieure à zéro.

Pour étudier le fonctionnement de cette cellule, il suffit de connaître *deux* commutations sur les quatre possibilités envisageables que l'on détaille dans le tableau 1.3.

E>0	Commutation T_H - D_H \Leftrightarrow T_B - D_B	Commutation T_B - D_B $⇔$ T_H - D_H
E<0	Commutation T_B - $D_B \Rightarrow T_H$ - D_H	Commutation T_H - D_H $⇒$ T_B - D_B

Tableau 1.3 : Définition du type de commutation en fonction du signe de E

Il n'y aura jamais de court-circuit de la source d'entrée E dans cette cellule de commutation. Pour les deux configurations de tension envisageables, on trouve des situations similaires aux précédentes en adaptant le rôle joué par chaque interrupteur. L'étude de cette structure se ramène à celle des commutations à la fermeture et à l'ouverture de K_1 (combinaison de T_H+D_H) et K_2 (combinaison de T_B+D_B). Les solutions correspondant à une tension E négative sont symétriques : il faut modifier les signes en fonction de la convention utilisée.

I.6.2) Interrupteurs bidirectionnels en courant

En ajoutant la bidirectionnalité en courant, on obtient un interrupteur à quatre segments. Ces interrupteurs sont nécessaires dans les cellules de commutation reliant deux sources réversibles en courant et en tension. Les deux fonctions interrupteur peuvent être réalisées ici par association anti-parallèle d'interrupteurs 3 segments bidirectionnels en tension comme ceux utilisés dans la cellule précédente.




Figure 1.13 : Cellule de commutation réversible en tension et en courant

Le nombre de commutations possibles sur cette structure s'élève à huit en fonction des différentes combinaisons de polarité des sources de tension E et de courant I. Cette cellule est classée dans la même famille que la cellule étudiée au paragraphe I.6.1 car les changements d'état des interrupteurs peuvent être ramenés en partie à ceux entre deux interrupteurs bidirectionnels en tension et unidirectionnels en courant.

Une seule différence apparaît, ce sont les commutations entre T_{H1} - D_{H1} et T_{B2} - D_{B2} ou entre T_{B1} - D_{B1} et T_{H2} - D_{H2} qui sont des commutations douces et s'effectuent à courant I nul. Ces configurations posent uniquement des problèmes de commande car on se retrouve avec un court-circuit de la source d'entrée si les commandes de T_{H1} et T_{B2} se chevauchent (même chose pour le couple T_{H2} et T_{B1}) et un circuit ouvert pour S_i si les commandes sont décalées. Les autres commutations peuvent être ramenées à des commutations de type diode-transistor.




Figure 1.14: Autres réalisations de la cellule de commutation à interrupteurs 4 segments

La deuxième solution présentée sur la figure 1.14 est souvent utilisée. Son étude nécessite des hypothèses supplémentaires de travail : soit on utilise la diode interne des transistors MOS pour concevoir l'interrupteur, soit on inhibe son action en utilisant des diodes rapides externes. Il faut dans cette dernière éventualité utiliser huit composants pour réaliser l'interrupteur synthétique K_1 ou K_2 .

La troisième solution est moins intéressante car elle nécessite cinq composants pour obtenir les interrupteurs synthétiques K_1 et K_2 . En outre, elle implique la commutation de trois éléments à chaque changement d'état pour un interrupteur qui ne possède de surcroît qu'un degré de liberté de commande, et présente plus de contraintes.

Nous nous limiterons donc à la première solution car elle s'adapte facilement à notre démarche de travail en utilisant directement les résultats de la cellule à interrupteurs 3 segments bidirectionnels en tension.

I.7) Techniques de commande des cellules à IBTC

La cellule de commutation à IBTC représente une solution idéale pour recréer toutes les possibilités de connexion directe entre deux sources. La difficulté d'emploi de ces IBTC est essentiellement située dans la logique de commande à appliquer sur ces interrupteurs, elle devient rapidement très complexe [19,20,21,22]. Le choix entre les trois structures proposées pour réaliser un IBTC se fait essentiellement sur deux critères: celui de la puissance dissipée pendant la conduction et les commutations, et celui du nombre de commandes nécessaires. Une étude basée sur le critère de puissance a été développée par CITTADINI [10].

Un bilan énergétique a été réalisé sur la cellule élémentaire en utilisant les trois possibilités de réalisation de l'IBTC pour établir un premier critère de sélection. La solution à un seul transistor par interrupteur est la plus désavantageuse car la puissance dissipée par cette

structure est nettement supérieure aux deux autres. De plus on ne dispose que d'un seul degré de liberté pour commander cet interrupteur synthétique. Si on compare les solutions anti-série et anti-parallèle, on note une augmentation des pertes si on utilise les diodes internes des MOS classiques dans la configuration anti-série : il faut donc l'éviter dans la mesure du possible.

Les règles à respecter vis-à-vis des sources de tension et de courant imposent aux deux interrupteurs K_1 et K_2 qui constituent la cellule de se trouver dans des états complémentaires. Lors des changements d'état des interrupteurs on assiste à des commutations qui ne seront jamais parfaites et à l'origine de problèmes à résoudre.

L'obtention de commandes synchrones est irréaliste.

Il faut établir des lois de commande appropriées pour limiter les contraintes imposées aux composants, plusieurs méthodes de commande ont été développées dans ce but. Pour minimiser les pertes de commutation il faut ramener toutes les commutations dans la cellule à des commutations Diode⇔Transistor. Il existera toujours un décalage temporel (il peut être positif ou négatif) entre les deux signaux de commande (figure 1.15).




Figure 1.15 : Décalage des commandes appliquées sur les interrupteurs K1 et K2

Deux problèmes peuvent survenir lors d'un changement d'état dans la cellule : soit les instants de commande se chevauchent soit on voit apparaître un trou entre les deux commandes. Ces deux configurations donnent naissance respectivement à une surtension ou à une surintensité selon le signe de ΔT .

Pour réaliser une commutation T_H - $D_H \Rightarrow T_B$ - D_B :

Solution anti-série (figure 1.14): si on commande la fermeture de T_{H1} avant l'ouverture de T_{B1} , comme le montre le schéma équivalent obtenu à partir des modèles rudimentaires d'interrupteurs commandés, le courant qui s'installe dans T_{H1} doit charger la capacité parasite de T_{B1} au moment de son ouverture et présente une surintensité. Il faut limiter ΔT ou placer une inductance dans la maille.

Solution anti-parallèle (figure 1.13): si on commande l'ouverture de $T_{\rm HI}$ avant la fermeture de $T_{\rm BI}$, la tension aux bornes de $T_{\rm HI}$ subit une surtension pendant la croissance du courant

dans T_{B1} . Il faut limiter ΔT ou ajouter des capacités en parallèle sur les interrupteurs pour diminuer les gradients de tension.

CITTADINI [10] a recensé et groupé en trois catégories les commandes d'IBTC en boucle ouverte ou fermée qui permettent d'optimiser la commande des interrupteurs K_1 et K_2 :

a) les commandes dissociées

Comme leur nom l'indique, les commandes des deux interrupteurs sont adaptées en fonction du signe des grandeurs E et I. C'est un fonctionnement avec séparation des commandes où est reproduit le fonctionnement d'un hacheur dans les quatre quadrants. On dispose de quatre commandes séparées sur K_1 et K_2 .

b) les commandes complémentaires

Cette technique de commande est la plus simple car on applique des signaux complémentaires sur K_1 et K_2 . Les contraintes sont minimales lorsque l'interrupteur "diode" est commandé très rapidement par rapport à l'interrupteur "transistor". Il faut prédéterminer le fonctionnement de chacun des deux interrupteurs en fonction du signe de E et I. Pour chaque commutation il existe un réglage optimum de ΔT pour obtenir le meilleur compromis sur les pertes (surtension et surintensité). Il est nécessaire de réaliser un asservissement pour s'adapter aux variations qui apparaissent lors des différentes commutations.

c) les commandes de synthèse

Cette solution consiste à mélanger les deux types de commande précédents. Si les grandeurs E et I sont importantes, la méthode de commande a) est appliquée. Par contre, lorsque les deux grandeurs deviennent inférieures à un certain seuil à fixer, on bascule à la méthode de commande b). Même si on ne se situe pas dans un état de commutation optimale, les valeurs de E et I sont suffisamment faibles pour générer peu de pertes.

En ce qui concerne les catégories b) et c) les travaux de recherche ne sont pas assez développés pour envisager une réalisation à court terme. La meilleure solution semble être la catégorie a) mais la recherche sur le sujet reste d'actualité car différents travaux ont montré les difficultés à réaliser des commutations fines sans créer des contraintes supplémentaires sur les interrupteurs. JAUNAY [24] a montré que pour étudier correctement les phénomènes de commutation dans ce genre de structure, il faut choisir un modèle d'IBTC assez précis pour obtenir une image correcte des phénomènes engendrés.

Notre objectif est donc d'établir un modèle d'IBTC alliant simplicité et performance pour pouvoir être utilisé comme outil de développement de stratégies de commande d'IBTC n'ayant pas recours aux circuits d'aide à la commutation.

Chapitre II : METHODES DE MODELISATION DES INTERRUPTEURS

La modélisation dans le domaine du génie électrique permet de décrire le comportement d'un composant, d'un circuit ou d'un système d'une manière plus ou moins fidèle à la réalité. C'est un outil de calcul et son expansion a apporté une révolution dans la méthode de travail employée par les concepteurs de circuits de puissance. Elle est devenue une étape essentielle dans l'étude et le développement de nouvelles structures. La révolution informatique de ces dernières années a permis grâce à l'augmentation de sa puissance de calcul de banaliser la modélisation par l'emploi des logiciels de simulation. En effet, il est plus facile d'évaluer par le biais d'un logiciel l'influence de la modification de n'importe quel élément d'un circuit ou de sa valeur, plutôt que d'intervenir sur la maquette ou recommencer les calculs analytiques et perdre par conséquent un temps excessif... Cependant comme dans toute chose l'utilisateur doit savoir fixer des limites dans les moyens qu'il utilise en fonction de ses besoins.

Avec un modèle, on essaye de reproduire le comportement d'un système. Quand le modèle est choisi, il faut identifier ses paramètres pour pouvoir procéder aux simulations et aux comparaisons avec les résultats expérimentaux qui permettront de juger de la validité du modèle. Ces modèles validés peuvent être utilisés dans le cadre de la CAO pour optimiser les stratégies de commande et le dimensionnement des CALC, évaluer les pertes dans les composants et étudier les caractéristiques de dispositifs obtenus par association de ces composants.

II 1) Différentes méthodes de modélisation des composants de puissance

La première étape de la modélisation consiste à poser les hypothèses simplificatrices qui permettent de faire des approximations sur le comportement réel. Pour élaborer un modèle, il faut définir de façon implicite les limites de son domaine de validité.

Dans le domaine de l'électronique de puissance, il est nécessaire avant tout de définir les besoins réels et de recentrer chaque étude dans son contexte. Les objectifs de chaque utilisateur permettent de choisir le type de modélisation le mieux adapté à ses besoins. Il existe plusieurs niveaux de modélisation pour les interrupteurs de puissance :

- les modèles binaires : 0/1 ou Ron/Roff
- les modèles de représentation, construits à partir des phénomènes observés et ne permettant pas la prévision
- les modèles de connaissance (à constantes localisées ou purement numériques) construits à partir des phénomènes physiques et permettant la prévision.

L'utilisateur peut ensuite choisir un des nombreux logiciels disponibles sur le marché sachant que dans cette gamme de produits, les modèles utilisés vont de la représentation la plus simple à la plus complexe. Les nouvelles stratégies de commande appliquées dans les

convertisseurs modernes nécessitent une maîtrise et une analyse parfaites des nombreuses phases de commutation. Il faut de ce fait un outil performant pour modéliser ce genre de convertisseur et ainsi aboutir à une représentation satisfaisante des phénomènes. Quel type de modélisation faut-il adopter pour cette configuration de travail?

La meilleure solution consiste à utiliser des modèles physiques extrêmement précis, mais doit-on forcément avoir recours à ceux-ci? Deux aspects peuvent infléchir cette première tendance qui consiste à toujours appuyer ses recherches avec les outils les plus performants. L'implantation des composants et de leur environnement joue un rôle prépondérant dans le fonctionnement d'un convertisseur. De plus, les problèmes de compatibilité électromagnétique (CEM) ne peuvent plus être ignorés car l'évolution technologique des composants permet de travailler à des fréquences de commutations très élevées. Les perturbations, qu'elles soient conduites ou rayonnées, génèrent des contre réactions sur le circuit de commande et provoquent des écarts entre les phénomènes observés expérimentalement et le comportement des modèles. Il apparaît de façon évidente que le modèle même le plus complexe ne prend pas en compte actuellement tous ces problèmes. On peut alors utiliser un modèle de base assez simple sur lequel on ajoute des modifications susceptibles de représenter ces effets et d'améliorer les résultats de simulation. Ce modèle personnalisé permet de se rapprocher des évolutions réelles.

<u>Remarque</u>: Il existe un facteur important dans la phase de validation par comparaison entre les résultats de simulation et les relevés pratiques. Ces derniers peuvent être soumis à discussion car il est quelquefois difficile de se prononcer sur la nature exacte des relevés obtenus (à cause des perturbations engendrées par les appareils de mesure).

Avant de passer à la mise en équations et la résolution numérique, il est nécessaire de trouver une représentation équivalente et convenable du système. Ce dernier point est sûrement l'un des plus délicats.

II.2) Modélisation binaire

C'est l'outil le plus simple pour simuler le fonctionnement des interrupteurs dans les convertisseurs statiques. On rencontre cette méthode dans les logiciels du type SIMUL, SCRIPT et SUCCESS (version N°1). La représentation est très simple car on affecte une valeur logique ou une valeur de résistance pour les deux états stables (passant et bloqué) des interrupteurs. Cette méthode est suffisante pour caractériser le fonctionnement global d'un système pendant les états stables. Elle ne permet en aucun cas de donner une image des évolutions des différents paramètres durant les commutations. Les surtensions et surintensités apparaissant lors de ces phases ne peuvent être reproduites par la simple utilisation d'une résistance.




Figure 2.1 : Résultat de simulation par résistance binaire sur un hacheur série (le temps de commutation est dû au pas de calcul)

Il existe deux variantes possibles pour ce type de simulateur, en fonction de la méthode d'analyse employée:

- 1) La simulation à topologie fixe est la plus simple à mettre en oeuvre puisqu'elle utilise une représentation constante du circuit durant toute la durée d'une simulation. La totalité du circuit est mise en équation une seule fois. Le plus souvent, on caractérise l'état ON d'un composant par une résistance de faible valeur R_{ON} (quelques mΩ). De la même façon, lors de l'état OFF du composant, on associe une valeur élevée de résistance R_{OFF} (quelques kΩ). Cette technique de modélisation oblige à effectuer un compromis dans le choix du rapport R_{ON}/R_{OFF}. Sa valeur doit être inférieure à 10⁶ pour conserver une bonne stabilité des méthodes numériques employées alors qu'une représentation correcte nécessiterait un rapport d'environ 10¹⁰ à 10¹².
- 2) La simulation à topologie variable [33] permet d'éliminer la mise en équations des branches inutiles (technique des arbres) pendant une phase de fonctionnement donnée du convertisseur. L'étude préalable du circuit est beaucoup plus fastidieuse par rapport à la première méthode mais on gagne au niveau de la précision et des temps de calcul. Les semiconducteurs sont considérés comme parfaits et on les remplace soit par un circuit ouvert ou par un circuit fermé.

L'inconvénient majeur de cette méthode est qu'elle ne permet pas de visualiser finement le comportement d'un interrupteur lors des commutations. Elle donne uniquement la possibilité d'observer l'évolution des grandeurs à l'échelle des temps du convertisseur qui utilise ces interrupteurs. Il faut donc utiliser une autre technique pour améliorer les performances de ce modèle.

II.3) Modélisation de type comportemental

La première méthode de modélisation (comportement tout ou rien) ne convient plus pour faire une analyse des mécanismes de commutation. Il est donc nécessaire de se rapprocher du

comportement réel du composant à étudier [1-8-31]. On part d'une constatation simple : durant les commutations, les évolutions des différentes grandeurs d'un composant sont simultanées et elles génèrent des pertes. Cette puissance est dissipée sous forme thermique lors de l'ouverture et de la fermeture d'un interrupteur statique.

Il faut élaborer un circuit électrique qui s'identifie au comportement du composant durant les états stables (ON et OFF) et surtout pendant les phases de commutation. Pour obtenir un tel modèle, on peut utiliser des éléments passifs (inductances et capacités) et/ou des sources quelconques (tension ou courant) pour représenter les transferts d'énergie. Certains éléments peuvent être considérés comme faisant partie intégrante du composant ou assimilés à des éléments extérieurs comme les liaisons de câblage du convertisseur. Pour les modèles plus développés, on emploie des sources liées afin de retranscrire une formule empirique ou une approximation des lois issues de la physique du semi-conducteur.

Bien souvent, on ne retrouve pas de relation physique entre le schéma équivalent et le principe de fonctionnement du dispositif étudié. Les modèles mis au point n'ont souvent aucun lien direct avec les semi-conducteurs étudiés. L'identification des paramètres du schéma équivalent se fait par comparaison avec des résultats de manipulation ou sont issus directement de données techniques du fabricant. L'intérêt de cette méthode réside dans la grande liberté de manoeuvre laissée au concepteur pour aboutir à un modèle. Cette méthode est bien sûr plus précise que la précédente dans la mesure où elle prend en compte le comportement du composant et de son environnement.

II.3.1) Modèles comportementaux d'interrupteurs statiques à topologie variable

Le but de cette méthode consiste à trouver un modèle de représentation du composant lors des phases de commutation. On commence par insérer l'interrupteur dans une structure simple, généralement la cellule élémentaire de commutation.




Figure 2.2 : Influence des éléments parasites sur les commutations

Une fois que les modèles des deux interrupteurs de la cellule sont définis (l'un à commutation spontanée et l'autre commandée), il est possible de simuler le comportement de l'ensemble du convertisseur et d'apporter des modifications aux modèles si cela semble nécessaire. Avant de proposer un modèle pour chacun des deux interrupteurs, il est intéressant d'examiner le comportement de l'interrupteur dans son environnement et surtout l'influence des éléments parasites du circuit de puissance ($\ell_{\rm ext}$ et $\gamma_{\rm ext}$).

La figure 2.2 représente les deux topologies de la cellule élémentaire durant la commutation à la fermeture et à l'ouverture en tenant compte des éléments parasites du circuit: $\ell_{\rm ext}$ intervient uniquement au moment de la fermeture de K, et $\gamma_{\rm ext}$ pour l'ouverture. Il est aussi possible de développer des modèles moins rudimentaires d'interrupteur différents entre l'ouverture et la fermeture en essayant de se rapprocher au maximum des variations réelles en tension et en courant du composant.

a) Mise en conduction

La solution la plus simple consiste à utiliser une inductance ℓ pour limiter la croissance di_S/dt du courant dans l'interrupteur lors de la mise en conduction. La montée du courant dans l'interrupteur est représentée en utilisant les inductances parasites externe ℓ_{ext} et interne au composant ℓ_{int} (figure 2.3)




Figure 2.3 : Modélisation de la montée du courant is

L'inductance interne est directement liée à $W_{SON} = \int_{0}^{t_{ris}} v_{S}.i_{S}.dt = \frac{1}{2} \ell_{int} (I')^{2}$.

Le modèle présenté peut être amélioré en remplaçant l'interrupteur par une source de tension placée en série avec l'inductance externe ℓ_{ext} . Le profil de tension v_S est choisi afin qu'il s'adapte au mieux pour le composant étudié (figure 2.4). En particulier, v_S doit être ramené à zéro dès que i_S atteint sa valeur finale I'.




Figure 2.4 : Modélisation de la descente de la tension vs

b) Blocage

On obtient par dualité avec les schémas de la commutation à la fermeture ceux de la commutation au blocage.

Durant le processus du blocage, ce sont les capacités parasites qui interviennent. On peut les considérer externes ou internes au composant de la même façon que pour les inductances. Avec ce modèle on a une bonne approximation de la montée de la tension aux bornes de l'interrupteur mais pour faire apparaître la variation du courant i_S il faut ajouter un autre élément.




Figure 2.5: Modélisation de la montée de la tension vs

La solution consiste à placer une source de courant à la place de l'interrupteur commandé. Elle va permettre (figure 2.6) d'imposer la forme d'onde du courant i's dans une branche pendant l'ouverture. On peut donner à i's l'allure d'une décroissance linéaire, comme cela se produit dans le cas du transistor MOS, ou créer un courant de queue, phénomène que l'on rencontre dans certains composants de puissance (IGBT, GTO).




Figure 2.6 : Modèle à capacités et gradient de courant

II.3.2) Modèles comportementaux d'interrupteur statique à topologie fixe

Un modèle unique valable pour les deux commutations associe les deux effets précédents. (figure 2.7). Ce modèle comprend un circuit r $\ell\gamma$ et deux interrupteurs parfaits. Il est intéressant de travailler avec ce type de modèle car la simulation du circuit s'effectue sans changement de configuration. Il faut noter que les modèles décrits jusqu'à présent peuvent être simulés et testés avec des logiciels existant dans le commerce. La mise en équation reste assez simple dans ce cas de figure contrairement à tous les modèles qui vont suivre.




Figure 2.7: Modèle à topologie fixe

II.3.3) Modèle de MOSFET

La particularité de ce composant unipolaire permet de prendre en compte la technologie du composant dans une modélisation de type comportemental. La reproduction des phénomènes réels provoqués par le composant lui-même permet d'obtenir un modèle de connaissance simple. De nombreux travaux de recherche ont développé plusieurs modèles de composant. Les résultats sont suffisamment précis pour faire de cet outil une référence. Cette

représentation est à la base du modèle de MOS dans les logiciels du type SUCCESS (version2) et SPICE.




Figure 2.8: Modèle comportemental du MOS

Parmi les avantages de cette méthode, il y a tout d'abord le temps de calcul qui est assez faible et la possibilité de simuler le comportement du convertisseur et de celui des composants. Il est intéressant de disposer d'un pas de calcul auto adaptatif entre les phases de conduction et de commutation. Le modèle du composant est alors moins complexe durant les phases de conduction où il ne requiert pas une précision très importante.

L'inconvénient majeur de ces modèles comportementaux est la limite de leurs domaines de validité. Ils permettent de prévoir les variations du composant uniquement dans les conditions de fonctionnement d'où sont extraits les paramètres du modèle.

II.4) Méthode de résolution des équations de la physique des semi-conducteurs

Cette méthode est la plus précise car elle utilise les équations de transport et de continuité [réf 2-3] qui régissent le comportement des porteurs de charge dans le semi-conducteur. Le mouvement de transit et la répartition des différentes charges sont connus à chaque instant. Les modèles obtenus sont très précis et donnent les évolutions quasi réelles de toutes les grandeurs du composant. Le traitement des équations locales traduit de manière fidèle tous les phénomènes liés à un changement d'état du composant modélisé.

Pour calculer les répartitions de charges, il faut résoudre des systèmes d'équations très complexes qui impliquent la présence d'un outil informatique très performant. La résolution de ce genre de système passe par des approximations ou l'utilisation d'artifices mathématiques. Bien souvent, il est difficile de mettre en équation les relations exactes et de pouvoir les exploiter directement. Ce sont généralement des équations non linéaires à coefficients non constants. La plupart des logiciels traitent des problèmes de répartition de surface ou 2D (deux dimensions) mais il existe aussi des logiciels 3D (trois dimensions).

L'épaisseur des couches de blocage et la durée de vie moyenne relativement élevée des porteurs de charge, qui caractérisent les interrupteurs de puissance à semi-conducteur, sont à l'origine, dans les composants bipolaires, de phénomènes répartis dont ne peuvent pas rendre compte les modèles à constantes localisées. Il est cependant possible, en réduisant les structures à des associations de zones étroites et faiblement dopées avec des zones plus épaisses et faiblement dopées, de diminuer le nombre de paramètres nécessaires pour tenir compte des relations entre les diverses grandeurs caractéristiques d'un composant, et de simplifier ainsi les équations de transport des charges.

L'inconvénient majeur de cette technique reste le temps de calcul nécessaire pour effectuer une simulation correcte. Il paraît difficile d'insérer un tel modèle de composant dans un convertisseur et d'espérer obtenir dans des délais rapides, ne serait-ce qu'une période de fonctionnement. Actuellement, cette méthode s'applique dans des domaines bien spécifiques comme le développement de nouveaux composants mis au point par les grandes firmes de fabrication.

II.5) Identification des paramètres

L'acquisition des paramètres nécessaires au modèle se fait à partir de relevés expérimentaux ou des informations fournies par le fabricant. Il est souvent difficile d'obtenir de la part du fabricant les valeurs des paramètres de structure d'un composant, mais le nombre de paramètres à introduire dans le modèle reste relativement faible et ne nécessite pas toujours une analyse technologique inverse du composant.

Par exemple, il est possible d'obtenir un modèle très satisfaisant de diode de puissance à partir de la surface de la pastille de silicium, de l'épaisseur et du dopage de la zone N-, de la durée de vie moyenne des porteurs de charge dans cette région, et des gradients de concentration d'impuretés dans les zones P⁺ et N⁺ de chaque côté.

II.6) Conclusion

L'utilisation des modèles physiques numériques restera sans doute limitée si le temps de calcul demeure un frein. Ce problème ne semble pas près d'être résolu. Il semble inconcevable de vouloir créer un modèle pour tous les composants. Non seulement, leurs calibres en tension et en courant diffèrent mais ce sont surtout les paramètres intrinsèques de chacun d'eux qui changent.

Pour obtenir un modèle de connaissance suffisamment simple, il faut partir d'un modèle de base et lui associer quelques coefficients qui peuvent être identifiés à partir des caractéristiques du fabricant ou de tests ne demandant pas de matériel lourd. C'est la solution que nous avons choisie pour modéliser les interrupteurs obtenus par association de transistors MOS et de diodes.

Chapitre III : MODELISATION DE LA DIODE

Ce chapitre est consacré à l'élaboration d'un modèle de diode destiné à être introduit dans les interrupteurs qui seront utilisés pour la modélisation des différentes cellules de commutation. Après avoir mis l'accent sur les principaux phénomènes devant être restitués, nous proposons d'une part un modèle comportemental, et d'autre part nous indiquons comment acquérir les paramètres permettant d'obtenir des modèles satisfaisants.

III.1) Principe de fonctionnement de la jonction PN

Dans ce paragraphe, avant de faire une présentation du fonctionnement de la diode de puissance, nous allons détailler les principaux phénomènes physiques intrinsèques de ce type de composant et nous essayerons de mettre en évidence les aspects importants à retenir pour pouvoir les retranscrire par un modèle simple [24]. Notre but n'est pas de traiter de la physique des semi-conducteurs ni de la technologie de fabrication des diodes, mais de fournir le minimum d'explications nécessaires pour comprendre leurs caractéristiques.

Les différents phénomènes dont nous allons donner une description succincte et qualitative vont permettre d'expliquer l'allure des caractéristiques, tant statiques que dynamiques, des interrupteurs à semi-conducteurs.

Tous ces dispositifs ont en commun une zone N faiblement dopée dont l'épaisseur est proportionnelle à la tension maximale que peut supporter l'interrupteur à l'état bloqué.

Au repos, cette zone N est électriquement neutre, les charges positives fixes équilibrant les charges négatives mobiles.

L'état bloqué de l'interrupteur s'obtient par extraction des charges mobiles ce qui fait apparaître une zone de déplétion plus ou moins étendue dans N.

Le passage de l'état bloqué à l'état passant nécessite au minimum la réinjection de charges négatives dans N pour retrouver l'état de repos, qui correspond à l'état passant pour les composants unipolaires.

Pour les composants bipolaires, les plus nombreux, l'état de repos n'est qu'une transition entre les états passant et bloqué. L'état passant est obtenu par forte injection de charges positives et négatives, en nombre égal pour maintenir la neutralité électrique de la zone N dont la résistivité devient très faible.

Ce sont les différentes méthodes utilisées pour injecter ou extraire les charges mobiles dans la zone N qui différencient les interrupteurs de puissance à semi-conducteur.

III.1.1) Les mouvements de charge dans un semi-conducteur

Dans un métal, les charges négatives que constituent les électrons de la bande de conduction sont libres de se déplacer au sein du matériau. Les charges positives que constituent les atomes ionisés par le passage de leurs électrons périphériques dans la bande de conduction sont fixes. Toute variation spatiale de la concentration en électrons au sein du matériau entraînerait un déséquilibre de concentration entre les charges positives et négatives, et donc l'apparition d'un champ électrique s'opposant à ce déséquilibre.

Dans un semi-conducteur, on dispose de deux types de charges mobiles: les électrons et les trous. On peut donc avoir une variation spatiale de la concentration en porteurs sans qu'il y ait apparition d'un champ électrique: il suffit que les variations de concentration des électrons et des trous soient égales.

Par conséquent, dans un semi-conducteur, deux mécanismes peuvent contribuer à produire des mouvements de charges et donc à faire circuler un courant au sein du matériau :

- <u>Effet des gradients de potentiel</u>: l'existence d'un champ électrique E_x dirigé suivant l'axe x exerce une force sur les charges mobiles et provoque donc un mouvement global de ces charges dans le sens de E_x pour les trous et dans le sens opposé pour les électrons. Il en résulte un courant de conduction dans le sens de E_x et dont la densité est donnée par :

$$J_{cond,x} = q(n.\mu_n + p.\mu_p)E_x$$

où n et p représentent les concentrations en électrons et en trous par cm 3 μ_n et μ_p les mobilités des électrons et des trous et q la charge de l'électron




Figure 3.1: Courants de conduction

- Effet des gradients de concentration : une variation de la concentration en électrons suivant la direction x entraine un gradient de concentration dn/dx et un mouvement des électrons dans le sens qui contribue à rétablir l'équilibre. Il en va de même d'une variation de la concentration de trous.




Figure 3.2: Courants de diffusion

Il en résulte un courant de diffusion dont la densité est donnée par :

$$J_{diff,x} = q. \left(D_n \frac{\delta n}{\delta x} - D_p \frac{\delta p}{\delta x} \right)$$

Dn et Dp sont les constantes de diffusion des électrons et des trous, qui sont liées aux mobilités μ_n et μ_p par la relation d'Einstein :

$$\frac{D_n}{\mu_n} = \frac{D_p}{\mu_p} = \frac{kT}{q} = U_T$$
 = potential thermodynamique

où T est la température en degrés Kelvin, et k la constante de Boltzmann ($U_T = 26 \text{mV}$ à 25°C).

C'est l'existence de ces deux types de courant qui est à la base des propriétés particulières des dispositifs à semi-conducteur.

III.1.2) La jonction PN à l'équilibre

Pratiquement tous les dispositifs à semi-conducteur et en particulier les interrupteurs de puissance sont obtenus en réalisant des structures dans lesquelles certaines régions sont de type P et d'autres de type N. La jonction PN désigne la zone de faible épaisseur (quelques microns) où la conductivité passe du type P au type N. L'étude des phénomènes qui se produisent au niveau de la jonction joue donc un rôle essentiel dans le fonctionnement de la plupart des interrupteurs de puissance à semi-conducteur.

Les gradients de concentration donnent naissance à un courant de diffusion dû aux porteurs majoritaires. Les recombinaisons entre charges mobiles de signes opposés sont très nombreuses à proximité immédiate de la jonction, et il ne reste dans ces régions que les charges fixes: ions négatifs du côté P, positifs du côté N, qui font disparaitre localement la neutralité électrique. Dans cette zone dite de déplétion ou de charge d'espace apparaît un champ électrique dirigé de la zone N vers la zone P qui est à l'origine d'un courant de

conduction dû aux porteurs minoritaires. A l'équilibre, aucun courant ne pouvant traverser la jonction isolée, ce courant de conduction compense le courant de diffusion dirigé en sens inverse.




Figure 3.3 : Jonction PN à l'équilibre

Puisque les charges mobiles disparaissent deux par deux lors des recombinaisons, la charge positive localisée du côté N de la jonction est égale à la charge négative localisée du côté P. En dehors de la zone de déplétion, le champ électrique est nul, comme le sont les gradients de concentration en porteurs. Si on fait l'hypothèse que les limites de la zone de déplétion sont abruptes, par centimètre carré de surface de jonction, on a :

- du côté P, une charge égale à - qN_Al_{P0} , en désignant par N_A le nombre d'atomes accepteurs par cm³ et par l_{P0} la largeur en cm de la zone de déplétion dans la zone P
- du côté N, une charge égale à $+qN_Dl_{N0}$, en désignant par N_D le nombre d'atomes donneurs par cm³ et par l_{N0} la largeur en cm de la zone de déplétion dans la zone N

L'égalité des charges de part et d'autre implique donc que l'on ait :

$$N_A l_{P0} = N_D l_{N0}$$

Si les concentrations en impuretés N_A et N_D sont nettement différentes, cette relation montre que c'est dans la zone la plus faiblement dopée que la largeur de la zone de déplétion est la plus importante.

L'hypothèse de frontières abruptes de la zone de déplétion revient à admettre que le champ électrique évolue dans cette zone de manière linéaire :

$$\frac{dE}{dx} = \frac{qN_A}{\epsilon} \qquad \text{dans la zone P} \qquad \qquad \frac{dE}{dx} = \frac{qN_D}{\epsilon} \qquad \text{dans la zone N}$$

où ε est la constante diélectrique du silicium = 10^{-12} F/cm

On en déduit la valeur maximale E_{max} du champ électrique dans la zone de déplétion, et celle de la barrière de potentiel ΔV_0 qui s'installe entre la zone P et la zone N :

$$E_{\text{max}} = \frac{q N_{\text{D}}}{\varepsilon} l_{\text{N0}} = \frac{q N_{\text{A}}}{\varepsilon} l_{\text{P0}}$$

et
$$\Delta V_0 = E_{\text{max}} \frac{l_{P0} + l_{N0}}{2}$$

La zone de charge d'espace étant dépourvue de charges libres, la densité de courant y est nulle. Si on prend la composante due aux électrons, on obtient :

$$J_n = J_{cond,n} + J_{diff,n} = q.n.E.\mu_n + q.D_n.\frac{dn}{dx} = 0$$

dont on tire:
$$E(x) = -\frac{D_n}{n \cdot \mu_n} \cdot \frac{dn}{dx} = -\frac{dV}{dx}$$

$$dV = \frac{D_n}{\mu_n} \cdot \frac{dn}{n} = U_T \cdot \frac{dn}{n}$$

$$\Delta V_0 = \int_{I_{P0}}^{I_{N0}} dV = U_T Log_e \frac{n_N}{n_P} = U_T Log_e \frac{N_D N_A}{n_I^2}$$
 (3.1)

On obtient bien sûr le même résultat en prenant la composante due aux trous. La valeur obtenue pour ΔV_0 est de l'ordre du volt.

III.1.3) La jonction PN en polarisation inverse

Si on polarise négativement la zone P par rapport à la zone N à l'aide d'une source extérieure négative V_R (reverse), la zone de déplétion s'élargit à mesure que V_R augmente et renforce la barrière de potentiel.

• Tenue en tension inverse

La tension inverse maximale que peut supporter une jonction est limitée par deux phénomènes :

- Le perçage de la jonction intervient lorsque la largeur de la zone de déplétion tend à devenir supérieure à celle de la zone, P ou N, la plus faiblement dopée. Ainsi, si la zone N est faiblement dopée par rapport à la zone P, la tension de perçage est la valeur de V_R pour laquelle l_N devient égale à la largeur W_N de la zone N.
- Le claquage de la jonction intervient lorsque la valeur E_{max} du champ électrique au droit de la jonction atteint le seuil d'avalanche E_{BR} à partir duquel l'énergie cinétique transmise aux électrons mobiles devient suffisante pour arracher lors des collisions les électrons captifs du réseau cristallin, multipliant ainsi les paires électron-trou.

Par conséquent, pour qu'une jonction puisse supporter une tension inverse élevée, il faut qu'une des deux zones soit épaisse et peu dopée.

On peut limiter la largeur de la zone faiblement dopée en lui accollant une zone de même type, mais fortement dopée. Par exemple, on fait suivre une zone N faiblement dopée notée N d'une zone N fortement dopée notée N⁺. Comme la pente du champ électrique dans la zone de déplétion est proportionnelle à la densité d'ions présents, cette pente augmente brutalement

quand x passe de la zone N^- à la zone N^+ , ce qui permet de supprimer la limite correspondant à la tension de perçage de la jonction PN^- . Il ne reste que la tension de claquage pour laquelle $E_{max} = E_{BR}$.

Pour que cette valeur soit inférieure à la tension de perçage de la jonction PN, il suffit que le produit (E_{BR}.W_N) soit supérieur à cette tension de perçage.

• Remarque sur le courant inverse

Lorsqu'une diode est polarisée en inverse, elle est traversée par un faible courant négatif (courant de fuite), qui correspond à l'augmentation du courant de conduction due à l'action du champ électrique sur les porteurs minoritaires des zones P et N (les trous de la zone N, les électrons de la zone P) dont les concentrations sont peu élevées. Toutefois, lors de variations brusques de la tension V_R, ce courant peut atteindre transitoirement des valeurs élevées pour enlever ou apporter les charges nécessaires à assurer les variations de largeur de la zone de déplétion.

• Capacité parasite d'une jonction PN⁻ polarisée en inverse

Lorsqu'une zone de déplétion de largeur l_N apparaît dans une couche N^- de section A (area) et possédant N_D ions positifs par cm³, la charge contenue dans cette zone est égale à :

$$Q = q.N_D.A.l_N$$

La largeur l_N est donnée par la relation :

$$l_{N} = \sqrt{\frac{2\epsilon \left(\Delta V_{0} + V_{R}\right)}{qN_{D}\left(1 + \frac{N_{D}}{N_{A}}\right)}} \cong \sqrt{\frac{2\epsilon \Delta V_{0}}{qN_{D}}\left(1 + \frac{V_{R}}{\Delta V_{0}}\right)}$$

En reportant cette expression dans celle de Q, on obtient :

$$Q \cong A \sqrt{2qN_D \epsilon \Delta V_0 \left(1 + \frac{V_R}{\Delta V_0}\right)}$$

La capacité parasite de la jonction PN polarisée en inverse s'obtient à partir de :

$$C_{J} = \frac{dQ}{dV_{R}} = A\sqrt{2qN_{D}\epsilon\Delta V_{0}} \frac{1}{2} \left(1 + \frac{V_{R}}{\Delta V_{0}}\right)^{-\frac{1}{2}} \cdot \frac{1}{\Delta V_{0}} = A\sqrt{\frac{qN_{D}\epsilon}{2\Delta V_{0}}} \frac{1}{1 + \frac{V_{R}}{\Delta V_{0}}}$$

qui peut s'écrire:

$$C_{J} = \frac{C_{J0}}{\sqrt{1 + \frac{V_{R}}{\Delta V_{0}}}} \quad \text{en posant} \quad C_{J0} = C_{J} (V_{R} = 0) = A \sqrt{\frac{q N_{D} \varepsilon}{2 \Delta V_{0}}}$$

C'est cette capacité qu'il faut charger ou décharger chaque fois qu'on veut atteindre ou quitter l'état bloqué de la jonction.

III.1.4) La jonction PN en polarisation directe

Lorsqu'on applique aux bornes de la jonction PN une tension directe V_F qui polarise positivement la zone P par rapport à la zone N, la barrière de potentiel est réduite ainsi que la largeur de la zone de déplétion. Le courant de conduction diminue tandis que le courant de diffusion augmente: la jonction PN devient passante dans le sens direct. A mesure que V_R tend vers ΔV_0 , un courant de diffusion de plus en plus important traverse la jonction. Ce courant peut atteindre des valeurs élevées car les gradients de concentration sont importants au niveau de la jonction.

La diffusion des trous de la zone P vers la zone N entraı̂ne une forte augmentation de la concentration en trous dans la zone N au droit de la jonction.

Si la concentration en trous reste inférieure à la concentration en atomes donneurs du côté N, on dit qu'il y a faible injection, et la relation (3.1) reste applicable.

Si la zone N comporte une partie N faiblement dopée pour assurer une bonne tenue en tension inverse, l'injection de trous peut rendre la concentration en trous supérieure à la concentration en électrons qui proviennent des atomes donneurs situés dans cette zone. Il y a alors forte injection. Pour rétablir la neutralité électrique, il faut que la zone N située de l'autre côté de la zone N injecte des électrons dans la zone N.

Le double phénomène d'injection dans la zone N :

- de trous par la zone P
- d'électrons par la zone N⁺

a comme avantage de fortement augmenter la concentration en porteurs dans cette zone par rapport à la situation d'équilibre, et donc de fortement réduire la résistance de cette zone ainsi que la chute de tension qui y apparaît lors du passage du courant direct.

On peut montrer que, en régime établi, la concentration n = p en paires électron-trou dans la zone N^- est proportionnelle à la densité de courant J à travers la jonction et à la durée de vie τ_a (a pour ambipolaire) des paires électron-trou dans la zone N^- . La charge Q_S correspondant au nombre total d'électrons dans la zone N^- en forte injection est égale à :

$$Q_{S} = I.\tau_{a} \tag{3.2}$$

où I est le courant qui traverse la jonction.

Par contre, lors du retour à une polarisation inverse de la jonction, il faut évacuer les porteurs excédentaires amenés par injection dans la zone N⁻. La quantité de charges à extraire pour élargir la zone de déplétion se trouve augmentée, et donc la pointe de courant négative nécessaire pour assurer cette évacuation.

III.2) La diode de puissance

La diode à semi-conducteur est le type de composant le plus répandu dans le domaine de l'électronique. La jonction PN est l'élément de base existant dans la structure physique de nombreux composants. La diode est le composant le plus simple à réaliser, mais paradoxalement elle se trouve souvent au centre des problèmes rencontrés par son utilisateur. On peut classer les diodes de puissance en trois catégories: les diodes de redressement, les diodes de protection (transil..) et les diodes à commutations rapides. Nous porterons toute notre attention sur la dernière catégorie citée: elle trouve sa place dans les convertisseurs travaillant à hautes fréquences de commutation. La majeure partie des diodes utilise les propriétés uniques du contact entre les deux zones P et N d'un semiconducteur caractérisées par des dopages de polarités opposées.




Figure 3.4: Structure interne de la diode PN

Un facteur essentiel permet de différencier les diodes de puissance de celles utilisées en micro-électronique. C'est la nécessité de fabriquer des éléments ayant une meilleure tenue en tension qui caractérise cette différence. Pour aboutir à ce résultat, on ajoute une région centrale de type N entre deux régions P⁺ et N⁺ qui correspondent aux régions de la diode classique PN. Pour simplifier, on considère les concentrations de trous et d'électrons identiques en tout point dans la région centrale. On appelle cette région : la zone intrinsèque "I" et par extension ce type de diode se nomme: diode PIN. L'hypothèse de travail la plus intéressante dans les applications de l'électronique de puissance est celle de forte injection, elle correspond généralement aux conditions de travail des composants de puissance.

Le courant total I_D traversant la jonction est obtenu en faisant la somme des courants d'électrons et de trous en un même point.

Si on néglige les phénomènes de recombinaison dans la zone de transition, on aboutit à l'expression suivante :

$$I_D = I_S \left(e^{\frac{V_D}{U_T}} - 1 \right)$$

Dans cette formulation, on ne tient pas compte des effets de recombinaison dans la zone de charge d'espace. Le courant calculé est uniquement dû aux phénomènes de diffusion. Néanmoins, on introduit le paramètre η pour remédier à ce problème. La valeur affectée à η dépend du rapport entre les deux types de courant.

$$I_D = I_S \cdot (e^{\frac{V_D}{\eta \cdot U_T}} - 1)$$
 (3.3)

avec:

 $\eta=1$ si le courant de diffusion est prépondérant.

 η =2 si les phénomènes de recombinaisons prédominent.

 $1 < \eta < 2$ si les deux phénomènes sont présents.

I_S courant de saturation

Remarque: Cette expression conviendra parfaitement pour décrire l'évolution de I_D dans notre modèle comportemental. Le modèle nécessitera une représentation d'autant moins fine que les gradients du courant I_D sont importants, l'évolution du courant est très rapide. En poussant encore plus loin le raisonnement on pourrait même se contenter d'une évolution linéaire pour I_D . Lorsqu'on utilise des modèles aussi rudimentaires, les erreurs commises sont surtout reliées aux variations initiale et finale du courant. Elles restent malgré tout négligeables et ne prêtent pas à trop de conséquences.




Figure 3.5 : Caractéristique qui représente l'évolution de ID=f(VD)

On peut effectuer une extrapolation linéaire de l'équation $I_D=f(V_D)$ comme on l'aperçoit sur la figure 3.5. Cette solution sera utilisée dans notre modèle pour déterminer la valeur de la résistance série lorsque la diode sera en conduction.

• Courant de saturation

Un point important apparaît quelles que soient les références bibliographiques consultées sur l'étude de la diode et pour différentes structures existantes (PN, P+N, P+NN+...). Il en ressort que la relation liant le courant traversant la diode I_D et la tension à ses bornes V_D peut toujours se ramener à une expression similaire à la formule (3.3). Dans la plupart des logiciels comme c'est le cas pour SPICE, l'expression du courant direct est contrôlée par cette équation. La seule modification importante réside dans la détermination de l'expression du courant de saturation I_S qui dépend de multiples paramètres technologiques qui sont rarement disponibles sur les fiches techniques fournies par le constructeur.

On détermine la densité de courant J_S en fonction des paramètres de fabrication du composant, dont les grandeurs essentielles sont L_P , L_N , D_P et D_N . Il reste un aspect important pour l'obtention du courant I_S , c'est qu'il faut préciser le régime de fonctionnement de la diode: il y a les régimes de faible et de forte injection de charges. Nous allons raisonner sur une jonction P^+N . Le courant qui circule à travers la jonction est essentiellement un courant de trous dû à la forte dissymétrie des dopages. On obtient l'expression de la densité de courant de trous :

$$J_{p} = \frac{\overline{D_{p}}.q.n_{i}^{2}}{\int n.dx} * \left(e^{\frac{V_{D}}{U_{T}}} - 1\right) = \frac{\overline{D_{p}}.q^{2}.n_{i}^{2}}{Q_{B} + Q_{S}} * \left(e^{\frac{V_{D}}{U_{T}}} - 1\right)$$

avec: Q_S : quantité de charges stockée de porteurs minoritaires du côté N, provenant de la zone P. Cette quantité de charges Q_S est proportionnelle à la densité de courant J_P . Le coefficient de proportionnalité s'appelle τ_N et il correspond au temps de transit que met un porteur injecté pour traverser la région neutre; ce coefficient τ_N est une donnée technologique importante.

Q_B : Cette quantité de charges dépend du dopage effectué mais elle est indépendante du régime de fonctionnement.

Il existe deux cas correspondant aux deux types de niveau d'injection

1er cas) Avec de *faibles niveaux d'injection* quand Q_S<<Q_B, on suppose que c'est un courant de diffusion pur et le nombre de porteurs majoritaires N_D est constant

$$Q_{S} << Q_{B} \quad \Leftrightarrow \qquad J \approx J_{p} = \frac{q.D_{p}.n_{i}^{2}}{N_{D}.W_{N}} * \left(e^{\frac{V_{D}}{U_{T}}} - 1\right)$$

$$\Rightarrow \qquad \tau_{N} = \frac{W_{N}^{2}}{2.D_{P}}$$

2^{eme} cas) Avec de *forts niveaux d'injection* quand Q_S>>Q_B, on a maintenant les deux phénomènes diffusion et conduction qui contribuent à part égale dans la

composition du courant dans la diode. Ce régime de fonctionnement est plus intéressant en Electronique de Puissance car le temps de transit est divisé par deux

$$Q_{S} >> Q_{B} \Rightarrow J_{p} = \frac{2q.D_{p}.n_{i}}{W_{N}} * e^{\frac{V_{D}}{2.U_{T}}}$$

$$\Rightarrow \tau_{N} = \frac{W_{N}^{2}}{4.D_{p}}$$

III.3) Modèle comportemental de la diode

L'objectif consiste à élaborer un modèle comportemental de la diode de puissance PIN [6]. Afin de faciliter l'étude de la diode et aboutir à un résultat simple, nous allons effectuer une hypothèse sur la constitution interne de la diode par rapport à sa structure réelle. La solution consiste à assimiler la diode à une simple jonction PN abrupte avec un dopage uniforme dans chacune des deux régions.

III.3.1) Capacités de jonction

Le comportement dynamique d'un composant semi-conducteur vu de ses contacts dépend essentiellement des variations des charges stockées dans le cristal. Il faut rendre compte des mouvements de transfert de ces charges. Qu'elles soient extraites ou injectées ceci dépend du type de commutation. Pour les jonctions de type PN, on distingue deux éléments. La gestion des quantités de charges accumulées peut être modélisée par deux capacités : une capacité de jonction C_J et une capacité de transition C_S . L'importance relative des deux capacités dépend de la polarisation appliquée à la diode.

a) Pour la polarisation directe, on doit tenir compte principalement des variations du nombre de porteurs en transit dans les zones quasi neutres (Z_{QN}) . La capacité de diffusion est prépondérante dans cette configuration. Elle est équivalente à :

$$C_{S} = \frac{dQ_{S}}{dV_{D}} = \frac{\tau J}{n.U_{T}}$$
(3.4)

τ : durée de vie des porteurs.

b) Sous une polarisation inverse, c'est la charge emmagasinée dans la zone de transition de la jonction (Z_{CE}) pendant la conduction de la diode qui joue un rôle primordial. La jonction se comporte comme une capacité de barrière. Elle sera équivalente à un condensateur plan non linéaire car l'épaisseur de la charge d'espace varie selon la valeur de V_D. On l'appelle capacité de jonction et elle s'exprime par la relation suivante :

$$C_{j} = \frac{dQ}{dV} = \frac{\varepsilon \cdot \varepsilon_{0} \cdot S}{d} = S \left[\frac{\varepsilon \cdot \varepsilon_{0} \cdot q^{2} \cdot N_{D}}{2(\phi_{0} - eV)} \right]^{1/2}$$
(3.5)

$$C_{j} = \frac{C_{jo}}{\left(1 - V_{D}/\phi_{o}\right)^{m}}$$
(3.6)

M: Ce paramètre peut prendre différentes valeurs entre 2 et 3, en fonction du type de jonction utilisée. Habituellement, on a m=2 pour une jonction abrupte et m=3 pour une jonction graduelle.

V_D: Tension extérieure définie positive lorsqu'elle a pour effet de diminuer le champ électrique de rétention de la diffusion, ainsi que diminuer la barrière de potentiel.

Remarque : On note que cette expression de capacité de jonction est identique à celle que l'on rencontre dans le logiciel SPICE (ϕ_0 est remplacé par V_J).

III.3.2) Modèle de la diode au blocage

Dans le but de trouver un modèle comportemental, il est important de bien rendre compte des effets produits pendant la commutation au blocage [9-25-42]. La figure 3.6 présente en la schématisant la variation du courant I_D. On a représenté à côté de ce graphique, le profil des porteurs dans une diode PIN lorsque celle-ci est polarisée en direct. Cette représentation permet d'associer à tout instant la répartition des charges avec l'allure du courant I_D.




Figure 3.6 : Schématisation du courant dans la diode lors du blocage

t_{rr}: temps de recouvrement inverse.

Q_S: Charge stockée au niveau de la jonction.

Q_i : Quantité de charge correspondant à chacune des phases du blocage.

I_{RM}: Courant inverse maximum.

I : Courant direct avant la commutation.

i : Courant de circulation dans la jonction pn.

Il existe une quantité de charge stockée Q_S avant la commutation dont la valeur est fixée pendant la conduction par la densité de courant circulant dans la diode (relation 3.2). La façon d'évacuer cette charge dépend à la fois des paramètres de structure du composant mais aussi de l'environnement dans lequel la diode évolue.

Si on se place du côté N^- de la jonction P^+N^- , le signe du courant I_D est directement lié à celui du courant de diffusion des trous i qui est lui même de signe opposé à dp/dx.

En t_0 , dp/dx est négatif dans la zone considérée : i circule de P^+ vers N^- et I_D est positif. En t_1 , dp/dx s'annule, ce qui correspond à un courant i nul et au passage par zéro de I_D . Entre t_1 et t_2 , dp/dx est positif: i circule de N^- vers P^+ et I_D est négatif.

A partir de t_2 les trous ne traversent plus la jonction P^+N^- et les charges en excés dans N^- disparaissent progressivement par recombinaison interne.

Pour élaborer notre modèle de diode, nous ajoutons certaines hypothèses afin de simplifier le modèle par rapport à son comportement réel. En tout premier lieu, l'allure du courant I_D entre t_0 et t_2 est imposée par les éléments du circuit extérieur dans lequel on place la diode. Ce constat permet de laisser le courant I_D évoluer au grè de ce circuit. De plus, connaissant la valeur de Q_S et la pente avec laquelle décroît le courant I_D entre t_0 et t_1 , on peut prédéterminer la valeur du courant de recouvrement inverse I_{RM} . Cette approximation linéaire simplifie l'étude sans trop détériorer la précision du modèle. La manière dont sont évacuées les dernières charges entre t_2 et t_3 dépend du type de diode utilisé (Soft ou Hard).

La quantité de charge Q_1 correspond à des phénomènes de recombinaison de charges dans la jonction. Le dI_D/dt imposé par le circuit extérieur joue un rôle important puisqu'il détermine la quantité de charge Q_1 évacuée par recombinaison. Toutes les charges restantes doivent disparaître et cela se traduit par l'apparition d'un courant qui circule en inverse dans la diode à partir de t_1 . Ce phénomène du recouvrement inverse correspond à une extraction des charges internes (Q_S-Q_1) . Pour des faibles courants de circulation, la relation (3.2) donne la quantité de charges stockée dans la diode Q_S en fonction du courant direct I_D et de la durée de vie des porteurs τ dans la zone de transition :

L'évolution du courant en régime transitoire est obtenue par l'équation suivante :

$$I_{D}(t) = \frac{Q_{S}}{\tau} + \frac{dQ_{S}}{dt}$$
(3.7)

Pour des courants importants, la relation (3.2) en statique n'est plus valable. Malheureusement dans notre domaine d'application il est très fréquent de travailler avec ces ordres de grandeur. Cette relation n'est plus valable car il apparaît une non-linéarité entre Q_S et le courant direct I_D et sa détermination devient très complexe. Afin de remédier à ce

problème et de conserver la simplicité de la relation (3.2), nous introduisons le terme correctif K_D dans l'expression de Q_S qui s'écrit alors sous la forme :

$$Q_{S} = K_{D} * \tau * I \tag{3.8}$$

La détermination de ce coefficient se fera grâce à des relevés expérimentaux, l'explication de son obtention sera donnée par la suite.

L'étude de la commutation au blocage de la diode s'effectue en plusieurs phases que l'on va étudier en détail séparément. Le schéma global du modèle sera donné lorsque nous aurons présenté les éléments nécessaires à chacune des phases. Ce modèle a été conçu en conservant une représentation similaire à celle de travaux existants. Comme les phénomènes restent les mêmes, on a besoin d'utiliser au minimum: une résistance, une capacité et une source de courant. Cependant on gérera de façon personnelle la variation de certains de ces éléments.

Première phase

Durant cette phase le courant I_D dans la diode commence à décroître à partir de l'instant t_0 de la valeur I établie à l'état passant pour atteindre I_{RM} en t_2 (figure 3.7). L'objectif de cette phase consiste à déterminer de façon satisfaisante la valeur du courant I_{RM} .




Figure 3.7 : Modèle de la diode durant la phase 1

La commutation au blocage de la diode est imposée par le circuit extérieur. On considère que l'évolution du courant à travers la jonction est la seule grandeur variable durant le déroulement de cette phase. En réalité, la chute de tension V_D varie et diminue sensiblement mais cela reste négligeable et c'est pour cela qu'on laisse V_D égale à $V_0+R_S.I_D$ (V_0 et R_S ont été définis à la figure 3.5).

Le modèle de la diode lors de l'ouverture est basé sur le principe de calcul de la quantité de charges emmagasinée Qs et de son évolution. Durant cette première phase, puisque la loi d'évolution du courant dans la diode est imposée par le circuit extérieur, si la diode est

implantée dans une cellule élémentaire de commutation, le di/dt sera dû à l'inductance parasite de câblage et au composant commandable situé dans cette boucle. Notre modèle exploite le principe rencontré dans les travaux cités en bibliographie [12], avec cependant une différence quant à son implantation dans le système de résolution numérique. La méthode est basée sur l'utilisation de micro-modèles qui permettent d'assimiler les variables de commutation de la diode à des éléments passifs. Le facteur essentiel est la durée de vie des porteurs τ: il permet de déterminer la quantité de charges Qs. Nous adapterons cette méthode par l'utilisation d'une procédure numérique particulière qui consiste à traiter ces informations à chaque pas de calcul.

• Détermination des différents paramètres du modèle

Pour obtenir la durée de vie des porteurs τ, nous allons utiliser les abaques fournis par le constructeur lorsqu'elles possèdent suffisamment d'informations. L'application est faite pour la diode BYT 3040 qui est l'un des éléments utilisés pour la réalisation du montage d'essai sur lesquels on basera notre étude pratique. On considère les valeurs suivantes de l'essai pour effectuer le calcul :

$$I_D=10 A$$
 et dI/dt=100 A/ μ s

On détermine Q_{rr} à partir de la caractéristique qui donne Q_{rr} =f(dI/dt) : on peut aussi obtenir Q_{rr} à partir de Q_{rr} = Q_2 + Q_3 qui correspond à la quantité de charge à évacuer entre les instants t_1 et t_3 (figure 3.5). On trouve pour notre application numérique Q_{rr} = 0,2 μ C. Connaissant les valeurs de I et dI/dt on peut alors déduire t_{rr} et I_{RM} à partir des relations suivantes :

$$I_{RM} = \sqrt{\frac{4}{3}} Q_{RR} * \frac{dI}{dt} = 5.2 \text{ A}$$

$$t_{rr} = \sqrt{3*Q_{RR}*\frac{dt}{dI}} = 88 \text{ ns}$$

En faisant une approximation linéaire pour l'évolution du courant durant cette phase, on détermine alors simplement les quantités de charges Q_1 , Q_2 , Q_3 et Q_S . La dernière opération permet de trouver la valeur de τ . L'obtention de Q_3 sera nécessaire pour la phase suivante, car elle correspond à la charge finale à évacuer.

$$Q_S = Q_1 + Q_2 = \tau . I_D$$
 d'où $\tau = 63 \text{ ns}$

Cette valeur est obtenue en appliquant des relations uniquement valables pour des diodes de faibles niveaux de courant. Pour tenir compte des phénomènes supplémentaires de recombinaison, on corrige cette inadéquation grâce à l'apport du coefficient correcteur K_D. On classe les résultats de mesure et de calcul dans le même tableau (3.1).

Mesures		Simulations							
ļ		τ=36,8 ns		τ=28,8 ns		τ=30 ns			
I en A	I _{RM} en A	I_{RM}	Erreur en %	I_{RM}	Erreur en %	I_{RM}	Erreur en %		
2	3.8	4,38	13,2	3,65	4,10	3,78	0,53		
4	5,2	6,1	14,7	5,01	3,80	5,15	0,95		
6	6,15	7,4	16,8	6	2,50	6,15	0.00		
8	6.6	8,2	19,5	6,7	1,50	6,9	4,35		
10	7.9	8,9	11,2	7,35	7,45	7,6	3,90		

Tableau 3.1: Mesure du courant de recouvrement pour la diode BYT30400

Pour déterminer la valeur à donner à ce coefficient K_D , il faut ajuster la valeur de τ et faire correspondre les résultats de simulation avec ceux de manipulation. Pour aboutir rapidement à une solution satisfaisante, on procède par dichotomie entre deux valeurs différentes de τ afin d'obtenir la constante K_D . Pour un type de diode donnée, nous obtenons un τ unique et donc un modèle unique pour chaque composant ce qui paraît intéressant. A titre de validation, nous donnons le tableau (3.1) récapitulatif des tests réalisés pour la diode BYT30400.

Nous utilisons la même démarche pour modéliser une diode plus rapide : la MUR3060 disponible chez Motorola. Les calibres en courant et en tension de ce composant sont 30A et 600V. On présente les résultats obtenus sur ce composant dans le tableau (3.2). La détermination préliminaire de la durée de vie des porteurs τ pour la MUR3060 nous permet d'aboutir à un τ = 50 ns.

I en A	2		4		6		8	
	I _{RM} en A		I _{RM} en A		I _{RM} en A		I _{RM} en A	
di/dt en A/µs	cas a	cas b	cas a	cas b	cas a	casb	cas a	cas b
200	6,0	6,1	7,50	7,75	8,5	8,6	9,65	9,45
260	7,10	7,10	9,15	9,20	10,4	10,45	11,0	11,2
325	7,85	8,10	10,00	10,35	11,85	12,05	12,8	13,4
400	8,95	9,35	11,50	12,15	13,65	13,80	14,5	14,5
550	11,0	11,1	14,00	14,50	17,25	17,30	17,9	17,8
630	12,5	12,4	16,75	16,10	20,5	19,20	19,5	20,0

Tableau 3.2: Mesure du courant de recouvrement pour la diode MUR3060

cas a : résultats obtenus en manipulation.

 $\underline{\operatorname{cas}}\, b$: résultats obtenus grâce à la procédure de calcul avec l'utilisation du coefficient correcteur $K_D=1,4$. On obtient cette valeur en procédant d'une façon similaire à la méthode employée pour la diode MUR3060. Quelques essais permettent d'aboutir rapidement à un résultat satisfaisant.




Figure 3.8 : Détermination du courant de recouvrement inverse de la diode MUR3060

• Deuxième phase

Cette étape débute à l'instant t_2 (figure 3.6) où la valeur du courant dans la diode a atteint $I_D = -I_{RM}$. Cette phase correspond à la fin du processus de recouvrement inverse et permet à la diode de récupérer totalement son pouvoir de coupure comme on le voit sur la figure 3.9: le courant I_D est quasiment nul en t_3 .




Figure 3.9: Modèle de la diode durant la phase 2

On remarque sur les relevés que la variation du courant I_D est de forme exponentielle. A partir de ce constat, on choisit de placer dans le modèle une source de courant I_{DR} qui puisse imposer cette allure. Le modèle est représenté à la figure 3.9. Les valeurs des éléments R et C

sont déterminées en calculant la valeur de l'amortissement du signal relevé et de la valeur initiale de I_D en t_2 . Une résistance R_{conv} d'une valeur de 10^{10} ohms est placée en parallèle sur le modèle de la jonction PN pour améliorer la convergence numérique.

Suivant les types de diodes, on peut observer deux comportements différents pendant cette phase :

- Après t₂ le courant I_D passe rapidement de -I_{RM} à 0. Ce type de diode est appelée diode rapide ou encore diode SNAP-OFF.
- 2) Par contre, il existe le cas pour lequel le courant I_D met plus de temps pour s'annuler. Par opposition au premier cas, ce type de diode est appelée diode lente ou encore diode SOFT. Elle induit une surtension moins forte lors de l'établissement de la valeur négative de V_D.

III.3.3) Modélisation de la diode à la fermeture

• Surtension à la mise en conduction

Durant la commutation à la fermeture de la diode, on observe un phénomène important à ses bornes: l'apparition d'une surtension [3]. Sur la figure 3.10, on présente un exemple de cette commutation et les évolutions simultanées des deux variables I_D et V_D . Le courant met un certain temps pour atteindre sa valeur finale et pendant ce temps il apparaît une surtension aux bornes de la diode. Celle-ci sera d'autant plus élevée que les gradients de courant à commuter seront importants (elle peut atteindre facilement une dizaine de volt pour certaines diodes).




Figure 3.10 : Phénomène de surtension à la mise en conduction d'une diode

L'origine de cette surtension est la variation des porteurs en transit dans les zones quasineutres (Z_{QN}) associée à la hauteur de la barrière de potentiel qui décroît. Si le courant I_D est tel que l'hypothèse de faible injection ne soit pas satisfaite, l'effet de modulation de la conductivité de ces régions donne naissance à une surtension.

La mise au point d'un modèle pour la diode durant la mise en conduction doit-elle constamment tenir compte de ce phénomène? Il est relativement important dans la mesure où on travaille à de faibles niveaux de tension lors de la fermeture de la diode et que cette surtension ne devient plus négligeable. Or, il n'est pas rare dans notre domaine de travailler avec des valeurs de tension de quelques centaines de volts. On peut alors se demander si la représentation de ce phénomène est vraiment importante et si elle justifie une attention particulière. Si la surtension est faible par rapport à l'amplitude du signal où elle se superpose, rien ne nous empêche de négliger cet aspect secondaire, visible aux bornes de la "diode de roue libre" à la mise en conduction.

Si on veut en tenir compte, il faut établir une relation entre le couple de grandeurs d'état I_D et V_D de ce composant. On ne tiendra pas compte de la phase où la tension évolue de V_{inv} à 0 pour concevoir notre modèle. L'objectif de cette étude vise à représenter des surtensions d'environ quelques volts.

L'analyse des différentes cellules de commutation traitée dans le chapitre I a introduit l'utilisation d'interrupteurs à trois ou quatre segments. Lors d'un changement d'état de ces interrupteurs, il y a toujours la commutation d'au moins deux des composants qui réalisent ces interrupteurs synthétiques. Le phénomène de surtension à la fermeture d'une diode est important lorsque les cellules de commutation sont réalisées avec des interrupteurs bidirectionnels en tension. Dans cette configuration, l'association série d'un transistor et d'une diode est plus complexe et peut nécessiter la modélisation de cette surtension. L'étude se justifie lorsqu'on se retrouve avec ces configurations et surtout si on utilise les diodes de structure des MOS pour synthétiser ces interrupteurs, car elles sont lentes.

• Présentation des modèles existants pour la mise en conduction

Il existe de nombreuses études décrivant les méthodes de modélisation du phénomène de la surtension à la mise en conduction. Pour les modèles les plus complexes, on passe par le calcul des quantités de charges dans toute la jonction. La plupart des modèles se rapprochent du schéma équivalent présenté figure 3.11 mais dans chacun les éléments sont contrôlés de façon différente.




Figure 3.11 : Modèle comportemental de la diode à la mise en conduction

Toutes les représentations utilisent une combinaison minimum des trois éléments essentiels visibles sur ce schéma.

Ce modèle comprend plusieurs éléments qui correspondent à :

- Une source de courant I_D liée à V_D dont l'expression a été établie précédemment.
- Une capacité qui varie aussi en fonction de V_D, les effets de la capacité de jonction C_J étant prépondérants sur ceux de la capacité de diffusion.
- Une résistance R_S qui varie en fonction du courant I_D.

• Elaboration d'un modèle comportemental pour la surtension

Notre objectif consiste à modéliser des cellules de commutation dans lesquelles interviennent des diodes. On veut donc obtenir un modèle simple à implanter et qui soit facilement adaptable pour tous les types de diodes de puissance. La chute de tension aux bornes V_D peut être assimilée à la somme de deux tensions (figure 3.12). Il y a tout d'abord la tension de jonction qui augmente pendant la mise en conduction, et ensuite celle due aux régions neutres qui diminue. Ce phénomène est comparable à un effet inductif, localisé dans les régions neutres, visible pour des densités de courant direct importantes.




Figure 3.12 : Modèle comportemental adopté à la mise en conduction de la diode

Certains des éléments décrits sur le modèle présenté sur la figure 3.11 sont conservés, en adaptant leurs valeurs et en y ajoutant une inductance L_S . Ce modèle représenté sur la figure 3.12 permet grâce à ses trois éléments de simuler la mise en conduction de la diode. Il n'est pas dissociable de l'environnement dans lequel il est placé. L'utilisation d'une inductance à la place de la source de courant est la seule modification avec le modèle présenté lors du blocage de la diode. L'inductance L_S est ajustée en fonction des capacités extérieures des modèles des autres composants associés puisque le modèle de diode est inséré dans une cellule de commutation élémentaire.

Nous n'avons pas déterminé la relation existant entre la valeur de cette inductance et les autres éléments localisés dans la maille de la cellule de commutation. Le résultat est donné par les courbes de la figure 3.13. L'intérêt de ce modèle réside dans sa simplicité. Néanmoins le choix d'adopter des valeurs constantes pour ces trois éléments limite la plage d'utilisation.

Simulation de la diode lors de son entrée en conduction

Nous avons réalisé une simulation de la mise en conduction de la diode en utilisant ce modèle dans une cellule élémentaire de type hacheur série: la diode fonctionne alors en diode de roue libre. Les résultats obtenus sont présentés à titre indicatif et donnent une image satisfaisante de l'entrée en conduction de la diode. Dans la suite du travail il faudra vérifier si ce modèle reste valable pour toutes les configurations étudiées. Si on ne parvient pas à l'implanter dans les différentes cellules qui nous intéressent, il faudra revenir à une solution plus classique. Elle a été citée en préambule de l'étude à l'amorçage de la diode mais elle est bien plus délicate à mettre en place car il faut utiliser une résistance variable complexe à définir.

Les résultats de simulation des formes d'ondes de V_D et I_D sont donnés à titre d'exemple pour R_S =0,1 Ω , C_j =200pF et L_S =0,05 μ H une alimentation d'entrée E=100V et un courant de sortie I=8A.




Figure 3.13 : Résultats de simulation de la mise en conduction de la diode

En ce qui concerne la modélisation de la diode à la mise en conduction, nous avons testé plusieurs solutions sans en retenir aucune car cela complique trop le modèle. Le premier inconvénient de ces solutions vient du grand nombre de paramètres à identifier et à ajuster. Notre second problème est davantage lié à son implantation dans le modèle global de l'interrupteur et à la technique de mise en équations des différentes topologies du circuit extérieur.

Chapitre IV: MODELISATION DU TRANSISTOR MOSFET DE PUISSANCE

Après avoir présenté au chapitre III la réalisation d'un modèle pour la diode, nous allons en développer un maintenant pour le deuxième composant utilisé : le transistor MOS.

IV.1) Etude d'un modèle comportemental de transistor MOS

Nous allons développer un modèle de type comportemental qui soit simple à mettre en oeuvre. Nous pourrons ensuite juger si l'élaboration du modèle comportemental d'un composant est moins contraignante que celle d'un autre modèle.

Pour commencer, il faut donner une représentation satisfaisante des phénomènes capacitifs inhérents à la technologie de fabrication du composant. Il faut, de la même façon, relier le courant traversant le canal à la tension de commande appliquée sur la grille V_{GS}. De ces constatations élémentaires découle le schéma équivalent de la figure 4.1. C'est le modèle classique [8-14-16] qui se limite à l'emploi d'une source de courant et des trois capacités variables localisées entre chaque électrode. Nous ne tenons pas compte pour le moment des différents éléments parasites localisés en série sur les trois électrodes de connexion du composant. Ils seront rajoutés sur le modèle final après la détermination complète des éléments non linéaires et en fonction de leur importance.




Figure 4.1: Modèle comportemental du MOS

Ce modèle sera introduit dans les schémas des convertisseurs à simuler tel qu'il est présenté sur la figure 4.1 avec quelques nuances. Les commutations à l'amorçage et au blocage se décomposent en plusieurs phases qui se traduisent par des changements de configuration du circuit. Ces changements d'état seront conditionnés par des actions sur les différents éléments du modèle de la figure 4.1. Nous aurons la possibilité d'agir à tous les instants d'une commutation sur les grandeurs suivantes: les trois tensions (V_{GS}, V_{GD} et V_{DS}), les valeurs des capacités (C_{GS}, C_{GD} et C_{DS}) et le courant traversant le canal. Les conditions de transition entre chacune des phases d'une commutation seront détaillées ultérieurement.

La modélisation de type comportemental employée ici nous donne la possibilité d'agir sur les éléments du modèle comme on le souhaite. La retranscription sous la forme d'un programme laisse une grande liberté de manoeuvre en comparaison avec ce que les logiciels

du commerce permettent. Il faut maintenant décrire la méthodologie de détermination des différents paramètres du modèle du MOS de référence, l'IRFP450. Nous allons commencer par définir les propriétés de la source de courant I_{canal}.

IV.1.1) Détermination des paramètres du générateur de courant

• Le courant dans le canal.

Il faut établir une relation qui lie la valeur du courant dans le canal à la valeur de la tension de grille V_{GS} en réalisant une approximation sur la loi d'évolution naturelle du courant. L'étude théorique fait apparaître différents types de régime de fonctionnement du transistor. Il n'y a pas de courant dans le canal tant que la tension V_{GS} n'atteint pas la tension de seuil V_{TH} . Pour simplifier, une seule relation servira à décrire l'évolution du courant. En négligeant l'effet de V_{DS} sur la répartition des charges au niveau du canal, la variation de I_{DS} est ramenée à celle de la région de saturation car le courant ne dépend pas de V_{DS} dans cette zone de fonctionnement. Cependant la rapidité des commutations et surtout la valeur élevée des gradients de courant limitent les erreurs dues à cette simplification. Après avoir défini les critères de contrôle du courant dans le canal, la loi d'évolution du courant s'établit sous la forme :

$$I_{DS} = K \cdot (V_{GS} - V_{TH})^2$$
 où K représente la transconductance (4.1)

Ce choix entrainera toutefois une erreur pour les valeurs de V_{GS} proches de V_{TH} et lorsqu'on travaille dans la région ohmique de la caractéristique statique c'est à dire pour les valeurs faibles de V_{DS} .

• Détermination de la tension de seuil VTH de l'IRFP450

Cette valeur peut être obtenue en utilisant différentes méthodes.

* La première méthode consiste à effectuer une extrapolation linéaire de la courbe $\sqrt{I_{DS}} = f(V_{GS})$. La détermination de V_{TH} est assez longue et nécessite de disposer de la caractéristique constructeur $I_{DS} = f(V_{GS})$. L'avantage de cette méthode réside dans le fait que l'on ne doit pas réaliser de relevé expérimental. Le détail de l'extraction de la valeur de V_{TH} sera donné dans le paragraphe IV.3.2 consacré à la modification du modèle standard de SPICE. On obtient une valeur de tension de seuil égale à :

$$V_{TH} = 3.7V$$

* Une seconde solution consiste à appliquer un signal en créneaux ou une impulsion au niveau de la grille en insérant une résistance de limitation de courant et à relever la forme d'onde de la tension V_{GS}. On obtient le résultat représenté sur la figure 4.2: on constate sur la courbe la présence d'un palier de tension.




Figure 4.2 : Mesure de VTH à partir de VGS

Lors de cet essai, il faut éviter d'avoir un courant important circulant à travers le drain. A cet effet, on insère une résistance de valeur très grande dans le circuit du MOS (figure 4.2). Il est alors possible de déduire la valeur de la tension de seuil qui correspond au niveau de tension du palier. A partir de la courbe obtenue de $V_{GS}(t)$, on détermine la valeur de la tension de seuil qui sera égale à :

$$V_{TH} = 3,6V$$

* Pour la troisième méthode il faut réaliser un essai en continu avec des conditions sur V_{DS} et I_{DS} grâce au montage de la figure 4.3. Le constructeur fournit généralement dans sa documentation un résultat pour le point de fonctionnement V_{DS}=10V et I_{DS}=1mA. On peut modifier la valeur du courant durant cet essai et prendre une valeur pour laquelle on juge réellement l'entrée en conduction du composant. Pour notre part on prendra une condition limite de 50mA pour I_{DS}. On constate sur les points de mesure présentés dans le tableau que la valeur de V_{TH} dépend de façon importante de la valeur arbitrairement choisie pour le courant I_{DS}. Cette méthode permet d'obtenir une tension de seuil égale à :

$$V_{TH} = 3,45V$$




Figure 4.3: Mesure de VTH à partir de IDS

Quelle que soit la méthode employée, on aboutit pratiquement à la même valeur de la tension de seuil: V_{TH} vaut alors environ 3,5V. Si on suppose un encadrement du résultat à plus ou moins 0,2V, l'erreur relative sera d'environ 5%.

• Détermination de la transconductance K

Pour l'obtention de K, il est nécessaire de réaliser quelques essais de commutation sur charge résistive. Afin de satisfaire au maximum à cette contrainte, la résistance Rch utilisée est à couche de carbone (figure 4.4) car elle présente l'avantage de posséder une inductance de structure très faible.




Figure 4.4 : Schéma du circuit d'essai

On étudie ainsi le comportement du composant "sans" influence inductive sur les grandeurs de puissance. L'insertion d'autres éléments actifs dans le circuit modifie les formes d'ondes lors des commutations, et il devient alors délicat d'extraire les informations propres au composant étudié. Il est difficile d'étudier plusieurs phénomènes surtout s'ils se produisent en même temps. Cette étude peut être réduite aux phénomènes apparaissant lors d'une des deux commutations car ils sont similaires: on choisit celle de la fermeture du composant.




Figure 4.5 : Etude de la commutation à IDS variable

La source d'alimentation E est maintenue à une valeur constante de 200V durant toutes les mesures. Il ne reste plus qu'à faire varier la valeur de la résistance de charge R_{CH} ce qui revient à modifier la valeur de I_{DS} . Plusieurs essais de commutation ont été effectués à la fermeture du transistor, en relevant la tension drain-source et la tension grille-source: les allures obtenues sont présentées sur la figure 4.5. Il suffit ensuite de mesurer la valeur du palier de tension de V_{GS} à chaque valeur du courant I_{DS} commutée dans le circuit pour chaque essai.

Pour s'affranchir des phénomènes de surtensions secondaires visibles sur la tension V_{GS} , il faut prendre la valeur de la tension de palier V_{palier} au niveau de la zone hachurée de la figure 4.5. A cet instant, on se trouve quasiment dans un état stable pour l'ensemble des grandeurs d'état du composant. Chaque valeur du courant circulant dans le canal I_{DS} peut être reliée directement à une valeur de tension V_{palier} . Ce niveau de tension appliqué sur la grille est nécessaire pour que le courant puisse transiter dans le canal.

Les valeurs de V_{palier} relevées pour différentes valeurs de I_{DS} sont reportées dans l'expression (4.1) d'où sont déduites les valeurs de K pour chaque point de mesure. Les résultats sont rangés dans les trois premières lignes du tableau (4.1). On calcule alors la valeur moyenne de K et on détermine l'erreur relative commise sur V_{palier} en utilisant cette valeur de Kmoy dans l'équation (4.1). Les résultats sont regroupés dans les deux dernières lignes du tableau (4.1). La valeur choisie pour le coefficient K de la transconductance est la valeur moyenne Kmoy calculée et environ égale à :

$$K = Kmoy = 3.7$$

Courant commuté en A	1,35	2,45	3,65	4,2	7	8,9	
Tension de palier en V	4,12	4,3	4,5	4,6	4,85	5	
K	3,51	3,83	3,65	3,47	3,84	3,96	Kmoy≈3,7
Vpalier calculée (pour K=3,7)	4,10	4,31	4,49	4,57	4,88	5,05	
Erreur absolue calculée en %	0,39	0,32	0,15	0,75	0,52	1,02	

Tableau 4.1 : Synthèse des essais pour la détermination de la transconductance K

On remarque une bonne concordance entre les résultats expérimentaux de V_{palier} et ceux obtenus par calcul à l'aide de la valeur 3,7 retenue pour K. L'erreur est négligeable et la valeur déterminée donne des résultats satisfaisants. Il faut tout de même relativiser de si bons résultats car en réalité on fait une légère erreur sur la précision des résultats expérimentaux essentiellement liée aux oscillations créées par les inductances parasites de câblage.

• Description des paramètres de la source de courant: modèle du canal.

Le modèle de notre générateur de courant qui représente le courant dans le canal est établi lorsqu'on connait les valeurs de K=3,7 et V_{TH}=3,5V. On peut alors écrire pour l'IRFP450 la relation (4.1) de la manière suivante :

$$I_{canal} = 3.7*(V_{GS} - 3.5)^2$$

Grâce à cette expression on peut calculer le courant Icanal en fonction de la valeur de VGS.

IV.1.2) <u>Détermination des capacités interélectrodes</u>.

Les trois capacités interélectrodes jouent un rôle essentiel dans le modèle du transistor MOS. Le comportement non linéaire des deux capacités reliées au drain traduit le phénomène de l'effet Miller et des répartitions de charges au sein du transistor en fonction de V_{DS}. Plus la gestion des échanges de charges entre les capacités est convenable, plus l'image donnée par le modèle sera proche de la réalité. Ces mouvements définissent la durée des différentes phases d'une commutation, c'est pourquoi il est nécessaire de leur trouver un modèle précis. La solution la plus simple reste tout de même celle qui consiste à utiliser les informations sur ces capacités délivrées par le constructeur. Il est en effet délicat de réaliser des essais pratiques pour en déduire ensuite le comportement des capacités en fonction de la tension V_{DS}. Pour ce travail, on peut utiliser plusieurs méthodes pour trouver une représentation correcte de la non linéarité des trois capacités inter-électrodes.




Figure 4.6: Evolution des capacités inter-électrodes de l'IRFP450

• La capacité CGS:

La modélisation de la capacité C_{GS} ne pose pas énormément de problème. Dans la plupart des études réalisées sur le comportement dynamique de cette capacité, on la considère invariante en fonction de V_{DS} . Cette affirmation se confirme dans le tracé de son évolution sur

les courbes (figure 4.6) extraites des données du constructeur. La valeur moyenne de la courbe nous donne la valeur de la capacité C_{GS} pour le modèle de l'IRFP450.

$$C_{GS}$$
=2300pF

• Les capacités CDS et CGD:

La détermination des deux autres capacités C_{DS} et C_{GD} peut se faire de plusieurs façons.

* La plus simple mais la plus laborieuse consiste à rendre linéaire par parties l'évolution de ces capacités. A partir de la valeur de la capacité pour deux points de tension, on cherche une équation linéaire sous la forme :

$$C_{V_{DS}} = \left(\frac{C_{V_{DS2}} - C_{V_{DS1}}}{V_{DS2} - V_{DS1}}\right) \cdot (V_{DS} - V_{DS1}) - C_{V_{DS1}} \quad \text{avec } V_{DS2} > V_{DS1}$$

Cette équation relie deux points consécutifs: il reste alors à répéter l'opération sur tout l'intervalle de tension de l'utilisation du MOS. Les capacités varient de façon importante pour les faibles valeurs de V_{DS} ; c'est dans cette zone qu'il faut prendre un maximum de points pour obtenir une évolution correcte. Il suffit de prendre en compte dans notre programme les variations des capacités à chaque pas de calcul. Ceci pourra se faire à condition de connaître à tout moment la valeur de la grandeur d'état V_{DS} .

* Une deuxième solution repose sur l'analyse des courbes fournies par le constructeur et représentées dans un repère logarithme-logarithme. Dans le cas du transistor IRFP450, ces courbes sont représentées à la figure 4.6. En assimilant les courbes à des droites, il devient aisé de les exprimer suivant une relation du type :

$$C_{V_{DS}} = \left(\frac{C_{V_{DS2}} - C_{V_{DS1}}}{V_{DS2} - V_{DS1}}\right)$$

Cette solution ne pourra être appliquée dans notre cas que si on utilise deux équations pour représenter C_{GD} et C_{DS}. Ce phénomène est lié à la cassure qui apparaît sur le tracé des courbes dans ce nouveau repère, l'échelle choisie accentuant cette déformation visible au voisinage de 20 volts. La plupart des transistors ne possédent pas de variation brusque sur leurs caractéristiques.

* Dans la dernière solution présentée ces deux capacités sont identifiées à des capacités de jonction. Il suffit de reprendre l'expression de la capacité de jonction d'une diode polarisée en inverse et de déterminer les valeurs de tous les paramètres de son modèle.

$$C_D = C_{J0} \cdot \left(1 - \frac{V_D}{V_I}\right)^{-M}$$

Pour trouver les deux modèles respectifs de C_{GD} et C_{DS} on se donne toutes les libertés d'action possibles sur la valeur à donner aux paramètres (C_{J0} , V_{J} et M). Une méthode numérique peut être utilisée pour déterminer ces paramètres en recherchant le polynôme d'interpolation à partir d'un certain nombre de points de la fonction étudiée. Cette méthode sera d'autant plus précise que le nombre de points utilisés sera élevé. Des logiciels mathématiques (exemple EUREKA) permettent de résoudre rapidement ce genre de problème et d'obtenir la valeur des trois paramètres. La précision des résultats dépend du nombre de couple de points de coordonnées $[V_{DS}\text{-}C(V_{DS})]$ que l'on connaît. Après une phase de calculs, les résultats suivants sont obtenus pour les expressions de C_{GD} et C_{DS} :

$$C_{DS} = 1950 \left(1 - \frac{V^{D}}{3.1} \right)^{-0.8}$$

$$C_{GD} = 4300 \left(1 - \frac{V_D}{4,25}\right)^{-1,4}$$

Cette dernière solution donne des résultats satisfaisants et va permettre une implantation plus simple dans notre modèle. Les valeurs prises pour Vj et M ne sont pas forcément en concordance avec l'aspect physique qu'elles représentent. Cette considération a déjà été commentée et peut être justifiée par le type de modélisation que l'on utilise.

• Validation du modèle de CDS:

La représentation de la capacité C_{DS} par le modèle de capacité de jonction présenté précédemment est comparée avec les données fournies par le constructeur sur la figure 4.7. On remarque une bonne concordance entre les points obtenus par le modèle et ceux issus des données fournies par le constructeur.




Figure 4.7: Variation de la capacité CDS en fonction de VDS

• Validation du modèle de CGD:

De la même manière, la figure 4.8 permet d'effectuer une comparaison entre la capacité de jonction obtenue pour C_{GD} et les données fournies par le constructeur.




Figure 4.8 : Variation de la capacité CGD en fonction de VDS

IV.2) Modèles SPICE

Dans le domaine de l'électronique de puissance, une référence s'impose sur le marché actuellement: il s'agit de modèles rencontrés sous l'appellation *SPICE*. Durant le déroulement de notre travail, nous serons amenés à valider ces modèles. Nous aurons d'une part des résultats de simulation obtenus grâce à un modèle de type comportemental, et d'autre part ceux obtenus au moyen de modèles déjà éprouvés de type SPICE.

Il existe plusieurs versions de logiciel basées sur le même principe; elles sont disponibles sous des noms différents (PSPICE, ISPICE...) et distribués par diverses sociétés. Nous utiliserons le logiciel ISPICE qui est un outil de modélisation déjà très élaboré et robuste. Ce logiciel fait souvent référence en la matière car il emploie des outils de modélisation fine. La version utilisée dans notre étude est l'ICAPS 4 Lite, distribuée par la société Intusoft et destinée à travailler sous l'environnement de Windows.

Dans le logiciel SPICE, les variations des grandeurs d'état utilisent les lois de la physique des semi-conducteurs. Dans des conditions adaptées de fonctionnement, on considère que ce logiciel permet d'aboutir à des résultats très précis. C'est pourquoi, il est nécessaire de détailler les modèles disponibles dans la bibliothèque du logiciel ISPICE et de décrire les équations qui contrôlent les évolutions des paramètres pour chacun des composants. On s'intéressera exclusivement à la modélisation du transistor MOSFET à canal N, celle de la diode de puissance ne posant pas de problème particulier. Le logiciel permet le couplage entre les modes numérique et analogique durant les simulations. L'analyse des phénomènes intrinsèques au composant se fait pour une géométrie réduite à deux dimensions.

IV.2.1) Les différents modèles MOS du logiciel SPICE

Dans la version utilisée, il existe trois niveaux de modélisation pour le transistor MOS (un seul pour la diode de puissance). Nous allons commenter les trois niveaux de modélisation disponibles dans le logiciel, sachant qu'il en existe d'autres encore plus précis dans les dernières versions commercialisées. Aujourd'hui on dénombre jusqu'à sept niveaux de modélisation dans les configurations les plus récentes. C'est le cas pour le code de calcul SPICE 3F mis au point à U.C.Berkeley. Le code de calcul le plus répandu s'appelle SPICE 2G.6. Les modèles contenus dans notre version fonctionnent sur le principe de ce dernier.

Modèle de niveau 1

Les modèles développés dans SPICE ont été conçus initialement pour des composants soumis à des faibles signaux. Par la suite ils ont été adaptés pour les forts signaux. Ce premier modèle élaboré pour le transistor MOS est le moins précis. Il est fondé sur de nombreuses approximations et simplifications effectuées sur les équations théoriques. De plus, il fait intervenir un nombre assez faible de paramètres. On ne peut pas par conséquent espérer des résultats précis. Ce modèle est satisfaisant pour obtenir une estimation rapide et sans prétention du comportement de ce composant dans un circuit. Nous ne donnons pas toutes les équations du modèle, on se limite aux plus importantes.

Comme on peut l'apercevoir sur les caractéristiques de sortie $I_D=f(V_{DS})$ à V_{GS} constant de la figure 4.9, les courbes peuvent être décomposées en deux parties: la région de fonctionnement linéaire et celle de saturation. Le fonctionnement dans chacune de ces régions est défini par des équations proposées par Shichman et Hodges. Elles permettent d'établir l'expression du courant de drain dans les deux zones de fonctionnement du transistor.




Figure 4.9 : Caractéristiques statiques de sortie du transistor MOS IRFP450

la région linéaire.

Les limites de ce fonctionnement sont données par :

$$V_{GS} > V_{TH}$$
 et $V_{DS} < V_{GS} - V_{TH}$

$$I_{DS} = K_{P} \frac{W}{L_{eff}} \left(V_{GS} - V_{TH} - \frac{V_{DS}}{2} \right) V_{DS} \left(l + \lambda V_{DS} \right)$$

avec la longueur du canal effectif : $L_{eff} = L - 2X_{il}$

Le terme $(1+\lambda V_{DS})$ a été introduit dans le modèle pour corriger de façon empirique la conductance du dispositif dans la région de saturation. L'expression de la tension de seuil est donnée par :

$$V_{TH} = V_{TO} + \gamma.(\sqrt{2\phi_P - V_{BS}} - \sqrt{2\phi_P})$$

* la région de saturation.

Les limites de ce fonctionnement sont données par :

$$V_{GS}>V_{TH}$$
 et $V_{DS}>V_{GS}-V_{TH}$

$$I_{DS} = \frac{K_P}{2} \cdot \frac{W}{L_{eff}} \cdot (V_{GS} - V_{TH})^2 \cdot (1 + \lambda V_{DS})$$

Le modèle du transistor MOS de niveau 1 nécessite la connaissance de cinq paramètres électriques; généralement il s'agit de K_P , V_{TO} , λ , ϕ_P et γ . Le logiciel décrit le comportement électrique du dispositif avec ces cinq paramètres. Les paramètres W et L représentent respectivement la largeur et la longueur des dimensions du canal. Ils sont spécifiés pour chaque composant en fonction de leur particularité technologique.

Modèle de niveau 2

Ce second modèle apporte une correction importante par rapport au précédent car il tient compte de la chute de tension canal-substrat V_C qui varie le long du canal. Maintenant cette tension est écrite sous la forme $V_{BS}+V_C(x)$. Il faut rappeler qu'on prenait en compte uniquement la tension V_{BS} dans le modèle de niveau 1, cette approximation n'étant valable que pour des faibles valeurs de V_{DS} . Cette modification permet d'obtenir avec plus de précision le calcul de la quantité de charges fixes Q_B .

En réalité, l'épaisseur X_B de la zone désertée en porteurs au niveau du drain est sensiblement supérieure à celle apparaissant au niveau de la source. De cette manière, on corrige les calculs de répartition de charge le long du canal N. L'équation utilisée pour le calcul de la charge fixe est donnée par :

$$dQ_B = W.dx.\gamma.C_{ox}^{\prime}.\sqrt{2\phi_P - V_{BS} + V_C(x)}$$

On peut obtenir la valeur de la tension de saturation au niveau du point de pincement du canal. Ce point correspond à un étranglement dans la couche d'inversion où la quantité de charge s'annule.

$$V_{D_{SAT}} = V_{GS} - V_{FB} - 2\phi_p + \gamma^2 \left[1 - \sqrt{1 + \frac{2}{\gamma^2} (V_{GS} - V_{FB})} \right]$$
 (4.2)

On en déduit aussi une nouvelle expression pour le courant de drain :

$$I_{DS} = \beta \left\{ \left(V_{GS} - V_{FB} - 2\phi_p - \frac{V_{DS}}{2} \right) V_{DS} - \frac{2\gamma}{3} \left[\left(V_{DS} - V_{BS} + 2\phi_p \right)^{1.5} - \left(-V_{BS} + 2\phi_p \right)^2 \right] \right\}$$
(4.3)

L'implantation dans SPICE des équations développées ci-dessus se fait grâce à l'adjonction de nouveaux paramètres semi-empiriques. Ceux-ci permettent de corriger certaines approximations utilisées dans les équations théoriques. Nous n'allons pas en détailler la méthode de détermination, mais dresser la liste des phénomènes correspondants :

- la variation de la mobilité des porteurs par rapport au champ électrique de la grille,
- la conduction dans la région de faible inversion,
- la variation de la longueur du canal en régime de saturation,
- l'effet de la longueur du canal sur la tension de seuil,
- l'effet de la largeur du canal sur la tension de seuil,
- l'effet de la limitation de la vitesse des porteurs,
- l'effet des capacités parasites de grille et de jonction.

La tension de seuil est calculée à partir des paramètres physiques, de la manière suivante :

$$V_{T0} = \left(-T_{PG} \frac{E_g}{2} - \frac{kT}{q} ln \frac{N_A}{n_i}\right) - q \frac{N'_{SS}}{C_{ox}} + 2\phi_P + \gamma \sqrt{2\phi_P}$$

Le paramètre T_{PG} permet de tenir compte de la nature de la grille. On lui affecte la valeur 0 si la grille est métallique et ±1 si elle est en silicium polycristallin. La valeur -1 s'applique pour un dopage de grille de même type que le substrat et +1 si les dopages sont différents. Le comportement du modèle de niveau 2 dans les deux régions de fonctionnement peut être décrit comme on l'a fait pour le niveau 1.

* la région linéaire

Le courant dans cette configuration est calculé à partir des équations (4.2) et (4.3), où le coefficient β prend comme valeur :

$$\beta = \frac{K_P}{1 - \lambda V_{DS}} \cdot \frac{W}{L}$$

Il faut noter que pour des faibles valeurs de V_{DS} , les modèles de niveau 1 et 2 procurent un comportement sensiblement identique.

* la région de saturation.

Le courant en régime de saturation est représenté à l'aide de l'équation suivante :

$$I_{DS} = I_{D_{SAT}} \frac{1}{1 - \lambda V_{DS}}$$

où $I_{D_{SAT}}$ est calculé grâce à la formule (4.3) pour une valeur de V_{DS} égale à $V_{D_{SAT}}$ déduite de l'équation (4.2).

• Modèle de niveau 3

Ce modèle est bien adapté pour la simulation des transistors MOS à canal court. Il permet de simuler avec une très bonne précision les MOS pourvus d'un canal d'une longueur inférieure à 2µm. Le modèle physique utilisé pour décrire le fonctionnement du MOS lors d'un régime de faible inversion (ceci correspond à une conduction sous le seuil de tension) est le même que celui intégré dans le niveau 2. Les équations sont formulées de la même manière que pour le modèle de niveau 2. Toutefois, on emploie la même expression simplifiée du courant dans la région linéaire que celle du niveau 2. On utilise un développement en série de Taylor de l'équation (4.3). Cette approximation permet d'avoir des équations plus maniables; les effets du canal court sont introduits dans le calcul de V_{TH} et de la mobilité des porteurs.

Beaucoup d'équations utilisent des coefficients obtenus de façon empirique. Ceci limite la complexité des calculs en rendant les équations de base plus simples avec un temps de simulation réduit. On calcule le courant dans la région linéaire par :

$$I_{DS} = \beta . \left(V_{GS} - V_{TH} - \frac{1 + F_B}{2} V_{DS} \right)$$

où
$$F_B$$
 vaut : $F_B = \frac{\gamma F_S}{2\sqrt{2\phi_p - V_{BS}}} + F_N$

Les corrections amenées expriment la dépendance qu'il y a entre la valeur de la charge Q_B et la géométrie spatiale du MOS. Les effets introduits par un canal court influencent les paramètres V_{TH} , F_S et β tandis qu'un canal étroit influence le paramètre F_N .

Conclusions

Les performances du modèle du MOS de niveau 1 ont déjà été commentées après les explications de son fonctionnement. Il nous reste à commmenter les deux derniers modèles. Le niveau 2 permet une analyse plus fine mais nécessite un temps de calcul important. Il est aussi possible de moduler le nombre de paramètres, celui-ci étant lié au degré de précision voulu. On se retrouve souvent confronté à des problèmes de convergence numérique de l'algorithme Newton Raphson. Le niveau 3 permet un gain en temps de calcul d'environ 25%

par rapport au modèle de niveau 2 et évite beaucoup de problèmes de convergence. Les simulations sont plus précises que pour le niveau 2 mais la détermination de certains de ses paramètres est plus compliquée.

IV.2.2) Description du transistor IRFP450 de la bibliothèque SPICE (modèle standard).

Nous présentons sur la figure 4.10 le macro-modèle de *l'IRF450*, un transistor NMOS de puissance de chez International-Rectifier.

L'utilisateur dispose de trois bornes de connexion qui correspondent aux trois électrodes : Drain, Grille et Source. Ce schéma est retranscrit sous la forme d'une liste d'instructions regroupées dans un fichier de type subcircuit. C'est d'ailleurs sous cette forme que le modèle est réellement disponible dans le logiciel. Dans notre cas, la dénomination du fichier est "powmos.lib" et il regroupe tous les modèles de la même famille. Pour faciliter la compréhension du modèle, nous allons expliquer rapidement quelles sont les indications essentielles à retenir de cette liste et à quoi elles correspondent.




Figure 4.10 : Modèle standard de l'IRF450

La description exhaustive de tous les éléments constituant le modèle est faite sur la liste cidessous. On dénombre trois transistors MOS sur le schéma équivalent du composant, et en regardant la liste on aperçoit le niveau du modèle utilisé. Ils renvoient dans cet exemple tous à un modèle de niveau 3.

Fichier texte qui correspond au modèle de l'IRF450

IR (500 VOLT, 10 AMP, .3 OHM) N-CHANNEL POWER MOS-FET: 11-29-1990

SUBCKT IRF450 10 20 30, correspond aux points TERMINALS: D G S

M1 1 2 3 3: DMOS L=1U W=1U

RG 20 2:15

RD 10 1 : .141 RDS 1 3 : 1.78MEG CGS 2 4 : 2.250P CGD 4 : 1 787P RCG 4 1 : 10MEG

MCG 4 5 2 2 : SW L=1U W=1U

ECG 5 2 2 1 : 1 DGD 2 6 : DCGD

MDG 6 7 1 1 : SW L=1U W=1U

EDG 7 1 1 2 : 1 DDS 3 1 : DSUB LS 30 3 : 10N

Avec:

DMOS NMOS (V_{TO} =3.3V K_p =9 V_{max} =17.1MEG RS=8.5M I_S =144F C_{GSO} =1.9mF LEVEL=3)

SW NMOS (V_{TO} =0 K_{P} =0.45 LEVEL=3) DCGD D(CJO=787pF M=0.5 V_{I} =0.41)

DSUB D(CJO=1.2 nF M=0.4 V_J =0.80 I_S =144F R_S =0 TT=576ns)

Chacun des éléments du schéma équivalent doit être identifié par une étiquette ou un nom, c'est la première information fournie au début de chaque ligne. Pour chaque élément, on indique en second lieu les numéros des différents noeuds de connexion. Il y en aura deux dans le cas d'une résistance et ils sont au nombre de quatre pour un transistor NMOS. Ces quatre noeuds correspondent au drain, à la grille, à la source et au substrat. Le substrat peut être relié ou non à l'électrode de la source. A partir de cette liste, on peut tracer le schéma équivalent puisque l'on connaît tous les noeuds de connexion.

Deux possibilités se présentent: soit on donne la valeur numérique d'un élément passif comme c'est le cas pour une inductance ou une résistance, ou alors, on donne un nom (DMOS, SW, DCGD et DSUB dans l'exemple présenté) qui renvoie indirectement vers un sous-modèle existant dans la librairie du logiciel. Ces sous-modèles (micro-modèles) sont le coeur du système car ce sont les composants de base tels que le MOS décrit auparavant. A cet endroit, on peut éventuellement affecter des valeurs par défaut comme on le fait entre parenthèses pour les quatre éléments cités précédemment. Si on ne définit pas la valeur d'un paramètre du modèle, le logiciel leur affecte par défaut une valeur typique précisée dans la documentation. Dans le schéma équivalent du modèle de l'IRF450, on fait appel à un modèle de diode standard noté ici DDS. Le micro-modèle de la diode DDS est noté DSUB et correspond à un modèle de diode dont on adapte la valeur de certains paramètres comme CJO, M, V_J, R_S et TT.

En ce qui concerne les sources de tension liées (E_{DG} et E_{CG}) qui commandent les transistors internes du modèle global, les quatre premiers chiffres correspondent respectivement aux noeuds des tensions d'entrée et de sortie, et la dernière valeur correspond au coefficient liant les deux tensions.

IV.3) Modèle SPICE modifié.

Il est possible d'améliorer le modèle standard de la bibliothèque SPICE et obtenir une meilleure concordance entre les relevés expérimentaux et les résultats de simulation pour l'utilisation à laquelle il est destiné. Cette amélioration est obtenue en ajustant certains des paramètres du schéma initial [37-39]. Nous avons choisi de travailler sur un modèle qui conserve la technique du modèle standard développée dans le logiciel SPICE.

Il faut fixer des limites quant à la réalisation pratique de ce modèle que l'on appelle modèle modifié: le nombre et la détermination des paramètres nécessaires ne doit pas compliquer la réalisation de ce modèle par rapport à ceux de la bibliothèque. Notre démarche consiste avant tout à adapter précisément les variations de charges durant l'effet Miller. Ce modèle doit être rapide et facilement maniable, afin de pouvoir ajuster les paramètres pour tout autre composant non disponible dans la bibliothèque SPICE.




Figure 4.11 : Coupe transversale du schéma physique équivalent du MOS

Le schéma de la figure 4.11 représente la vue schématique en coupe d'un transistor VDMOS de puissance [34]. Parmi les éléments du modèle que l'on peut extraire de la structure, il y a :

- la capacité C_{GD}: elle correspond à la somme de deux capacités C_a et C_b, placées en série.
 La capacité constante C_a correspond à la valeur maximale de la capacité MOS. La capacité de déplétion C_b varie elle de façon non linéaire.
- la capacité C_{GS} : elle est la combinaison des trois capacités C_{gn} , C_{gb} et C_{gm} .
- la capacité non linéaire C_{DS}.
- le canal de conduction, Il peut être représenté par une résistance ou une source de courant selon son régime de fonctionnement.
- la résistance variable R_{d1} de la région drift et la résistance R_{d2} de la zone N^+ du drain.

Pour adapter ces éléments afin d'établir un modèle de transistor MOS, nous utilisons les moyens dont on dispose dans le logiciel SPICE. Le mode opératoire se déroule selon les trois phases suivantes :

- A) Etablir un modèle en utilisant un maximum d'informations des données du constructeur.
- B) Si cela est nécessaire, on pourra effectuer des mesures sur le composant.
- C) Implantation des paramètres obtenus dans les équations des lois de la physique décrites précédemment qui sont implantées dans SPICE.

Les paramètres déterminés à partir des phases A et B sont ensuite réinjectés dans C. On adapte certains paramètres des équations de la physique des semi-conducteurs du logiciel SPICE. Avant d'entamer ce travail, nous allons faire une synthèse des phénomènes internes du transistor et établir l'importance relative de chacun d'entre eux. Cette remarque permet de simplifier la structure finale si cela est possible, sans détériorer le comportement global du modèle.

IV.3.1) Modélisation de la résistance R_{DS}.

La résistance totale localisée entre les bornes de source et de drain R_{DS} peut être assimilée à la somme des résistances suivantes :

$$R_{DS} = R_{N^+} + R_{Canal} + R_{Accumulation} + R_{Drift} + R_{S}$$

Chacun des termes de l'expression ci-dessus a une importance relative qui dépend surtout de la tenue en tension du composant. La figure 4.12 représente les deux composantes essentielles de R_{DS} . La valeur de R_{DS} peut être réduite à la somme de la résistance de canal R_{Canal} et la résistance de la région drift R_{Drift} . Pour des calibres en tension supérieurs à une centaine de volts, la valeur de la résistance de la région drift devient prépondérante sur les autres. C'est le gros problème des transistors MOS car la valeur de R_{DS} fixe la valeur des pertes de commutation et de conduction.

Cette résistance R_{DS} joue aussi un rôle important dans l'amortissement des oscillations du courant et de la tension qui apparaissent à la fin des commutations. Ces oscillations sont créées par les capacités du MOS et les inductances du circuit extérieur dans lequel est placé le transistor. Ce problème est surtout gênant dans le cas des oscillations hautes fréquences qui provoquent des rayonnements électromagnétiques (CEM). Nous allons montrer que le rôle de la composante R_{Drift} est essentiel durant ces phases. L'impact de ce dernier paramètre sera plus détaillé lors de la simulation de la structure complète utilisant le modèle du MOS.

Le schéma simplifié proposé sur la figure 4.12 permet de localiser précisément l'emplacement de chacune de ces composantes de R_{DS}. Nous prenons comme hypothèse que la valeur de la résistance de drift Rd est constante. En réalité, celle-ci varie de manière

significative avec la tension V_{DS} . Elle est équivalente à environ trente pour cent de R_{DS} lorsque cette tension est faible. Par contre pour un niveau de tension V_{DS} d'une centaine de volts, la fraction qu'elle représente correspond à environ quatre vingt pour cent de R_{DS} et devient primordiale. On peut alors en déduire que :

à faible tension $R_{DSON} \approx R_{Canal}$

à forte tension $R_{DSON} \approx R_{Drift}$ qui est proportionnelle à $V^{2,5}$




Figure 4.12: Localisation des régions résistives importantes

Comme le MOS va être utilisé à des tensions élevées, la valeur de la résistance Rd de notre modèle sera fixée à une valeur proche de R_{DSON}. Cette hypothèse simplifie le modèle par rapport à celui utilisant un comportement non linéaire de la résistance R_{Drift}. L'importance de cette différence sera visible pour des niveaux de tension plus faibles. Cette simplification apporte surtout un gain au niveau de :

- la rapidité de calcul lors des simulations en limitant le nombre de composants utilisés dans le modèle.
- la simplicité de son implantation dans un modèle global.

Nous ne prendrons pas en compte les effets dus aux variations de la température sur tous les éléments du modèle. Toutes les simulations seront réalisées à une température constante de 25°C.

IV.3.2) Modélisation du canal

La solution la plus simple pour modéliser le canal de conduction consiste à utiliser un modèle de transistor MOS de niveau 3. Il est très précis et ne nécessite pas un temps de calcul contraignant. De plus, il est bien adapté à ce type de composant possédant un canal court. Nous limitons volontairement le nombre de paramètres à ajuster afin de ne pas trop

compliquer le modèle. Il serait en outre très délicat de définir les valeurs pour tous les paramètres du modèle (empiriques ou non). On serait alors dans l'obligation d'utiliser les équations de la physique des semi-conducteurs pour les déterminer. Là aussi, le travail deviendrait délicat et assez long.

Remarque:

Si toutefois ce nombre minimal de paramètres choisis n'est pas suffisant, il est toujours possible d'affiner le modèle en ajustant la valeur d'autres paramètres du modèle. Nous avons décrit auparavant le nombre de paramètres pour chaque niveau de modélisation. Ils offrent la possibilité de prendre en compte une gamme très large de phénomènes, dont l'utilisateur juge le besoin selon la précision voulue pour le modèle. Les paramètres liés aux dimensions physiques du composant sont fixés grâce aux renseignements transmis par le fabricant . Si cela n'est pas possible, on prend pour W et L une distance de 1 µm par défaut (c'est une valeur typique utilisée). Elle permet d'obtenir de bons résultats en adaptant des valeurs correctes pour les autres paramètres. Il est de toutes façons très difficile d'obtenir les valeurs réelles de ces paramètres technologiques.

• Calcul des paramètres du modèle de niveau 3.


Durant le régime de saturation, le courant dans le canal est donné par l'équation suivante :

$$I_{DS} = \frac{K_P W (V_{GS} - V_{T0})^2}{2L}$$

A partir de l'équation de $(I_{DS})^{0,5}$ en fonction de V_{GS} établie grâce à la relation ci-dessus, nous pouvons déterminer les valeurs des paramètres K_P et V_{T0} pour notre composant IRFP450. L'identification de ces paramètres peut être aussi faite à partir de la caractéristique de l'évolution de I_{DS} en fonction de V_{GS} donnée par le constructeur et qui permet de tracer la courbe de la figure 4.13. Les valeurs des coefficients K_P et V_{T0} peuvent alors être extraites car la pente de la courbe donne une première information quant à la valeur du coefficient K_P .

pente=
$$\sqrt{\frac{K_P}{2}}\approx$$
2,25 , en fixant W et L à des valeurs définies précédemment. d'où $K_P\approx$ 10,2

A partir de l'observation de ce même graphique et en extrapolant linéairement , on trouve en second lieu et par le prolongement de cette droite la valeur de la tension de seuil V_{T0} comprise entre 3,5 et 3,75 volt. Le relevé présenté correspond à une caractéristique tracée pour une température de 25°C et une tension V_{DS} constante de 25 volts. Il faut ajouter que l'allure de la courbe s'écarte d'une droite pour des valeurs de V_{GS} proches de la tension de seuil.



L'extrapolation linéaire faite sur la courbe pour déterminer V_{T0} est approximative dans la zone où la portion de la droite est en pointillé. L'expression du courant de drain n'est plus définie de façon suffisamment correcte par l'équation (4.1) lorsqu'on se trouve dans la zone proche de la tension de seuil. Cette valeur peut être aussi modifiée par une simple variation de température, c'est pourquoi on prend pour V_{T0} la valeur :

$$V_{T0} \approx 3.7 \text{ Volts}$$

IV.3.3) Modélisation des capacités interélectrodes du MOS IRFP450

On utilise les données établies par le constructeur sur les variations des capacités parasites du composant en fonction de la tension V_{DS} pour extraire les évolutions de C_{GD} , C_{GS} et C_{DS} à partir des relations suivantes :

$$C_{OSS} = C_{DS} + C_{GD}$$
$$C_{ISS} = C_{GS} + C_{GD}$$
$$C_{RSS} = C_{GD}$$




Figure 4.14: Variations des capacités interélectrodes de l'IRFP450 en fonction de VDS

Leurs évolutions sont fournies par le fabricant dans un repère Log-Log (figure 4.14). On peut en tout premier lieu en extraire la valeur de la capacité C_{GS} =2300pF; elle sera invariable.

• Modélisation de la capacité Drain-Source CDS du MOS

La méthode consiste à utiliser le modèle de la capacité de jonction de la diode en polarisation inverse implanté dans SPICE pour modéliser les capacités inter-électrodes C_{GD} et C_{DS} . Ce modèle de la diode impose une variation de capacité de jonction en polarisation inverse, déjà vue plus haut et donnée par :

$$C_{DS} = C_{D} = C_{J0} \cdot \left(1 - \frac{V_{D}}{V_{I}}\right)^{-M}$$
 (4.4)

C_{JO}: Capacité de jonction à polarisation nulle.

V_I: Potentiel de jonction.

M : Coefficient de graduation.

V_D: Tension directe aux bornes de la diode.

La diode D_{BODY} située entre la Source et le Drain (figure 4.21) permet par sa présence de décrire deux phénomènes. Elle se comporte d'une part comme une diode classique qu'on identifie à la diode parasite de structure. On profite d'autre part de l'expression de la capacité de jonction d'une diode C_D en inverse pour décrire de façon satisfaisante l'évolution de la capacité C_{DS} . La procédure d'obtention de cette capacité est identique à celle utilisée pour le modèle de C_{GD} (elle sera décrite dans le paragraphe traitant de C_{GD}). La valeur de la capacité de jonction à polarisation nulle de cette diode (C_{JO}) est obtenue par extrapolation des caractéristiques délivrées par le constructeur. Elle vaut :

$$C_{J0}(D_{BODY}) = C_{OSS}(0V) - C_{RSS}(0V) = C_{DS}(0V) = 1700pF$$

La détermination de tous les autres paramètres se rattache aux propriétés physiques de la diode parasite. Cette procédure est largement mentionnée dans la documentation SPICE. Le point essentiel pour l'implantation de D_{BODY} réside dans une bonne adéquation entre la pratique et la simulation pour la détermination de la capacité C_{DS} .

• Modélisation de la capacité Grille-Drain CGD du MOS.


La méthode utilisée pour aboutir à la modélisation de cette capacité parasite à variation fortement non linéaire s'appuye sur l'équation (4.4) en prenant maintenant $C_D=C_{GD}$. L'évolution de cette équation est contrôlée par le logiciel SPICE.

On utilise le modèle de la diode en polarisation inverse pour modéliser la capacité C_{GD} . En réalité on veut simplement conserver l'influence de sa capacité de jonction. Il faut évidemment

supprimer par la suite l'effet de conduction de la diode en exagérant volontairement la valeur prise par le courant de saturation I_S . Pour que la diode notée DCAPGD (figure 4.21) ne conduise pas en direct, la valeur du courant de saturation est fixée à I_S =1E-270A. Ce choix permet de négliger la valeur du courant direct susceptible d'apparaître dans la branche où se situe cette diode dans notre modèle de capacité. L'expression du courant est contrôlée par l'équation :

$$I_D = I_S \cdot (e^{\frac{V_D}{U_T}} - 1)$$

Nous allons dans un premier temps évaluer l'impact du coefficient de dopage M sur l'allure de C_{GD} . L'action sur le coefficient M permet de contrôler une décroissance plus ou moins rapide de la capacité C_{GD} comme on peut l'apercevoir sur la figure 4.15. Pour obtenir une variation aussi rapide que celle observée sur la courbe montrant $C_{GD} = f(V_{DS})$, il faut fixer M à la valeur maximale admise par le logiciel SPICE $(M_{max} = 0.9)$.



Le choix d'une valeur de M supérieure à 0,9 ne permet pas de respecter les lois de la physique des semi-conducteurs. Il faut garder à l'esprit que nous ne désirons pas modéliser une diode mais seulement l'évolution non linéaire de la capacité C_{GD}. Cette liberté d'action sur le coefficient M permettrait d'obtenir pratiquement toutes les allures désirées en agissant aussi sur le paramètre V_J, mais par la suite, la valeur limite de M sera fixée à 0,9 pour conserver une cohérence physique comme cela se fait automatiquement dans le logiciel SPICE.

Calculs des paramètres du modèle de CGD

La première phase de l'étude consiste à adapter le modèle de la capacité de jonction d'une diode à notre capacité non linéaire C_{GD} .

On détermine la valeur $C_{GD}(V_{DS}=1V)=3200pF$, en utilisant les courbes de la figure 4.15. En utilisant la relation (4.4) on peut donner l'expression de C_{J0} et remplacer la valeur obtenue dans l'équation de C_{GD} .

La valeur de la capacité de jonction est obtenue de la manière suivante :

$$C_{J0} = 3200 \left(1 + \frac{1}{V_{J}}\right)^{M}$$

$$C_{GD} = 3200 \left(1 + \frac{1}{V_{I}}\right)^{M} \left(1 - \frac{V_{D}}{V_{I}}\right)^{-M}$$

Ceci permet de tracer le réseau de caractéristiques de la variation de C_{GD} en fonction de V_{GD} avec V_{J} comme paramètre.

avec: $1 \le V_J \le 2$




Figure 4.16: Etude de l'influence de VJ sur la variation de CGD.




Figure 4.17 : Détail de la courbe précédente

La tension V_{GD} correspond à la tension directe aux bornes de la capacité de jonction de la diode DCAPGD (figure 4.19) qui sera utilisée pour modéliser la partie non linéaire de C_{GD} . On prend comme paramètres pour le modèle de la capacité C_{GD} :

- -M = 0.9
- $-V_{J} = 1.8V$
- $-C_{JO} = 3200 pF$

Les variations obtenues à l'aide des paramètres ci-dessus donnent un résultat proche de celui spécifié par les données du constructeur. On peut observer ce résultat sur la figure 4.18. Il existe une petite différence aux alentours de trente volts due à la cassure visible sur les relevés des variations de capacités fournies par le constructeur. Les allures des deux courbes restent cependant assez proches. Le résultat est satisfaisant, mais son implantation dans le modèle global introduit une petite erreur sur la simulation de la charge de la grille à courant constant.




Figure 4.18 : Validation des paramètres du modèle de CGD

Afin de fixer la valeur de la capacité C_{GD} à sa valeur maximale, c'est à dire 3200pF, on introduit une deuxième capacité dans le circuit grille-drain. Cette capacité constante C_{GDmax} intervient durant la phase de régime d'accumulation du MOS (figure 4.20). Quant à l'autre capacité, qui évolue comme une capacité de jonction, elle est modélisée par la diode DCAPGD. Cette dernière évolue de façon non linéaire et intervient pendant le régime d'inversion.

Les commutations entre les deux capacités décrites ci-dessus sont assurées par des interrupteurs, eux-mêmes synthétisés par des MOSFET dont on spécifie la valeur de la tension de seuil. Avant d'arriver à ce choix, nous avons testé plusieurs méthodes pour basculer entre les deux capacités en utilisant quelques modèles d'interrupteurs disponibles dans la bibliothèque. La solution de la figure 4.19 utilisant des MOS M2 et M3 reste la plus probante. Une forte valeur de K_p =20 est imposée dans leur modèle afin de ne pas ralentir la

commutation entre les deux capacités. Un modèle de niveau 1 suffit amplement pour jouer ce rôle d'interrupteur.




Figure 4.19 : Schéma équivalent de la capacité grille-drain

• <u>Détermination de la valeur maximum de CGD et CGS</u>.

A cet effet, nous nous servons de la caractéristique de charge de grille donnée par le fabricant et présentée figure 4.20.




Figure 4.20 : Caractéristique de charge de la grille

Nous pouvons extraire des informations sur C_{GS} et C_{GD} sachant que la capacité d'entrée du MOS est composée de ces deux éléments. La première phase (zone 1) de la courbe correspond à la charge de la capacité C_{GS} ; la valeur de C_{DS} étant très faible, on peut négliger le courant qui la traverse.

On détermine alors :
$$C_{GS} = \frac{\Delta Q}{\Delta U} = \frac{13,25nC}{5,5V} \approx 2400pF$$

Cette valeur est à comparer à celle obtenue par l'utilisation des courbes de variation des capacités C_{ISS} , C_{OSS} et C_{RSS} . On avait alors calculé une valeur moyenne égale à 2300pF. Les deux méthodes permettent d'extraire une valeur similaire pour ce paramètre.

La zone 2 correspond à l'effet Miller, où on peut assimiler cette phase uniquement à la charge de la capacité C_{GD} . La charge de cette capacité se fait à courant constant car la tension V_{GS} reste constante. Il est difficile d'obtenir une information précise quant à l'évolution de C_{GD} mais on sait qu'elle évolue fortement durant cette phase.

$$C_{GD} \cdot \frac{dV_{GD}}{dt} \approx i_{C_{GD}} = constante$$

Le calcul de la valeur de la capacité C_{GDmax} ne peut se faire sans connaître C_{GS} . La troisième phase (zone 3) de la caractéristique correspond à la charge de C_{GD} et C_{GS} placées toutes les deux en parallèle. La capacité C_{GD} se retrouve à cet instant à sa valeur maximale.

On obtient alors:

$$C_{GDmax} + C_{GS} = \frac{\Delta Q}{\Delta U} = \frac{130nC - 60nC}{15V - 5.7V} \approx 7500pF$$

$$C_{GDmax} = 7500pF-2400pF \approx 5100pF$$

Il faut déterminer la valeur de tension qui donne cette valeur maximale C_{GDmax} dans la formulation de la capacité C_{GD} qui utilise l'expression de la capacité de jonction dans le modèle de la diode DCAPGD. Cette valeur s'obtient à partir de :

$$V_{D} = V_{J} \left\{ 1 - Exp \left[\frac{1}{M} ln \left(\frac{C_{J0}}{C_{GDmax}} \right) \right] \right\}$$

En remplaçant par les différentes valeurs de capacités connues, on obtient la tension désirée :

$$V_D = 1.8 \left\{ 1 - \text{Exp} \left[\frac{1}{0.9} \ln \left(\frac{4700 \text{pF}}{5100 \text{pF}} \right) \right] \right\} \approx 0.156 \text{V}$$

Cette valeur représente la tension de seuil pour les deux transistors MOS (M2 et M3) utilisés comme des commutateurs. C'est lorsque la tension aux bornes de la capacité équivalente C_{GD} atteint 0,156V qu'on ferme le MOS M2 et que l'on ouvre M3 pour fixer la valeur maximale de C_{GD} . Il est cependant très difficile d'arriver à une concordance parfaite si les données du constructeur ne sont pas assez précises.

Les derniers détails du modèle correspondent aux différentes résistances (Rd, Rs et Rg) et inductances (Ld et Ls) du schéma. La valeur de la capacité C_{GS} est prise constante et égale 2370pF. Le schéma d'ensemble est présenté sur la figure 4.21.

IV.3.4) Description du modèle modifié final de l'IRFP450.




Figure 4.21 : Schéma équivalent de l'IRFP450 modifié

Fichier texte

SUBCKT BRIF2 10 20 30, correspond aux points TERMINALS : D G S

RG 20 16:1M CGS 166:2370P

M1 3 16 6 6: MOS L=1U W=1U

M2 26 33 3 3 : INTERD M3 28 34 16 16 : INTERT

RG2 32 33 : 10 RG3 27 34 : 10 E2 32 3 16 3 : -3 E3 27 16 16 3 : 3 RCONV 16 26 : 1MEG DCAPGD 16 26 : DCAPGD

CGDM 28 3 : 3500P RCONVE 28 3 : 1MEG

RA 37:10M

DBODY 67: DBODY

RD 7 8 : 100M LD 8 10 : 5N RS 6 12 : 1M LS 12 30 : 12.5N

Avec:

MOS NMOS(V_{TO} =3.5V K_P=10.2 THETA=0.13 V_{max} =0.9E6 LEVEL=3)

DBODY D(CJO=1700pF I_S =70E-12 M=0.9 V_J =1.4 N=1 R_S =0.1 TT=1 μ s BV=750)

DCAPGD D(C_{IO} =3200pF I_S =1E-270 M=0.9 V_J =1.8 FC=0.1)

INTERT NMOS(V_{TO} =+0.156 Kp=20 LEVEL=1) INTERD NMOS(V_{TO} =-0.156 Kp=20 LEVEL=1) On peut effectuer une première analyse sur les possibilités offertes par le logiciel SPICE. Il faut noter avant tout que c'est devenu un produit universel. Il devient donc facile de pouvoir se procurer tous les modèles de composant distribués par la plupart des fabricants (les contacts sont facilités par l'apparition du réseau Internet). Par contre, si on veut élaborer un modèle, deux possibilités de manoeuvre sont permises: soit on le réalise en associant au choix les différents éléments de la bibliothèque, soit on attribue une valeur pour une partie ou pour tous les paramètres de ces éléments. On se limite à l'utilisation des objets incorporés dans sa bibliothèque. L'accès aux équations (celles des modèles de MOS de niveau 1 à 3) qui contrôlent l'évolution des variables locales n'est pas abordé, si cela est possible. De ce fait, on ne pourra pas définir de relation pour reproduire les variations non linéaires d'une variable. Notre méthode de travail implique de savoir identifier et déterminer quelques paramètres à partir d'essais ou d'informations du constructeur. Notre intervention sur les paramètres du modèle reste assez limitée, car il y a peu d'intérêt à intervenir sur les données technologiques.

Chapitre V : MODELISATION D'UNE CELLULE A INTERRUPTEURS DEUX SEGMENTS

Dans ce chapitre, nous allons passer à l'assemblage des modèles de diode et de MOS présentés précédemment, dans le cas le plus simple d'une cellule de commutation ne comportant qu'un transistor et qu'une diode. Cette étape va permettre de valider les modèles proposés et servira de référence pour les cellules à interrupteurs à 3 et 4 segments.

Après avoir rappelé les différentes phases apparaissant lors des commutations de cette cellule, une première série de simulations est effectuée avec les modèles comportementaux du MOS et de la diode. Une deuxième série permet de mettre en évidence l'avantage du modèle SPICE modifié par rapport au modèle standard. Enfin, les formes d'ondes obtenues avec les modèles comportementaux d'une part, et les modèles SPICE modifiés d'autre part sont comparées avec les résultats expérimentaux.




Figure 5.1 : Cellule de commutation à interrupteurs à 2 segments (hacheur série)

V.1) Description de la commutation MOS-diode.

V.1.1) Introduction

L'étude du comportement du MOS de puissance en commutation sera abordée à partir du modèle à trois capacités. Puisque l'évolution des tensions inter-électrodes peut être expliquée par la charge et la décharge de trois capacités, les phénomènes rencontrés lors de l'évolution des tensions à la fermeture se retrouvent pratiquement au moment du blocage.




Figure 5.2: Relevés expérimentaux des commutations d'un MOS

Les formes d'onde des trois grandeurs caractéristiques du composant: la tension de commande V_{GS} , la tension entre les deux électrodes de puissance du composant V_{DS} et le courant passant dans le MOS I_{DS} seront analysées précisément durant toute l'étude de la cellule de commutation.

Nous allons dans un premier temps étudier la fermeture du transistor MOS, puis nous passerons aux phénomènes qui interviennent lors du blocage, ceux-ci étant à quelques détails près les mêmes que lors de la mise en conduction. La figure 5.2. présente un exemple de l'allure de V_{DS} , V_{GS} et I_{DS} pour chaque commutation.

V.1.2) Modélisation de la cellule et de son circuit de commande

Pendant les phases de conduction, l'évolution du courant I_{DS} est imposée par les éléments du circuit de puissance. Généralement on considère la valeur du courant I_{CH} comme invariante pendant les commutations. C'est d'ailleurs une solution souvent utilisée lorsqu'on veut faire une étude rapide des phénomènes de commutation et qui donne des résultats satisfaisants dans le cas où l'inductance de charge L_{CH} est suffisamment grande.

• Imperfection de la tension de commande

Il est impossible d'obtenir en pratique des variations instantanées de V_G . Ce point concerne les temps de montée (t_m) et de descente (t_d) visibles sur la tension de commande V_G (figure 5.3). C'est pourquoi, il faut tenir compte de l'imperfection des signaux délivrés par la commande sur la grille du transistor. Le signal de commande appliqué à la grille du transistor MOS lors des simulations aura la forme représentée sur la figure 6.3 [40].




Figure 5.3 : Signal du générateur de commande appliqué sur la grille du MOS

Il est à noter que les valeurs de t_m et t_d seront adaptées et pourront avoir des valeurs sensiblement différentes; ceci va dépendre essentiellement du circuit de commande lié à la technologie utilisée pour construire ces signaux logiques.

Inductances parasites internes

Leur existence est due à la liaison effectuée entre un contact électrique de la puce et une des pattes disponibles sur le boîtier (bonding). Comme il y a trois électrodes, on se retrouve

avec trois inductances parasites pour un transistor L_G , L_S et L_D . Les effets de l'inductance du côté de la source L_S sont les plus importants à prendre en compte [41] car on retrouve sur cette inductance à la fois les effets du courant de grille I_G et du courant de drain I_{DS} .




Figure 5.4: Inductances parasites dans le MOS

• Inductances parasites de câblage

Lp représente l'ensemble des inductances parasites de câblage d'une maille de puissance de la cellule.




Figure 5.5: Localisation des inductances parasites dans le circuit de puissance

En ce qui concerne les inductances parasites du MOS, on prendra uniquement en compte l'effet de l'inductance de liaison L_S pour simplifier le schéma global. Les phénomènes liés à l'existence de L_G et L_D sont regroupés dans un des autres éléments du circuit, que ce soit L_S pour L_G ou L_P pour L_D . Le schéma de la figure 5.5 permet de se faire une idée du rôle affecté à chaque inductance parasite. Le regroupement de L_D avec L_P est immédiat et ne nécessite pas d'explication particulière, celui de L_G avec L_S est à justifier davantage. Cette hypothèse n'est valable que si on utilise le modèle comportemental développé dans le paragraphe IV.3.

En écrivant les équations d'états du circuit avec L_G , des simplifications sont possibles et permettent de trouver des équations pour I_{DS} et I_{GS} proches de celles obtenues sans celle-ci. Ceci est valable tant que les valeurs de L_S et L_G restent voisines et nettement inférieures à L_p .

$$\frac{d}{dt}(I_{DS}) = \left[E + V_{DRL} - V_2 - (R_p.I_{DS}) - \frac{L_S.[V_G + V_1 + (R_g.I_G)]}{L_S + L_G}\right] / \left[L_p + L_S - \frac{L_S^2}{L_G + L_S}\right]$$

$$\frac{d}{dt}(I_G) = \left[V_G - V_1 - (R_g I_G) - \frac{L_S \cdot [(E + V_{DRL} - V_2 - (R_p I_{DS}) + (R_g I_G) - V_G + V_1)]}{L_p + L_S} \right] / \left[L_S + L_G - \frac{L_S^2}{L_s + L_p} \right]$$

<u>Remarque</u>: On pourrait de la même façon, parler de l'existence des résistances de contact au niveau des électrodes pour le transistor MOS. Mais cette fois et contrairement aux inductances, les valeurs très faibles de ces résistances permettent de les négliger sans aucun problème.

V.2) Modèle comportemental.

V.2.1) Etude de la commutation à la fermeture du transistor MOS

On divise le processus de commutation du transistor MOS à la mise en conduction en quatre phases. Les transitions entre chacune des phases se feront selon l'état des différentes grandeurs qui régissent le fonctionnement du transistor.

V.2.1.1) Première phase: (t_0-t_1)

A l'état initial, le transistor MOS est bloqué. On applique à l'instant t₀ (voir figure 5.6) un échelon positif de commande entre la grille et la source avec la même allure que sur la figure 5.3. La grille se retrouve polarisée positivement par rapport à la source. On peut assimiler l'entrée du transistor MOS à une capacité présentant une impédance importante.




Figure 5.6 : Décomposition des formes d'ondes lors de la fermeture du MOS

Durant cette première phase, la partie puissance peut être considérée comme isolée de la partie commande. Il n'y a pas interaction entre ces deux parties car ni le courant (I_{DS} =0) ni la tension (V_{DS} =E) aux bornes du MOS ne varient. Le schéma équivalent du MOS et de son circuit de commande pendant cette phase est représenté sur la figure 5.7.




Figure 5.7 : schéma équivalent du MOS et de sa commande lors de la première phase

La durée de cette première phase est appelée "temps de retard à la mise en conduction". Bien que ce temps soit inférieur à celui de même nature qui se produit lors de la commutation au blocage, il ne peut être négligé. On assiste à la charge de la capacité équivalente d'entrée C_E , comme on peut l'observer sur le schéma (5.7). On a pour valeur de C_E :

$$C_{E} = C_{GS} + \frac{C_{GD} C_{DS}}{C_{GD} + C_{DS}}$$
(5.1)

Comme on l'a déjà expliqué dans le chapitre sur la modélisation du transistor MOS dans SPICE, les valeurs des capacités C_{GD} et C_{DS} dépendent de la valeur de la tension V_{DS} . Au début de la commutation la tension V_{DS} est égale à la valeur de la source d'entrée E. Si la tension V_{DS} est supérieure au seuil (environ 20V) pour lequel on considère les capacités constantes, on se retrouve alors avec les valeurs minimales pour les capacités. La valeur de la capacité C_{GS} est beaucoup plus grande que celles des deux autres capacités: cette phase correspond pratiquement à la charge de la capacité C_{GS} à travers la résistance R_G et l'inductance L_S .




Figure 5.8: Variations des tensions et courant du transistor durant la phase1

Les formes d'ondes approchées des grandeurs rattachées au transistor lors de cette commutation sont schématisées sur la figure 5.8. Cette phase se déroule entre t_0 et t_1 ; elle prend fin à l'instant où la valeur de V_{GS} atteint la tension de seuil V_{TH} qui dépend essentiellement des paramètres technologiques du composant.

• Mise en équations du circuit durant la phase1:

A partir du schéma de la figure 5.7, il est possible de simuler les évolutions de toutes les variables en écrivant les équations qui régissent le fonctionnement de ce circuit. Les procédures de résolution numérique utilisent la méthode de Runge-Kutta d'ordre 4 qui présente la précision nécessaire pour ce système d'équations. Les dérivées premières (formules 5.2 à 5.7) des grandeurs d'état du circuit permettent de trouver leurs évolutions temporelles. Bien que le canal ne soit pas encore apparu, on a fait apparaître I_{CANAL} dans les équations pour pouvoir les utiliser sous la même forme pour l'étude des phases suivantes.

$$\frac{d}{dt}(V_1) = \left[I_{DS} - I_{CANAL}^* + (I_{G}.(1 + \frac{C_{DS}}{C_{GD}})) \right] \cdot \frac{C_{GD}}{\Gamma}$$
(5.2)

$$\frac{d}{dt}(V_2) = \left[I_{DS} - I_{CANAL} + (I_G \cdot (\frac{C_{GD}}{C_{GD} + C_{GS}})) \right] \frac{C_{GD} + C_{GS}}{\Gamma}$$
(5.3)

$$\frac{d}{dt}(I_{DS}) = [E + V_{DRL} - V_2 - (R_p.I_{DS}) - V_G + V_1 + (R_g.I_G)]/L_p$$
(5.4)

$$\frac{d}{dt}(I_{CH}) = [-V_{DRL} + (R_{CH} \cdot I_{CH})]/L_{CH}$$
(5.5)

$$\frac{d}{dt}(I_G) = \left[V_G - V_1 - (R_g I_G) - \frac{L_s \cdot [(E + V_{DRL} - V_2 - (R_p I_{DS}) + (R_g I_G) - V_G + V_1)]}{L_p} \right] / L_s$$
 (5.6)

$$\frac{\mathrm{d}}{\mathrm{dt}}(\mathrm{V}_{\mathrm{Cj}}) = 0 \tag{5.7}$$

Les termes Γ et I_{CANAL} sont donnés par les expressions suivantes :

$$\Gamma = C_{GS} \cdot C_{GD} + C_{DS} \cdot C_{GD} + C_{DS} \cdot C_{GS}$$
(5.8)

$$I_{CANAL} = K.(V_{GS} - V_{TH})^2$$
 (5.9)

On impose la valeur K=0 dans l'expression (5.9) pour avoir un courant nul dans le canal. Durant cette phase, il n'est pas nécessaire de calculer les variations de la tension V_{Cj} aux bornes de la capacité Cj qui intervient dans le modèle de D_{RL} car cette diode est passante.

V.2.1.2) Deuxième phase: (t_1-t_2)

Cette phase débute à l'instant t_1 . C'est à ce moment que le canal créé par l'inversion de charges au niveau de la grille permet la circulation d'un courant du drain vers la source (figure 5.9). La valeur du courant I_{CANAL} dans le canal est reliée à la valeur de la tension V_{GS} appliquée sur la grille à travers la relation (5.9).




Figure 5.9 : Schéma équivalent du transistor MOS et de sa commande lors de la deuxième phase

Une fois le canal établi, les capacités C_{GD} et C_{DS} ont la possibilité de se décharger à travers le canal. Comme le transistor est implanté dans un circuit inductif, l'évolution des tensions V_{DS} et V_{GD} est conditionnée par l'ouverture de la diode de roue libre D_{RL} située dans la cellule de commutation.




Figure 5.10: Variations des grandeurs du transistor durant la phase2 (charge inductive)

Durant cette phase afin de prendre en considération le phénomène de recouvrement inverse de D_{RL} on introduit le modèle de diode présenté au paragraphe III.3.2. La diode impose l'évolution du courant pendant la deuxième phase du blocage, après le passage par zéro du

courant I_D à l'instant t_2 qui correspond sur la figure 5.10 au moment où I_{DS} atteint la valeur $I_{CH}+I_{RM}$ où I_{RM} est le courant de recouvrement inverse de la diode

• Mise en équations du circuit durant la phase 2:

On utilise les mêmes équations que lors de la première phase en adaptant la valeur de la transconductance K du modèle de notre source de courant dans l'équation (5.9) en fonction du transistor MOS utilisé. Le courant dans le canal peut alors évoluer en fonction de V_{GS} . De plus, on utilise la procédure qui permet de déterminer la valeur du courant maximal de recouvrement I_{RM} en fonction du courant de charge commuté à tout instant. Nous utilisons pour cela l'équation différentielle (5.10).

$$\frac{\mathrm{d}}{\mathrm{dt}}(\mathrm{Q}_{\mathrm{S}}) = \left[\mathrm{I}_{\mathrm{CH}} - \mathrm{I}_{\mathrm{DS}} - \frac{\mathrm{Q}_{\mathrm{S}}}{\tau}\right] \tag{5.10}$$

V.2.1.3) Troisième phase: (t₂-t₃)

Cette phase commence en t₂ et prend fin en t₃ comme on peut le voir sur la figure 5.6. Le modèle du MOS reste celui de la phase 2. On peut décomposer cette phase en deux parties selon la figure 5.11.




Figure 5.11: Variations des grandeurs du transistor durant la phase3

Entre t_2 et t_{D2} , la diode impose l'évolution du courant I_{DS} jusqu'à l'instant t_{D2} où son courant I_{DS} s'annule définitivement. Nous avons une évolution simultanée des tensions inter-électrodes et du courant I_{DS} . La durée de cette première partie est imposée par la durée de la deuxième phase de variation du courant dans la diode.

A partir de t_{D2} , tous les courants dans le circuit de puissance sont pratiquement dans un état stable. La grille continue à se charger mais presque exclusivement par le biais de la capacité

 C_{GD} . C'est durant cet intervalle que va intervenir l'effet Miller lié à la charge de la capacité C_{GD} . La quasi totalité du courant I_G circule à travers la capacité C_{GD} et reste pratiquement constant jusqu'à l'instant t_3 . La tension V_{GS} ne variera pas tant que les tensions V_{DS} et V_{GD} ne seront pas stabilisées. La valeur de V_{GS} pendant cette deuxième partie de la phase 2 est constante et dépend de la valeur du courant commuté I_{CH} : elle est notée $V_{GSon}(I_{CH})$ sur la figure 5.11.

• Mise en équations du circuit durant la phase3:

Durant cette phase on fait intervenir un sous-modèle pour la diode D_{RL} (figure 5.11) qui impose l'évolution de son courant de recouvrement. On conserve les mêmes équations que pour les phases précédentes pour les autres grandeurs sauf pour V_{Ci} .

$$\frac{d}{dt}(V_{Cj}) = [I_{CH} - I_{DS} + I_{DR}]/C_j$$
(5.11)

Pour obtenir une forme de courant I_D qui corresponde à une remontée de type exponentiel, on impose le courant inverse I_{DR} grâce au deuxième sous-modèle de la diode (paragraphe III).

V.2.1.4) Quatrième phase: (t₃-t₄)




Figure 5.12: Variations des grandeurs du transistor durant la phase 4

Le comportement du transistor MOS durant cette phase est semblable à celui de la première phase avec néanmoins certaines modifications.

La valeur de V_{DS} étant maintenant très faible (elle est égale à la chute de tension à l'état passant soit quelques volts) les valeurs des capacités seront beaucoup plus importantes. La fin de la charge de la capacité équivalente d'entrée aura lieu en t_4 , au moment où la tension V_{GS} sera stabilisée à la valeur V_G comme on l'aperçoit sur la figure 5.12. On peut considérer de la même façon que pendant la première phase de la commutation qu'il y a découplage entre parties puissance et commande.

• Mise en équations du circuit durant la phase 4:

La valeur du courant dans le canal est maintenant imposée par le circuit extérieur et non plus par la tension de grille V_{GS} . La valeur initiale de I_{canal} est égale à celle qu'elle avait au début de cette quatrième phase. Au niveau du drain les courants doivent vérifier la relation :

$$I_{\text{CANAL}} = I_{\text{DS}} - I_{\text{CGD}} - I_{\text{CDS}}$$
(5.12)

et en inversant la relation (5.9) on obtient :

$$V_{GS_ON} = V_{TH} + \sqrt{\frac{I_{CANAL}}{K}}$$
 (5.13)

Ce système d'équations permet d'obtenir une valeur pour V_{GSon} . Pour stabiliser et fixer la valeur du courant circulant dans le canal. on reporte cette valeur de V_{GSon} dans l'expression (5.9) à la place de V_{GS} variable. C'est cette valeur de I_{CANAL} qui est utilisée dans les équations (5.2) et (5.3).

$$\frac{\mathrm{d}}{\mathrm{dt}}(V_1) = \left[I_{DS} - I_{CANAL} + (i_G.(1 + \frac{C_{DS}}{C_{GD}}))\right] \cdot \frac{C_{GD}}{\Gamma}$$
(5.2)

$$\frac{d}{dt}(V_2) = \left[I_{DS} - I_{CANAL} + (i_G \cdot (\frac{C_{GD}}{C_{GD} + C_{GS}})) \right] \cdot \frac{C_{GD} + C_{GS}}{\Gamma}$$
 (5.3)

V.2.2) Etude de la commutation à l'ouverture du transistor MOS.

L'étude de la commutation à l'ouverture se déroule de façon symétrique à celle de la fermeture (figure 5.13).

La première phase correspond au temps de retard à l'ouverture, la deuxième et la troisième aux variations des grandeurs de puissance du transistor. Quant à la dernière phase elle représente la fin de la décharge de la capacité d'entrée du MOS.




Figure 5.13 : Différentes phases lors du blocage du MOS

Cette symétrie se retrouve dans la mise en équations des différentes séquences de fonctionnement lors du blocage du MOS. Les équations du système ainsi obtenues sont les mêmes que pour le processus de la mise en conduction. De ce fait, on ne rappellera pas les équations pour les différentes phases sauf lorsque les paramètres diffèrent de ce qui a été vu pour la fermeture.

V.2.2.1) Première phase: (t_0-t_1)

Les conditions initiales sur les grandeurs sont imposées par l'état dans lequel le circuit se trouvait avant le début du blocage en t₀. C'est à ce moment que le générateur de tension connecté à la grille change d'état: la commande passe d'un niveau logique haut à un niveau bas. Dans notre cas, le niveau bas est représenté par une tension nulle, mais si on utilisait une polarisation négative sur la grille, cela ne modifierait pas le comportement du transistor MOS (ce n'est plus vrai si on travaille avec un IGBT).




Figure 5.14 : Variations des grandeurs du transistor MOS lors de la première phase

Cette phase correspond au début de la décharge de la capacité d'entrée du transistor.




Figure 5.15 : Variations des grandeurs du transistor durant la phase 1

Dans l'hypothèse où la tension V_2 varie très peu entre t_0 et t_1 vis à vis des autres tensions (V_1 et V_{GD}) qui apparaissent sur le modèle du transistor (figure 5.14), sa valeur est égale à la tension de saturation V_{DSsat} et elle ne variera pas lors de cette première phase. Cette hypothèse implique que le courant I_{CDS} qui traverse la capacité C_{DS} reste égal à zéro durant toute cette phase. Seuls les courants I_{CGD} et I_{CGS} à travers les capacités C_{GD} et C_{GS} vont évoluer. On peut observer le sens de passage des courants de charge des capacités inter électrodes sur le schéma de la figure 5.14.

Durant cette première phase le canal se trouve toujours dans un état conducteur et va voir le courant qui le traverse évoluer pour permettre aux tensions d'électrodes V_{GD} et V_{GS} de diminuer. En fait, il n'y a pratiquement aucune répercussion sur l'évolution des grandeurs de puissance $(I_{DS},\,V_{DS})$ tant que la tension V_{GS} reste supérieure à V_{GSoff} dont l'expression est donnée par :

$$V_{GS_OFF} = V_{TH} + \sqrt{\frac{I_{DS}}{K}}$$
 (5.14)

Cette limite correspond au début de l'inversion des charges au niveau du canal.

V.2.2.2) Deuxième phase: (t_1-t_2)

A l'instant t_1 le courant dans la charge continue à traverser le transistor ($I_{CH}=I_{DS}$) car la diode est polarisée en inverse et soumise à une tension de blocage. Tant que cette tension V_{DRL} ne se sera pas égale à la tension de seuil de la diode, celle-ci ne pourra pas entrer en conduction et permettre ainsi au courant I_{DS} de décroître. Les grandeurs du transistor vont évoluer comme indiqué à la figure 5.17. On retrouve le phénomène de l'effet Miller. La tension V_{DS} augmente d'abord lentement puis de plus en plus rapidement au fur et à mesure que la valeur de C_{DS} diminue.




Figure 5.16: Variations des grandeurs du transistor MOS lors de la deuxième phase

Pendant cette phase, V_{GS} conserve la valeur V_{GSoff} atteinte à la fin de la phase précédente (t_1) .




Figure 5.17: Variations des grandeurs du transistor durant les phases 2 et 3

Cette phase se termine en t₂ lorsque la tension aux bornes de la diode atteint la valeur à partir de laquelle celle-ci peut conduire.

V.2.2.3) Troisième phase: (t_2-t_3)

A partir de t_2 , le courant dans la charge commence à circuler à travers la diode D_{RL} ce qui se traduit par la diminution de I_{DS} . La majorité des charges situées dans le canal disparaissent progressivement et le transistor récupère son pouvoir de coupure à l'instant t_3 (figure 5.17). Les inductances parasites provoquent une surtension de V_{DS} pendant la descente de I_{DS} .

V.2.2.4) Quatrième phase: (t_3-t_4)

Le comportement du transistor MOS durant cette dernière phase qui débute à l'instant t_3 est semblable à celui de la première phase avec quelques modifications. La valeur de V_{DS} est cette fois élevée, elle est pratiquement fixée à la valeur de la source de tension d'entrée E. Les valeurs des capacités sont minimales. La tension V_{GS} s'annule rapidement et le transistor se retrouve dans un état stable.




Figure 5.18: Variations des grandeurs durant la phase 4

Pour valider les modèles comportementaux de la diode et du MOS, nous les associons dans la cellule élémentaire pour en simuler les commutations ON et OFF. Les résultats sont présentés au paragraphe V.4 et comparés à ceux obtenus avec les modèles SPICE qui sont décrits dans le paragraphe suivant.

V.3) Modèles SPICE standard et modifié

Dans ce paragraphe, on va comparer les résultats de simulation obtenus avec le modèle SPICE standard du MOS et avec le modèle SPICE modifié. Le schéma de ce circuit est représenté sur la figure 5.19. Les éléments du montage sont choisis de manière à réaliser la simulation pour une tension d'entrée de **150 volts** et un courant dans la charge de **6** puis **2** ampères. La disposition et les valeurs adoptées pour les éléments parasites R₁, Rp et Lp seront justifiées au paragraphe V.3.2 et permettent d'obtenir un amortissement des oscillations conforme à celui observé sur les relevés expérimentaux. Ces problèmes d'amortissement ont déjà été évoqués dans le paragraphe IV.

Les deux modèles de MOS possèdent la même valeur d'inductance de source L_S qui ne sera plus représentée sur les schémas SPICE. On représente la maille du circuit de commande par l'ensemble des éléments suivants : une inductance parasite L_G de 5nH, une résistance R_G de 50Ω et un générateur de créneaux de tension variant entre 0 et 15V, et le circuit de charge par une résistance R_{ch} =12.5 Ω en série avec une inductance L_{ch} =10mH.




Figure 5,19: Circuit de simulation du MOS dans le circuit de puissance


Le transistor est du type IRFP450 et la diode MUR3060. Les deux modèles SPICE, standard et modifié, présentés aux chapitres III et IV sont utilisés successivement pour ces interrupteurs

V.3.1) Comparaison des deux modèles à la mise en conduction du transistor MOS.

• Résultats de simulation

On peut observer sur les figures 5.20.a et 5.20.b, les allures de V_G , I_{DS} et V_{DS} pour E=150V et I_{CH} =6A, et sur les figures 5.21.a et 5.21.b les allures des mêmes grandeurs pour E=150V et I_{CH} =2A.


A. Modèles standards de la bibliothèque SPICE.



 $V_{DS} = 25V / \text{div}$ $I_{DS} = 2.5A / \text{div}$ $V_{G,GS} = 2V / \text{div}$ $T_{B} = 100 \text{ns} / \text{div}$

Figure 5.20.a: Commutation à la fermeture du MOS avec ICH = 6A


B. Modèles modifiés.



 $V_{DS} = 25V / div$ $I_{DS} = 2,5A / div$ $V_{G,GS} = 2V / div$ $T_{B} = 100 ns / div$

Figure 5.20.b: Commutation à la fermeture du MOS avec ICH = 6A


C. Modèles standards de la bibliothèque SPICE.



 $V_{DS} = 20V / \text{div}$ $I_{DS} = 2A / \text{div}$ $V_{G,GS} = 2V / \text{div}$ $T_{B} = 100 \text{ns} / \text{div}$

Figure 5.21.a: Commutation à la fermeture du MOS avec ICH = 2A

D. Modèles modifiés.




 $V_{DS} = 20V / div$ $I_{DS} = 2A / div$ $V_{G,GS} = 2V / div$ $T_{B} = 100 ns / div$

Figure 5.21.b: Commutation à la fermeture du MOS avec ICH = 2A

Analyse des résultats.


Les résultats obtenus grâce aux deux modèles sont relativement proches. A l'exception d'une légère différence dans la pointe maximale du courant I_{DS} , les courbes des grandeurs de puissance sont quasiment identiques. Les allures de V_{GS} présentent une différence plus importante: la durée de l'effet Miller est plus longue avec le modèle SPICE modifié. Cela se traduit par une transition plus tardive pour la fin de la charge de la capacité d'entrée.

A. Pour ICH = 6A



 V_{DS} =20V/div I_{DS} =3A/div V_{GS} =2V/div T_{R} =100ns/div

B. Pour ICH =2A




$$\begin{split} V_{DS} &= 20 V/\text{div} \\ I_{DS} &= 2A/\text{div} \\ V_{GS} &= 2V/\text{div} \\ T_{B} &= 100 \text{ns/div} \end{split}$$

Figure 5.22 : Relevé expérimental à la fermeture du MOS pour E=150V, ICH =6A et 2A

V.3.2) Comparaison des deux modèles au blocage du transistor.

• Résultats de simulation


A. Modèles standards de la bibliothèque SPICE.



$$\begin{split} V_{DS} &= 20 \text{V} / \text{div} \\ I_{DS} &= 2 \text{A} / \text{div} \\ V_{G,GS} &= 2 \text{V} / \text{div} \\ T_{B} &= 200 \text{ns} / \text{div} \end{split}$$

Figure 5.23.a: Commutation au blocage du MOS pour E = 150V et ICH = 6A


B. Modèles modifiés.



$$\begin{split} V_{DS} &= 20 \text{V/div} \\ I_{DS} &= 2 \text{A/div} \\ V_{G,GS} &= 2 \text{V/div} \\ T_{B} &= 200 \text{ns/div} \end{split}$$

Figure 5.23.b: Commutation au blocage du MOS pour E = 150V et ICH = 6A


C. Modèles standards de la bibliothèque SPICE.



 $V_{DS} = 20 \text{V/div}$ $I_{DS} = 0.5 \text{A/div}$ $V_{G,GS} = 2 \text{V/div}$ $T_{B} = 200 \text{ns/div}$

Figure 5.24.a: Commutation au blocage du MOS pour E = 150V et ICH = 2A

D. Modèles modifiés.




$$\begin{split} V_{DS} &= 20 \text{V} / \text{div} \\ I_{DS} &= 0.5 \text{A} / \text{div} \\ V_{G,GS} &= 2 \text{V} / \text{div} \\ T_{B} &= 200 \text{ns} / \text{div} \end{split}$$

Figure 5.24.b: Commutation au blocage du MOS pour E = 150V et ICH = 2A

• Analyse des résultats.

Pour la commutation au blocage du MOS, on note une différence flagrante dans la durée du palier de V_{GS} entre les deux modèles. Ce phénomène est nettement plus visible que sur la commutation à la fermeture car la durée de la commutation est plus longue et les signaux sont moins perturbés par des oscillations secondaires. Ce palier correspond à la charge de C_{GD} . C'est durant cette phase que les variations des capacités non linéaires se produisent. Ce phénomène est directement lié aux modélisations des capacités C_{GD} et C_{DS} .



 $V_{DS} = 20V / \text{div}$ $V_{GS} = 2V / \text{div}$ $T_{B} = 200 \text{ns} / \text{div}$

Figure 5.25 : Relevé expérimental au blocage du MOS pour E = 150V et ICH=6A

Dans la démarche que nous avons entreprise pour modifier le modèle de l'IRFP450, nous avons ajusté précisément l'évolution de C_{GD} . Si on compare les résultats de simulation à ceux de la figure 5.25, le modèle modifié apparaît plus adapté car les paramètres sont extraits des documents du constructeur. Il est possible de surcroît de corriger la valeur de C_{GDmax} si la durée de l'effet Miller ne coïncide pas exactement avec le résultat observé en manipulation. Si on choisit cette solution, il faut corriger en même temps les paramètres des sources de tension qui commandent les interrupteurs M2 et M3 (paragraphe IV.3.3).

La comparaison semble relativement correcte entre la simulation utilisant le modèle SPICE modifié et les relevés expérimentaux. Les durées des différentes phases de la commutation au blocage sont du même ordre de grandeur dans les deux cas. Il est facile de rectifier légèrement certains paramètres (en priorité ceux relatifs aux capacités) pour adapter le modèle modifié. L'amplitude des surtensions et des oscillations est directement liée à l'identification correcte de tous les éléments parasites du circuit de puissance, surtout ceux comme Lp et Rp.

• Influence de la résistance de grille totale sur le fonctionnement du transistor MOS.

Pour effectuer les comparaisons, nous avons uniquement permuté les modèles de transistors entre deux simulations. Il semble important de faire une remarque sur le modèle du transistor de la bibliothèque SPICE: ce modèle posséde une résistance interne R_{gi} placée en série dans la grille et dont la valeur est relativement élevée. Dans le cas du transistor IRFP450, la valeur de cette résistance R_{gi} est de 15 ohms.

La présence de cette résistance interne ne peut justifier à elle seule l'écart qui existe entre les résultats des simulations réalisées avec les deux modèles SPICE, mais dans le modèle modifié, nous avons volontairement réduit la valeur de R_{gi} ce qui a tendance à ralentir les durées de commutation et a de ce fait un effet positif pour notre comparaison.

• Influence de la représentation des éléments parasites de liaison sur les oscillations

Nous avons effectué une nouvelle série de simulations à partir du logiciel SPICE en utilisant une représentation série des éléments parasites de liaison. On ne laisse dans le schéma équivalent de notre circuit que la résistance R_S en série avec l'inductance L_P comme indiqué à la figure 5.26.




Figure 5.26 : Configuration avec les éléments parasites placés en série

Les simulations pour la commutation à la fermeture et celle à l'ouverture sont effectuées avec les conditions de fonctionnement suivantes: E=100V et I_{CH} =2A. Les figures 5.27 et 5.28

présentent les résultats obtenus avec les modèles de la bibliothèque SPICE (le transistor IRFP450 et la diode MUR3060) et les modèles SPICE modifiés.




Figure 5.27 : Etude de la commutation OFF du MOS

Pour la figure 5.27, on a utilisé une base de temps de 100ns/div et les échelles suivantes : 100V/div pour les calibres en tension 2A/div pour le calibre en courant




Figure 5.28: Etude de la commutation ON du MOS

Pour la figure 5.28, on a utilisé une base de temps de 100ns/div et les échelles suivantes :

25V/div pour les calibres en tension

1A/div pour le calibre en courant

On constate que les oscillations ne sont plus amorties comme c'était le cas lorsque Rp était en parallèle sur Lp. Il faut compter quelques micro-secondes pour que ces oscillations soient totalement atténuées. Cette série de simulations met en évidence la difficulté de trouver une représentation adaptée des liaisons.

• Conclusion

On vient de montrer qu'il est facile de modifier soit uniquement quelques paramètres du modèle soit le schéma global du composant. Il est ainsi possible d'ajouter de manière simple et rapide un nouveau composant dans la bibliothèque SPICE. De plus, les simplifications qui sont faites pour aboutir au modèle permettent de se passer de certaines données technologiques. Ce point est d'autant plus intéressant qu'il n'est pas toujours possible d'obtenir du constructeur des renseignements précis sur la structure physique d'un composant. La plupart du temps, l'utilisateur dispose seulement de quelques caractéristiques statiques sur les grandeurs V_{GS} , V_{DS} et I_{DS} . La connaissance de ces informations sous la forme de courbes suffit pour adapter notre modèle de MOS modifié. Toutefois la démarche la plus intéressante consiste à prédéterminer les paramètres du modèle à partir de quelques essais qui restent simples et n'exigent pas de matériel sophistiqué.

V.4) Comparaison des modèles avec les résultats expérimentaux

Pour réaliser nos relevés expérimentaux on utilise le matériel suivant :

- Un oscilloscope numérique PHILIPS PM 3394 200MHz
- Sondes de tension (adaptées au Philips) de type PM 9020
- Une sonde de courant constituée d'un amplificateur AM 503 (bande passante de 50Mhz).
- Une pince 20 ampères de type P 6302.

V.4.1) Commutation à la fermeture

Les échelles pour l'axe des ordonnées sont :

 $V_{GS} \Rightarrow 2V/div$

 I_{GS} \Rightarrow 75mA/div et la base de temps pour l'axe des abscisses est de 100ns/div




Figure 5.29 : Formes d'ondes du côté commande: VGS et IGS

Les échelles pour l'axe des ordonnées sont :

 $V_{DS} \Rightarrow 20V/div$

I_{DS}

⇒ 2A/div et la base de temps pour l'axe des abscisses est de 100ns/div




Figure 5.30 : Formes d'ondes du côté puissance VDS et IDS.

	pas de calcul		
	0.1ns	0.25ns	
Comportemental	≈7 à 8s	≈5s	
SPICE modifié	≈9s	≈6s	

Tableau 5.1 : Estimation des temps de calcul pour la commutation à la fermeture

Remarque: Toutes les simulations ont été réalisées avec un ordinateur muni d'un processeur pentium 100 Mhz. L'utilisation du logiciel SPICE nécessite de passer par une phase transitoire

pour stabiliser toutes les variables du circuit, qui est comptabilisée dans le temps proposé dans le tableau 5.1. Le temps indiqué pour la méthode comportementale prend en compte l'affichage des données.

V.4.2) Etude de la commutation à l'ouverture

Les échelles pour l'axe des ordonnées sont :

 $V_{GS} \Rightarrow 2.5V/div$

 I_{GS} \Rightarrow 100mA/div et la base de temps pour l'axe des abscisses est de 200ns/div




Figure 5.31 : Formes d'ondes du côté commande: VGS et IGS

Les échelles pour l'axe des ordonnées sont :

 $V_{GS} \Rightarrow 20V/div$

 I_{GS} \Rightarrow 2A/div et la base de temps pour l'axe des abscisses est de 200ns/div




Figure 5.32: Formes d'ondes du côté puissance VDS et IDS

	pas de calcul		
	0.1ns	0.25ns	
Comportemental	≈10s	≈6s	
SPICE modifié	≈12s	≈8s	

Tableau 5.2 : Estimation des temps de calcul pour la commutation à l'ouverture

On peut soulever quelques points intéressants: les modèles ne doivent-ils pas être mieux adaptés en fonction de chaque utilisation. On constate en pratique qu'il est souvent difficile de

trouver une représentation correcte du circuit étudié afin de rendre compte d'effets secondaires mis en jeu par son environnement. Les dernières générations de modèle de composant sont très performantes (la plupart basées sur des principes physiques rigoureux). Cependant ils perdent tout leur intérêt quand on les implante dans un circuit où on omet de tenir compte d'autres phénomènes complexes. Ces composant modélisés de façon très pointue auront des difficultés à justifier leur présence dans des circuits mal définis. La miniaturisation des convertisseurs est actuellement un axe de développement et de recherche très prisé. On conçoit des convertisseurs qui travaillent à des fréquences de plus en plus élevées. Les problèmes soulevés par cette évolution forcent les concepteurs à orienter leurs recherches dans de nouvelles directions. Entre autres, il faut porter une attention plus soutenue vers les nouvelles préoccupations comme pour les problèmes de compatibilité électromagnétique (les problèmes de rayonnement, de propagation d'ondes). Il n'est pas nécessaire de se lancer dans une course au modèle le plus élaboré (comme on a tendance à le faire) mais il suffirait d'utiliser ce qui existe et de venir y greffer les modifications nécessaires: le modèle comportemental se prêterait facilement à ce genre de travail.

Chapitre VI: MODELISATION DE LA CELLULE A INTERRUPTEURS TROIS SEGMENTS BIDIRECTIONNELS EN TENSION

Les interrupteurs trois segments peuvent être bidirectionnels en tension ou en courant. Les commutations d'une cellule élémentaire à interrupteurs bidirectionnels en courant sont du type transistor-diode et peuvent donc se ramener à celles décrites au chapitre V. Celles d'une cellule à interrupteurs bidirectionnels en tension font intervenir simultanément deux interrupteurs commandés et nécessitent donc une étude particulière.

VI.1) Présentation générale

VI.1.1) Choix de la disposition des interrupteurs

Dans ce paragraphe, nous allons étudier le fonctionnement d'une cellule de commutation constituée de deux interrupteurs trois segments bidirectionnels en tension K_1 et K_2 réalisés par l'association en série d'un MOS et d'une diode.




Figure 6.1: Cellules de commutation à interrupteurs trois segments bidirectionnels en tension.

On montre sur la figure 6.1 deux exemples de schéma possibles pour réaliser cette cellule. Du point de vue de leur fonctionnement théorique et pour la simulation ces deux configurations ne présentent aucune différence et il en va de même pour les autres solutions

envisageables (en permutant par exemple la diode et le transistor de l'interrupteur K_1 ou K_2). Par contre la disposition de chacun des éléments du montage revêt une importance considérable dans l'optique de notre campagne de mesures sur cette cellule. Cette remarque est surtout liée à la facilité avec laquelle nous pourrons relever certaines grandeurs lors des phases de manipulation (V_{DS} et V_{GS} en l'occurence).

Pour pouvoir faire des comparaisons plus justes entre les relevés pratiques et les résultats de simulation on retient la proposition N°2. Dans la solution retenue on constate que les électrodes de source des deux transistors se retrouvent à des potentiels quasiment invariants. On amène moins de problèmes de perturbations de mode commun.

VI.1.2) Elaboration des signaux de commande des MOS

Pour obtenir un fonctionnement correct de la cellule de commutation lorsque la tension d'entrée E est positive, il suffit de moduler la commande de K_1 pendant que K_2 est commandé en permanence. En adoptant cette technique de commande, les formes d'ondes ressemblent à celles de la commutation d'un hacheur série, mais nous verrons qu'elle n'est pas bien adaptée à l'étude de la cellule à IBTC qui sera développée dans le chapitre suivant.




Figure 6.2: Commande à temps morts appliquée sur les transistors MOS

Les temps morts sont définis de la façon suivante:

 ΔT_1 est l'intervalle de temps entre le blocage du MOS_1 et la mise en conduction du MOS_2 . ΔT_2 est l'intervalle de temps entre le blocage du MOS_2 et la mise en conduction du MOS_1 .

La figure 6.2 représente les signaux de commande appliqués sur les grilles des MOS. La configuration des interrupteurs est telle qu'il ne peut y avoir de court circuit de la source de tension. Ce type de convertisseur ne nécessite donc pas l'utilisation d'une commande avec temps morts. C'est pourtant ce choix que nous avons fait pour la commande car il permet d'étudier la mise en série de deux interrupteurs et surtout de préparer la suite de notre travail c'est à dire les solutions à utiliser lorsque nous passerons à l'étude de la cellule de commutation à interrupteurs quatre segments.

Comme le circuit inductif formé par la charge R-L est momentanément ouvert, des surtensions apparaissent aux bornes des interrupteurs K_1 et K_2 .

Ces intervalles de temps représentent une centaine de nano-secondes au maximum. Ils sont évalués en fonction du courant I_{CH} à commuter.

VI.1.3) Conditions imposées lors de la manipulation

Le choix de ce type de commande à temps morts donne naissance à des surtensions dangereuses pour la durée de vie des composants. Avec la configuration du montage choisie, nous pourrions ajouter un ou plusieurs éléments pour garantir une protection correcte des interrupteurs. On peut placer des diodes transil connectées aux bornes de la charge pour protéger contre les surtensions les deux interrupteurs. Cependant notre objectif étant d'analyser les phénomènes apparaissant lors des commutations des interrupteurs afin de les modéliser, l'introduction de tels éléments n'est pas envisageable et pour les manipulations les valeurs de E et ΔT devront rester suffisamment faibles pour limiter les surtensions.

Nous allons étudier le fonctionnement du convertisseur en utilisant les modèles des composants déjà étudiés (MOS et Diode). Les essais se feront dans une plage de puissance inférieure aux possibilités réelles des interrupteurs et ceci pour éviter leur destruction. Le critère de manipulation à respecter est la valeur des surtensions qui apparaissent aux bornes des deux MOS. Par contre, comme nous ne provoquons pas de court-circuit la limite en courant dépend seulement du choix des éléments de la charge.

VI.2) Etude de la commutation de l'interrupteur K1 vers K2


VI.2.1) Formes d'ondes

La figure 6.3 donne les formes d'ondes de $-V_{K2}$ et I_{K2} lorsque le signal de commande du MOS_1 est ramené à zéro avant l'application du signal de commande du MOS_2 .

La première série de relevés expérimentaux (figure 6.3.a) effectuée en retenant la solution $N^{\circ}2$ de la figure 6.1 permet d'analyser le fonctionnement de cette cellule de commutation. Les mesures ne sont pas faciles à réaliser et ne nous permettent pas de visualiser toutes les grandeurs désirées. C'est pour cette raison que nous nous sommes limités à l'acquisition des grandeurs essentielles de l'un des deux interrupteurs. Nous avons choisi le courant I_{K2} et la tension $-V_{K2}$, somme de $-V_{DS2}$ et $-V_{D2}$. Ces grandeurs sont indispensables pour étudier les contraintes imposées aux composants.

Afin de faciliter la description du fonctionnement, la figure 6.3.b donne une représentation de l'évolution des grandeurs I_{K2} et $-V_{K2}$ sans tenir compte des oscillations amorties dues aux éléments parasites du circuit. Le processus de commutation de K_1 vers K_2 peut être

décomposé en trois phases. On associe le début de chacune de ces phases à une modification importante apportée sur l'état des interrupteurs.



a) relevés expérimentaux




Figure 6.3: Commutation de K1 vers K2.

b) formes d'ondes idéalisées

 t_0 et t_2 représentent les instants où les signaux de grille des deux transistors MOS sont modifiés et t_1 celui de l'entrée en conduction de la diode D_2 .

VI.2.2) Modèle comportemental

Les modèles obtenus pour la diode et le transistor MOS sont incorporés dans la structure du convertisseur pour en simuler le fonctionnement. Cette opération permet d'obtenir le schéma équivalent du montage sur la figure 6.4. Ce schéma sera ensuite retranscrit sous la forme d'un système d'équations différentielles afin d'analyser son comportement temporel. Le nombre de grandeurs d'état qui régissent son fonctionnement correspond au nombre d'équations différentielles à résoudre. Les éléments parasites introduits sont les mêmes que pour la cellule à interrupteurs deux segments.




Figure 6.4: Schéma équivalent du circuit étudié

• Etat initial du circuit avant le transfert du courant de K1 vers K2

L'état initial du circuit permet d'établir les valeurs des différentes variables d'état à l'instant t_0 . Cet état stable donne la possibilité de fixer les valeurs appliquées à chacun des éléments des composants qui constituent les deux interrupteurs afin de simuler cette commutation sans avoir de régime transitoire. K_1 étant seul conducteur, le trajet suivi par le courant I_{CH} ne pose pas de problème. La répartition des tensions aux bornes des différents composants nécessite une explication plus détaillée. Les valeurs des tensions aux bornes du MOS_1 et de D_1 sont égales à leur chute de tension à l'état passant. La tension qui apparaît aux bornes des éléments parasites est très faible. La quasi totalité de la tension E se retrouve donc appliquée aux bornes de l'interrupteur K_2 .

$$\begin{cases} V_{DS1} &= R_{canal}.I_{CH} \\ V_{D1} &= V_0 + R_D.I_{CH} \\ I_{DS1} &= I_{D1} = I_{K1} = I_{CH} \end{cases}$$

 R_{canal} , V_0 et R_D ont été définis aux chapitres précédents.

Il reste maintenant à définir les conditions initiales à appliquer aux éléments du modèle de l'interrupteur K_2 et surtout à justifier la répartition des tensions entre la Diode₂ et le MOS_2 . Le transistor MOS est un composant qui ne supporte pas de tension inverse très importante à ses bornes. Le modèle comportemental du transistor MOS que nous avons développé ne tient pas compte de la présence de la diode parasite interne D_P . Il faut donc fixer une limite pour la tension V_{DS} inverse qui correspond à la conduction de cette diode. Cette limite sera notée $-V_{DP}$ et sa valeur sera choisie en fonction du type de MOS utilisé.

On peut alors définir la valeur de V_{DS2} et celle de V_{D2} à l'instant t_0 . La tension négative V_{K2} appliquée entre la source du MOS et l'anode de la diode se retrouve presque entièrement aux bornes de la jonction P^+N^- de la diode polarisée en inverse. En effet, comme indiqué sur la figure 6.5, les jonctions PN^- du MOS sont polarisées en direct et les tensions aux bornes des différentes zones N sont négligeables puisque le courant I_{K2} à cet instant est quasi nul.




Figure 6.5: Représentation schématique du MOS et de la diode en série

En conséquence, la totalité de la tension E se retrouve aux bornes de la diode D₂.

$$\begin{cases} I_{DS_{1}} = I_{CH} & V_{DS_{1}} = R_{canal}.I_{CH} \\ I_{D_{1}} = I_{CH} & V_{D_{1}} = V_{0} + R_{D}.I_{CH} \\ I_{DS_{2}} = 0 & V_{DS_{2}} \approx 0 \\ I_{D_{2}} = 0 & V_{D_{2}} \approx -E \end{cases}$$

L'étude de la commutation de K₁ vers K₂ peut être divisée en quatre phases.

Etude de la première phase (t₀-t₁)

(MOS₁+D₁ passant-MOS₂+D₂ bloqué)

Cette phase débute en t₀ lorsque le signal de commande du MOS₁ est ramené à zéro. Le schéma équivalent simplifié du circuit obtenu est représenté sur la figure 6.6. On a précisé par des traits fins, le sens de circulation des courants capacitifs et de leurs échanges. L'évolution des différentes grandeurs du MOS₁ est semblable à celle observée lors de l'étude de la commutation d'un transistor dans une cellule à interrupteurs deux segments.




Figure 6.6: Schéma équivalent du circuit durant la phase 1

La tension V_{DS1} ne peut varier que lorsque la tension de grille du MOS_1 aura atteint la valeur V_{GS1OFF} à t_{10} qui sera suivie ensuite par l'effet Miller. Ce sont donc les variations de la tension V_{DS1} aux bornes du MOS_1 soumis à sa commande de grille qui vont entraîner les évolutions des tensions et des courants dans le reste du circuit.

Equations d'état du circuit pour la phasel :

$$\frac{d}{dt}(V_{li}) = \left[I_{Ki} - I_{CANAL_{i}} + (i_{G_{i}}.(1 + \frac{C_{DS_{i}}}{C_{GD_{i}}}))\right] \cdot \frac{C_{GD_{i}}}{\Gamma_{i}}$$
(6.1)

$$\frac{d}{dt}(V_{2i}) = \left[I_{Ki} - I_{CANAL_i} + (i_{G_i}.(\frac{C_{GD_i}}{C_{GD_i} + C_{GS}}))\right] \frac{C_{GD_i} + C_{GS}}{\Gamma_i}$$
(6.2)

$$\frac{d}{dt}(V_{Cj_i}) = \left[I_{Ki} - \frac{V_{Cj_i}}{R_{conv}} - I_{S.}exp(\frac{V_{Cj_i} + (R_{D_i}.I_{TBi})}{U_T} - 1)\right] / C_{D_i}$$
(6.3)

$$\frac{d}{dt}(i_{G_i}) = \left[V_{G_i} - V_{Ii} - (R_{G_i}.i_{G_i}) - L_S.\frac{d}{dt}(I_{Ki}) \right] / L_S$$
(6.4)

L'indice "i" correspond soit aux équations pour le MOS_1 , soit à celles du MOS_2 . A noter que dans le programme, on remplace l'expression du courant I_{K2} par $(I_{CH}-I_{K1})$. On effectue le même genre de substitution pour sa dérivée. Ceci afin de ne pas ajouter une variable

^{*} l'expression pour Γ est identique à la relation (5.8) présentée au chapitre V

supplémentaire et redondante pour résoudre le système d'équations différentielles. Il reste à préciser les équations concernant le circuit de puissance.

$$\frac{d}{dt}(I_{CH}) = -[(R_D.I_{K2}) + V_{Cj_2} + V_{22} + V_{G_2} - (R_{G_2}.i_{G_2}) - V_{12} + (R_{CH}.I_{CH})]/L_{CH}$$
(6.5)

$$\frac{d}{dt}(I_{K1}) = \begin{bmatrix} E - V_{21} - (R_p.I_{K1}) - V_{G_1} + V_{11} + (R_{G_1}.i_{G_1}) + V_{22} + V_{G_2} - V_{12} \\ - (R_{G_2}.i_{G_2}) - (R_D.I_{K1}) - V_{Cj_1} + (R_D.I_{K2}) - V_{Cj_2} \end{bmatrix} / L_p$$
(6.6)

Cette première phase prend fin au moment t_1 où la tension V_{D2} s'annule. A cet instant la diode D_2 devient passante. Une fois de plus, nous remarquons qu'il est important d'avoir une représentation correcte des phénomènes capacitifs pour tous les composants.

La tension V_{DS2} varie de manière très peu sensible. On peut considérer que les valeurs des capacités C_{DS2} et C_{GD2} n'évoluent pas et restent proches de leurs valeurs maximales à l'instant t_0 . La valeur du courant de décharge de la capacité équivalente de la diode D_2 dépend des éléments du circuit extérieur. Au maximum, cette valeur sera égale au courant circulant dans la charge au moment de la commutation, l'ensemble MOS_1 - D_1 ne permettant pas la circulation d'un courant inverse.

• Etude de la deuxième phase (t₁-t₂)

Cette phase débute à l'instant t_1 lorsque la diode D_2 s'amorce. Sa durée (t_2-t_1) dépend de la longueur ΔT_1 du temps mort. Elle se termine lorsqu'on applique le signal de commande sur la grille du MOS_2 .




Figure 6.7: Schéma équivalent du circuit durant la phase2.

L'entrée en conduction de la diode D_2 permet au courant de la charge I_{CH} de circuler à travers l'interrupteur K_2 . Ce changement provoque la diminution du courant I_{K1} et de ce fait le blocage du canal du transistor MOS_1 . Le schéma équivalent peut se ramener à celui de la figure 6.7 où la tension E se répartit entre les deux transistors en fonction des conditions initiales et de I_{CH} . Les tensions aux bornes des diodes D_1 et D_2 n'évoluent quasiment pas.

On constate que la tension - V_{K2} diminue rapidement en fonction du temps. Cette variation de tension aux bornes de la capacité C_{DS2} du MOS_2 est à l'origine d'une pointe du courant I_{K2} car la tension V_{DS2} partant d'une valeur faible, la capacité a une valeur élevée.

Le choix de la durée du temps mort ΔT_1 est important car on peut détruire les composants si on prolonge trop cet intervalle de temps. La surtension appliquée au MOS_2 est caractéristique des problèmes provoqués par la commande à temps morts quand on ouvre une source de courant. Le courant I_{CH} continue à charger les capacités des $MOS_{1,2}$. Ce point est essentiel dans la mesure où il fixe le point de rupture en tension de l'un ou des deux transistors. La diode D_2 étant passante c'est le transistor MOS_2 qui supporte la totalité de cette surtension de $-V_{K2}$. Le transistor MOS_1 doit supporter à ses bornes la tension $E+V_{K2}$, supérieure à E.

Etude de la troisième phase

Le schéma équivalent présenté sur la figure 6.7 reste valable pour cette phase. On applique un ordre de mise en conduction sur la grille du MOS_2 en t_2 . Le canal du transistor MOS_2 entre d'autant plus rapidement en conduction que la tension V_{GS2} n'était pas nulle à la suite des mouvements de charges dans les trois capacités du modèle équivalent du MOS_2 dans les phases précédentes.




Figure 6.8: Evolution des grandeurs durant la phase3.

Cette tension V_{GS2} ne devient jamais suffisante pour permettre la conduction du canal. Les conditions établies dans la cellule de commutation ne provoquent pas de mise en conduction spontanée du MOS qui pourrait stopper naturellement la montée de la tension V_{DS2} et aussi celle de V_{DS1} .

Que ce soit pour la tension V_{GS1} ou V_{GS2} , il est très difficile de relever des formes d'ondes pratiques exploitables dans la zone t_1 - t_2 où les gradients en tension et en courant sont très importants ce qui génére de fortes oscillations causées par les éléments parasites. Un bref instant après t_2 , la tension V_{DS2} diminue rapidement jusqu'à atteindre la chute de tension à l'état passant du MOS_2 : ceci est dû à la décharge de la capacité C_{DS2} à travers le canal. Les variations de tension de l'interrupteur K_2 provoquent celles de K_1 . De plus les grandeurs - V_{K2} et I_{K2} varient simultanément. Cette phase prend fin lorsque toutes les grandeurs se seront stabilisées et fixées aux valeurs suivantes :

$$\begin{cases} I_{K1} = 0 & V_{DS_1} \approx +E \\ I_{D_1} = 0 & V_{D_1} \approx 0 \\ I_{K2} = I_{CH} & V_{DS_2} = R_{canal}.I_{CH} \\ I_{D_2} = I_{CH} & V_{D_2} = V_0 + R_D.I_{CH} \end{cases}$$

VI.2.3) Modèles SPICE standard et modifié

Les modèles SPICE standard et modifié des transistors et des diodes ont été introduits dans le schéma de la figure 6.9.




Figure 6.9: Schéma du circuit utilisé pour la simulation

Nous avons réalisé de nombreuses simulations à l'aide du logiciel SPICE et nous avons été confrontés au problème suivant: en fonction des composants choisis parmi les modèles standards pour le MOS₂ et la diode D₂, la tension aux bornes de ces deux composants bloqués,

dont la somme doit être égale à E, ne se répartit pas toujours de la même façon. Tous les modèles de diode existants dans le logiciel SPICE sont basés sur le même principe, mais en fonction du type de transistor de la bibliothèque, on obtient d'une part une répartition de tension différente aux bornes des deux composants, et d'autre part, cette répartition peut s'ecarter sensiblement de celle observée en pratique et justifiée par le modèle de la figure 6.5: avec E=100V par exemple il est possible d'obtenir $V_{DS2}=20V$ et $V_{D2}=-120V$. Par contre, ce problème n'apparait pas dans les phases d'initialisation lorsqu'on utilise le modèle modifié.

La figure 6.10 présente les résultats de simulation obtenus pour :


E=100V et $I_{CH}=2A$

 $R_{CH}=25\Omega$ et $L_{CH}=2mH$

 $R_S=50m\Omega$, $R_P=250\Omega$ et $L_P=0.05\mu H$

 $R_{G1,2} = 9\Omega$, $V_G = 15V$ et $L_G = 5nH$

Temps de montée et descente de la tension de commande de la grille V_G des transistors $MOS_{1,2}$ =15ns:






Figure 6.10: Résultats de simulation pour différents modèles SPICE.

On retrouve sur toutes les courbes les trois phases décrites au paragraphe précédent avec, en plus, des oscillations du courant I_{K2} . Ces courbes montrent que pour un même composant (IRFP450), la même surtension est obtenue avec des valeurs de ΔT très différentes suivant qu'on utilise le modèle standard ou modifié. Ce sont les résultats obtenus avec ce dernier modèle qui vont être utilisés au paragraphe suivant.

Les simulations sur ce logiciel sont très délicates à réaliser et nécessitent souvent la modification des paramètres de simulation (pas de calcul, précision) entre deux points de fonctionnement distincts.

• Influence de la modélisation des éléments parasites

La figure 6.11 donne les résultats de simulation en utilisant seulement une résistance R_S et une inductance Lp pour représenter les éléments parasites des liaisons. Ces simulations sont faites pour: E=100V et I_{CH} =2A.




Figure 6.11: Simulations SPICE.

Contrairement à ce qui avait été observé pour la cellule à interrupteurs deux segments, ces simulations ne permettent pas de relever de différences notables entre les courbes.

VI.2.4) Comparaison des modèles avec les résultats expérimentaux

La comparaison des résultats obtenus par la simulation (modèles SPICE et comportemental) avec ceux observés en manipulation n'est pas simple car il est difficile d'obtenir des relevés expérimentaux non parasités ou peu perturbés. On ne peut alors faire qu'une comparaison globale entre les résultats de manipulation et ceux de simulation.

Les remarques préliminaires vont se faire sur les résultats des relevés expérimentaux qui nous serviront de référence lors des comparaisons avec la simulation. Il parait alors prépondérant de fixer en premier lieu les limites de validité de ces résultats pratiques, et

d'identifier les points sensibles induits en grande partie par les méthodes de mesure et les appareils utilisés.

• Première série de courbes

Pour limiter les perturbations et obtenir des relevés lisibles, on se limite à la présentation des courbes I_{K2} et $-V_{K2}$. Pour ce premier essai, on travaille avec: E=100V, I=2A, $\Delta T_1=215$ ns. Les échelles pour l'axe des ordonnées sont: $-V_{K2}$ \Rightarrow 50V/div

 I_{K2} \Rightarrow **2A/div** et la base de temps=**100ns/div**




Figure 6.12: Commutation K_1 vers K_2 sous 100V-2A.

• Deuxième série de courbes

Pour le deuxième essai, les manipulations sont effectuées avec E=50V, I=2A, ΔT_1 =215ns Les échelles pour l'axe des ordonnées sont: $-V_{K2}$ \Rightarrow 50V/div

 I_{K2} \Rightarrow **2A/div** et la base de temps=**100ns/div**




Figure 6.13: Commutation K₁ vers K₂ sous 50V-2A.

	K ₁ vers K ₂ se	ous 100V-2A	K ₁ vers K ₂ sous 50V-2A		
	I _{K2} max en A	-V _{K2} min en V	I _{K2} max en A	-V _{K2} min en V	
Expérimental	6,45	-250	7,60	-350	
Comportemental	4,95	-250	6,00	-325	
Modèle modifié	-3,25	-240	3,45	-320	

Tableau 6.1: Synthèse des valeurs de VK2 et IK2 pour les deux essais

• Comparaison des résultats expérimentaux et de simulation

La première remarque sera d'ordre pratique. Il paraît irréaliste de vouloir présenter tous les résultats de simulation ainsi que les relevés effectués sur la maquette de test. Notre objectif consistait à expliquer dans un premier temps le principe de fonctionnement de la cellule de commutation à interrupteurs trois segments bidirectionnels en tension et ensuite de valider le choix de nos modèles par comparaison avec la simulation de ce circuit. C'est pourquoi nous avons choisi volontairement de ne présenter que deux points de fonctionnement au regard de ce qui peut être réalisé. La surabondance de relevés n'apporterait pas grand chose de plus à l'analyse globale de cette structure.

L'analyse des résultats obtenus par la simulation et la pratique laisse apparaître quelques écarts.

D'un point de vue global les allures de toutes les courbes concordent que ce soit dans les amplitudes des signaux ou dans la durée des différentes phases de la commutation. Cependant on observe une différence assez notable qui se situe dans la zone hachurée du relevé expérimental de -V_{K2} représenté sur la figure 6.12. Un phénomène apparaît au moment où la courbe -V_{K2} passe par zéro: il peut être lié à la surtension de V_{D2} au moment où la diode D₂ entre en conduction. Le gradient de courant (lié à la valeur de I_{CH}) auquel est soumis la diode est très élevé ce qui génère une surtension importante (paragraphe III). Les simulations effectuées avec le logiciel SPICE ou celles réalisées à l'aide de nos modèles comportementaux ne font pas apparaître ce phénomène. L'origine du problème provient du modèle de la diode qui ne retranscrit pas correctement tous les phénomènes intervenant durant sa commutation.


Il faut également remarquer que la surtension inverse de $-V_{K2}$ augmente, à ΔT_1 et I_{CH} donnés, lorsque la tension d'alimentation E diminue. En effet, la quantité de charges apportée, premièrement à la capacité parasite de D_2 pendant la fin de la phase 1, puis à la capacité C_{DS2} pendant la phase 2, reste pratiquement toujours la même. Cela correspond à un écart qui varie peu entre les valeurs de $-V_{K2}$ au début de la phase 1 et la fin de la phase 2.

Il existe une autre remarque mais qui est moins importante. Elle concerne les oscillations du courant I_{K2} lorsque le transistor MOS_2 est conducteur. Il est possible de contrôler ces oscillations par action sur les éléments du câblage quand on utilise le modèle comportemental, mais pas avec les modèles SPICE comme on l'a vu à la fin du paragraphe VI.2.3.


VI.2.5 Commande dissociée

Tous les résultats précédents correspondent à une commande complémentaire des interrupteurs pour respecter les conditions de commande des IBTC qu'on retrouvera au chapitre suivant. Cependant la commande complémentaire n'est pas la mieux adaptée pour la cellule de commutation à interrupteurs trois segments bidirectionnels en tension. Nous présentons à la figure 6.14 les résultats obtenus avec une commande dissociée qui consiste à

présentons à la figure 6.14 les résultats obtenus avec une commande dissociée qui consiste à maintenir constamment le niveau haut sur la grille de l'interrupteur K_1 placé en parallèle sur la charge, et à ne commander que l'interrupteur K_2 . Les conditions de fonctionnement sont les suivantes : E=100V et $I_{CH}=2A$. On a rappelé les résultats de simulation obtenus avec la commande complémentaire.




a) Résultats expérimentaux



En trait fin, on peut voir l'évolution des tensions de commande sur les MOS.

b) Résultats de simulation avec le modèle SPICE modifié



En trait fin, on peut voir l'évolution des tensions de commande sur les MOS.

c) Résultats de simulation avec le modèle comportemental

Base de temps identique pour tous les graphiques : 100ns/div

Echelles des ordonnées : tension $-V_{K2} = 50V/div$ et courant $I_{K2} = 1A/div$

Figure 6.14: Comparaison entre commandes dissociée et complémentaire


Les résultats obtenus sont comparables à ceux de la cellule à interrupteurs deux segments et montrent que les modèles proposés permettent de traiter des simulations avec des commandes différentes.

VI.3) Etude de la commutation de K_2 vers K_1


 ΔT_2 désigne la durée du temps mort introduit entre la fin du signal de commande de K_2 et le début de celui de K_1 . A partir d'une série de relevés expérimentaux il est possible de mettre en évidence plusieurs phases dont l'étude va nous permettre de détailler le déroulement de cette deuxième commutation. Nous adopterons une démarche identique à celle de l'étude précédente, en limitant notre attention aux grandeurs essentielles d'un seul des deux interrupteurs, en l'occurrence K_2 .

VI.3.1) Formes d'ondes

Afin de faciliter la compréhension des différentes phases du blocage de K_2 , la figure 6.15.b schématise l'évolution de ces grandeurs sans tenir compte des oscillations.



a) Relevés expérimentaux



b) Formes d'ondes simplifiées

Figure 6.15: Différentes phases de la commutation de K2 vers K1.

On peut décomposer cette commutation en deux phases seulement, t_0 et t_1 représentant les instants où les signaux de grille des deux transistors MOS sont modifiés.

VI.3.2) Modèle comportemental

Le schéma équivalent utilisé est le même que pour la commutation de K_1 vers K_2 et est rappelé à la figure 6.16.




Figure 6.16: Schéma équivalent de la cellule de commutation

• Etat initial du circuit avant le transfert du courant de K2 vers K1

La première opération consiste à établir les conditions initiales pour chacune des grandeurs d'état avant le début de cette nouvelle transition.

Pour l'interrupteur K_2 , le transistor MOS_2 et la diode D_2 sont passants et jouent le rôle d'une diode de roue libre. L'interrupteur K_1 est lui bloqué. La répartition des courants dans les interrupteurs se fait donc de la façon suivante: $I_{K_1}=0$ et $I_{K_2}=I_{CH}$.

Il reste à établir comment est répartie la tension d'entrée E sur l'ensemble des éléments du circuit. La tension V_{K2} est constituée par la somme des chutes de tension aux bornes du transistor MOS_2 et de la diode D_2 qui sont conducteurs. L'interrupteur K_1 doit supporter à peu près toute la tension d'entrée E. Comme on l'a déjà vu c'est le transistor MOS_1 qui dans ce cas supporte cette tension.

On définit donc les conditions initiales pour la simulation du circuit:

$$\begin{cases} I_{K_{1}} = 0 & V_{DS_{1}} \approx +E \\ I_{D_{1}} = 0 & V_{D_{1}} \approx 0 \\ I_{K_{2}} = I_{CH} & V_{DS_{2}} = R_{Canal}.I_{CH} \\ I_{D_{2}} = I_{CH} & V_{D_{2}} = V_{0} + R_{D}.I_{CH} \end{cases}$$

• Etude de la première phase (t₀-t₁)

(MOS₂+D₂ passant - MOS₁+D₁ bloqué)

Cette première phase débute à l'instant t_0 lorsque la tension de commande V_{G2} appliquée sur la grille du transistor MOS_2 passe de +15V à zéro. Le courant I_{CH} continue à circuler dans l'interrupteur K_2 tant qu'il n'a pas la possibilité de circuler par un autre chemin. La seule possibilité intervient lorsque l'état de l'interrupteur K_1 change et permet au courant I_{CH} de transiter par sa branche. Pour le moment, ce sont les variations de tension qui se produisent au niveau de l'interrupteur K_2 qui se répercutent sur le reste du circuit, et tout particulièrement sur l'interrupteur K_1 .




Figure 6.17: Schéma équivalent durant la première phase

Cette première phase se décompose en deux étapes déjà rencontrées dans les commutations précédentes. La première étape ne concerne que l'étage d'entrée du transistor MOS_2 . Elle correspond à un temps de retard pendant lequel seule la tension V_{GS2} varie et diminue jusqu'à atteindre un seuil qui dépend de la valeur du courant commuté dans le canal du MOS_2 . Dans la deuxième étape, on retrouve l'effet Miller qui se traduit pour les grandeurs de puissance par la variation et l'augmentation de la tension V_{DS2} , tandis que V_{GS2} reste quasiment stable. Ce phénomène entraine une variation de la tension $V_{K1} = E + V_{K2}$.

On a représenté sur le schéma équivalent de la figure 6.17 les chemins suivis par les courants capacitifs. La tension V_{D2} ne varie quasiment pas car D_2 reste passante et que sa tension ne dépend que de la valeur du courant I_{D2} qui reste pratiquement égal à I_{CH} . La fin de

cette première phase a lieu en t_1 , au moment où le signal de fermeture est appliqué sur la grille du transistor MOS_1 . Il faut remarquer que la valeur atteinte par la tension $-V_{K2}$ en t_1 ne dépend pas de la valeur de la source d'entrée E mais uniquement de celle de l'intervalle de temps mort $\Delta T_2 = (t_1 - t_0)$. Les variables atteignent en t_1 les différentes valeurs suivantes :

$$\begin{cases} I_{K_1} \approx 0 & V_{DS_1} \approx E + \Delta V(t_1 - t_0) \\ I_{D_1} \approx 0 & V_{D_1} \approx 0 \\ I_{K_2} \approx I_{CH} & V_{DS_2} \approx \Delta V(t_1 - t_0) \\ I_{D_2} \approx I_{CH} & V_{D_2} \approx V_0 + R_D.I_{CH} \end{cases}$$

Le système d'équations différentielles qui décrit le fonctionnement de cette phase est le même que celui de la commutation de K_1 vers K_2 .

• Etude de la deuxième phase (t₁-t₂)

Le signal de tension de commande V_{G1} passe au niveau haut à l'instant t_1 , en donnant ainsi l'ordre de mise en conduction du transistor MOS_1 . A partir de l'instant où la tension V_{GS1} atteint la tension de seuil, la commutation entre les interrupteurs débute réellement. L'entrée en conduction de la diode D_1 n'a pratiquement aucun impact sur la commutation de la cellule car elle se trouvait déjà dans des conditions proches de la conduction.

De nombreux phénomènes vont se superposer durant cette deuxième phase de commutation qu'on peut décomposer en deux parties.




Figure 6.18: Formes d'ondes simplifiées lors de la deuxième phase

La première partie débute avec l'entrée en conduction du canal du MOS_1 à travers lequel C_{DS1} peut se décharger, ce qui provoque la décroissance de V_{DS1} et par conséquent celle de la

tension $-V_{K2}$. Simultanément l'augmentation du courant I_{K1} entraine la diminution de I_{K2} qui passe par zéro et s'inverse à cause du recouvrement de la diode D_2 .

La deuxième partie commence en t_{10} quand D_2 récupère son pouvoir de blocage. Les variations de I_{K2} sont alors imposées par D_2 et entrainent celles des autres courants dans le reste du circuit.

La fin de cette phase correspond aussi à celle de cette commutation par un retour progressif à des valeurs stables pour toutes les variables. Les valeurs en t_2 doivent s'accorder à celles établies avant l'étude de la mise en conduction de K_2 . On a alors achevé l'ensemble de l'étude de cette cellule de commutation.

VI.3.3) Comparaisons entre les résultats expérimentaux et les simulations

Les simulations et les relevés expérimentaux sont réalisés dans les conditions suivantes : (commande complémentaire avec temps morts)

E=100V puis 50V, I_{CH} =2A et ΔT_2 =160ns

R_{CH}=valeur fixée en fonction du courant I_{CH} et L_{CH}=2mH

 $R_S=50m\Omega$, $R_P=250\Omega$ et $L_P=0.05\mu$ H

 $R_{G1.2} = 9\Omega$, $V_G = 15V$ et $L_G = 5nH$

Temps de descente et montée des tensions de grille $V_{G1,2}$ des $MOS_{1,2} = 15$ ns

• Première série de courbes

On se limite à la présentation des courbes I_{K2} et $-V_{K2}$. Pour ce premier essai, on travaille avec: E=100V, I=2A. Les échelles pour l'axe des ordonnées sont :

 $-V_{K2}$ =100V/div, I_{K2} =4A/div et la base de temps=100ns/div




Figure 6.19: Commutation K2 vers K1 sous 100V-2A.

• Deuxième série de courbes

Pour le deuxième essai, les manipulations sont effectuées avec E=50V, I=2A. Les échelles pour l'axe des ordonnées sont :

 $-V_{K2}$ =50V/div, I_{K2} =2A/div et la base de temps=100ns/div




Figure 6.20: Commutation K2 vers K1 sous 50V-2A.

	K ₂ vers K ₁ sous 100V-2A			K ₂ vers K ₁ sous 50V-2A		
	I _{K2} min (A)	-V _{K2} max (V)	ΔV (V)	I _{K2} min (A)	-V _{K2} max (V)	ΔV (V)
Expérimental	-7,80	355	100	-5,70	200	100
Comportemental	-7,45	345	125	-5,65	200	115
Modèle modifié	-8,50	460	120	-6,50	250	100
Modèle standard	-8,80	390	100	-6,00	250	95

Tableau 6.21: Synthèse des valeurs de VK2 et IK2 pour les deux essais

• Comparaison des résultats expérimentaux et de simulation

Les figures 6.19 et 6.20 font apparaitre une bonne corrélation entre les relevés expérimentaux et les résultats de simulation. En particulier, on vérifie que la valeur de V_{K2} à l'instant t_1 ne varie pratiquement pas avec la tension d'alimentation E. Le modèle comportemental donne des valeurs maximales pour $-V_{K2}$ et minimales pour I_{K2} qui correspondent très bien à celles observées expérimentalement, mais la valeur de $\Delta V = |V_{K2}(t_1)|$ est légèrement surévaluée. Cette valeur est plus proche de celle mesurée quand on utilise les modèles SPICE mais c'est alors la valeur maximale de $-V_{K2}$ qui est surestimée. La différence entre les deux modèles SPICE, standard et modifié, est très peu sensible: on peut seulement dire que les variations de V_{GS2} obtenues avec le modèle modifié correspondent davantage à celles qu'on peut prévoir aux bornes de la capacité d'entrée du MOS ce qui sera vérifié dans le chapitre suivant.

Chapitre VII : MODELISATION DE LA CELLULE DE COMMUTATION A IBTC

Introduction

La dernière étape du travail doit nous amener à la modélisation de la cellule de commutation à IBTC. Pour réaliser ces interrupteurs, si on élimine la solution à un seul transistor, on peut utiliser l'association anti-série ou anti-parallèle. L'association anti-série se prête bien à la technique de commande complémentaire et nécessite même dans certain cas (figure 7.1) une commande de moins que pour l'association anti-parallèle. Malgré cet avantage, il faut apporter un soin particulier à l'aménagement des commandes de K_1 et K_2 . Les tensions de commande des deux transistors qui interviennent dans un interrupteur K_1 ou K_2 peuvent être communes ou non comme le montre la figure 7.1. Il faut éviter d'utiliser une résistance de grille placée en commun sur les grilles des deux transistors MOS (figure 7.1.2) sinon on risque de favoriser les courants de circulation entre leurs étages d'entrée.




Figure 7.1: Possibilités de commande sur l'IBTC dans la structure anti-série.

Si on adopte la configuration anti-série d'IBTC sans inhiber le fonctionnement de la diode de structure des MOS, des contraintes supplémentaires vont apparaître à chaque fois qu'elles devront commuter. Les caractéristiques de ces diodes de structure sont nettement moins bonnes que celles d'une diode rapide, surtout au niveau des temps de commutation. Les phénomènes de commutation des diodes sont fortement accentués lorsque cette configuration est employée. Il est possible de supprimer les défauts occasionnés par la présence de cet élément en ajoutant une diode rapide externe. La solution est présentée sur la figure 7.2, elle nécessite deux composants supplémentaires pour chaque MOS.




Figure 7.2: Suppression du fonctionnement de la diode de structure du MOS

L'application de cet artifice sur l'IBTC nécessite donc l'utilisation de quatre diodes. Cette solution n'est pas économique en composants (12 composants au lieu de 8 seulement pour

l'association anti-parallèle) et en performance (la chute de tension sera supérieure à l'état passant). Cette configuration est sans doute mieux adaptée lorsqu'on utilise des IGBT qui ne possèdent pas par construction cet élément parasite.

Les performances dynamiques de l'asssociation anti-parallèle qui utilise moins de composants devraient donc être meilleures avec la commande de type complémentaire. Pour des logiques de commande plus spécifiques, il faudrait observer de plus près les évolutions des grandeurs V_K et I_K .

VII.1) Etude de la commutation de K1 vers K2

Quelle que soit la logique de commande adoptée pour les interrupteurs K_1 et K_2 , les contraintes générées dans ces deux branches seront quasiment les mêmes. La commande de type complémentaire est plus simple à réaliser que la commande dissociée car elle ne demande que deux générateurs de créneaux de tension sur les grilles des MOS. Par contre, il est plus difficile de ramener les commutations à des transferts de courant du type transistor-MOS. L'apparition de surtensions dues à l'ouverture de la source de courant est une conséquence inévitable des temps morts introduits entre les signaux de commande afin d'éviter un court-circuit de la source d'entrée E. Quand les valeurs des sources d'entrée et de sortie évoluent avec le temps (cas d'une source alternative), il devient délicat de trouver la durée adaptée pour chacun des temps morts. Il faut obligatoire en tenir compte dans la logique de commande pour contrôler la valeur de ces grandeurs à chaque instant.

Après avoir fixé notre choix sur le type de réalisation d'IBTC qui convenait le mieux, l'étude de la cellule de commutation représentée sur la figure 7.3 peut se rapprocher de celle effectuée pour la cellule de commutation à interrupteurs trois segments bidirectionnels en tension (chapitre VI).




Figure 7.3: Cellule de commutation à interrupteurs quatre segments.

La différence essentielle vient de la superposition d'une deuxième cellule à interrupteurs trois segments bidirectionnels en tension connectée en anti parallèle sur la structure précédente pour former les nouveaux interrupteurs K_1 et K_2 . Ce changement se traduit par l'apparition de nouvelles contraintes sur les composants. Pour faciliter la description des différentes phases de la commutation nous avons dissocié chacun des interrupteurs synthétiques K_1 et K_2 en deux branches: $T_{H1}+D_{H1}$ et $T_{H2}+D_{H2}$ pour l'interrupteur K_1 , $T_{B1}+D_{B1}$ et $T_{B2}+D_{B2}$ pour l'interrupteur K_2 .

VII.1.1) Formes d'ondes

Les formes d'ondes de la figure 7.4 montrent qu'il y a peu de différences dans l'évolution des grandeurs observées quand on passe de la cellule à interrupteurs trois segments bidirectionnels en tension à la cellule à deux IBTC.




Figure 7.4: Relevés expérimentaux

Les branches $T_{H2}+D_{H2}$ et $T_{B2}+D_{B2}$ qui ont été ajoutées n'affectent pas le fonctionnement du circuit tant que les grandeurs E et I_{CH} demeurent positives, mais au contraire vont subir des contraintes: elles se comportent comme des branches passives. Les tensions V_{K1} et V_{K2} évoluent comme au chapitre précédent; mais cette fois les deux branches placées en parallèle subissent aussi ces variations qui vont y faire apparaître obligatoirement des courants de circulation capacitifs.

VII.1.2) Modèle comportemental

Les modèles comportementaux de MOS et de diodes ainsi que les circuits de commande et les éléments parasites sont introduits dans le circuit de la cellule à deux IBTC. Le schéma équivalent complet est indiqué à la figure 7.5. Pour obtenir une commande complémentaire, les tensions de commande V_{GH1} et V_{GH2} d'une part, V_{GB1} et V_{GB2} d'autre part, sont identiques deux à deux.




Figure 7.5 : Modèle de la cellule de commutation à interrupteurs quatre segments

• Etat initial du circuit avant le transfert du courant de K1 vers K2

Comme pour les chapitres précédents, on se propose de déterminer les conditions initiales du montage lorsque la conduction $\det T_{H1}$ et de D_{H1} assure la fermeture de K_1 . T_{H2} est en état de conduire à cause de la tension positive appliquée sur sa grille, mais la diode D_{H2} empêche cette conduction. Les MOS T_{B1} et T_{B2} ne sont pas commandés et assurent l'état ouvert de K_2 . Tant que le courant absorbé par la charge ne pourra pas circuler dans une autre branche du convertisseur que celle formée par $T_{H1}+D_{H1}$, la configuration du circuit restera inchangée. On commence par établir les conditions initiales pour tous les éléments qui forment les composants de la cellule de commutation.

Branche Тні + Dні

La tension V_{K1} est légèrement positive et correspond à la somme des chutes de tension de la diode D_{H1} et du MOS T_{H1} , ces deux composants étant initialement passants.

Branche TH2 + DH2

La tension V_{DSH2} est obligatoirement très faible puisque le signal de commande est appliqué sur la grille du T_{H2} . La tension V_{K1} légèrement positive se retrouve donc en inverse aux bornes de D_{H2} .

Branche TB1 + DB1

La conduction de l'interrupteur K_1 fixe le potentiel de la tension appliquée sur K_2 où on retrouve quasiment la tension d'entrée E (moins la chute de tension V_{K1}). Cette tension est supportée par la diode D_{B1} .

• Branche TB2 + DB2

Il reste à expliquer comment se répartit la tension aux bornes de la diode D_{B2} et du transistor T_{B2} . Le transistor T_{B2} est bloqué et la limite supérieure de V_{DB2} est imposée par la tension de seuil de la diode. De plus la tension V_{DSB2} ne peut pas être négative ou alors très faiblement car le transistor ne supporte pas de tension inverse. On en déduit :

$$-V_{K2} = V_{DS_{B2}} + V_{D_{B2}} \approx E \hspace{1cm} V_{D_{B2}} \approx 0 \quad \text{et} \quad V_{DS_{B2}} \approx E$$

On obtient donc les conditions initiales suivantes :

$$\begin{cases} I_{H_{1}} = I_{CH} & V_{DS_{H1}} = R_{canal}.I_{CH} & V_{D_{H1}} = V_{0} + R_{D}.I_{CH} \\ I_{H_{2}} \approx 0 & V_{DS_{H2}} \approx 0 & V_{D_{H2}} \approx V_{DS_{H1}} + V_{D_{H1}} \\ I_{B_{1}} \approx 0 & V_{DS_{B1}} \approx 0 & V_{DS_{B1}} \approx -(E - V_{K1}) \\ I_{B_{2}} \approx 0 & V_{DS_{B2}} \approx (E - V_{K_{1}}) & V_{D_{B2}} \approx 0 \end{cases}$$




Figure 7.6: Différentes phases de commutation de K1 vers K2.

A partir de ces conditions initiales, nous allons décrire le déroulement de la commutation qui transfère le courant de K_1 vers K_2 à partir des trois phases représentées sur la figure 7.6.

• Première phase (t₀-t₁)

Cette phase débute en t_0 lorsque les tensions de commande V_{GK1} et V_{GK2} sont ramenées à zéro car nous utilisons une commande de type "complémentaire" avec temps morts. Les

grandeurs de puissance de T_{H1} gardent leurs valeurs initiales tant que V_{GSH1} reste supérieure à $V_{GSH1off}$ (figure 7.6).

Au moment où la tension de grille du $T_{\rm HI}$ devient égale à $V_{\rm GSH1off}$, on retrouve l'effet Miller et l'évolution correspondante des tensions inter-électrodes du transistor. L'évolution de $V_{\rm DSH1}$ est à l'origine de toutes les réactions produites sur le reste du circuit lors de cette phase. Cette variation de tension se répercute sur l'ensemble de la cellule de commutation. Cela provoque l'apparition de courants capacitifs dans les autres branches de la cellule qui font évoluer les tensions aux bornes des composants. Les trajets suivis par ces courants capacitifs sont représentés sur la figure 7.7 où on n'a fait figurer que les éléments actifs des modèles comportementaux :

- les capacités parasites des diodes D_{H2}, D_{B1} et D_{B2} bloquées
- les capacités parasites des MOS T_{B1} et T_{B2} bloqués
- la diode parasite de T_{H2} pour rappeler que la tension à ses bornes reste faible tant qu'elle reste parcourue par le courant correspondant à l'augmentation de la tension inverse de D_{H2}.

Sur cette figure Δ Up représente la chute de tension dans les éléments parasites de la liaison entre la source E et la cellule de commutation.




Figure 7.7: Schéma équivalent du circuit durant les phases 1 et 2.

• Branche TH1 + DH1

Le transistor $T_{\rm HI}$ est à l'origine des changements qui apparaissent aux bornes des autres composants durant cette première phase. Ces composants fixent alors en fonction de leurs caractéristiques l'évolution de chaque courant capacitif. La tension $V_{\rm DSHI}$ augmente à partir du début de l'effet Miller en $t_{\rm 10}$, d'abord lentement puis de plus en plus rapidement comme on l'a déjà vu dans les autres cellules. La tension aux bornes de la diode $D_{\rm HI}$ ne varie que d'une façon très peu sensible, car elle continue à transiter en grande partie le courant de la charge $I_{\rm CH}$.

• Branche TH2 + DH2

Les variations de tension aux bornes de cette branche vont se reporter en totalité sur la diode D_{H2} et ainsi renforcer sa polarisation inverse. La tension V_{DSH2} ne pouvant être négative, cela signifie forcément que la diode parasite de T_{H2} est passante. La tension V_{DSH2} qui était quasiment nulle en t_0 sera maintenue à zéro dans les équations pour tenir compte de la conduction de la diode parasite Dp_{H2} .

• Branche TB1 + DB1

Pour répondre à l'augmentation de la tension V_{K1} , la tension V_{K2} , négative, croît en partant de la valeur $(V_{K1}$ -E) et impose des contraintes aux branches 3 et 4.

Les variations de tension dans la branche 3 sont les mêmes que pour la cellule à interrupteurs trois segments bidirectionnels en tension. Durant cette phase la tension V_{DB1} , négative, augmente et D_{B1} entre en conduction lorsque cette tension passe par zéro en t_1 .

• Branche T_{B2} + D_{B2}

Pendant le même temps, les deux composants de la branche 4 doivent aussi subir quelques contraintes. Pour la diode D_{B2} le problème est simple car la tension V_{DB2} (nulle en t_0) diminue à cause du courant capacitif et renforce la polarisation inverse de cette diode. Le modèle de T_{B2} est identique à celui de T_{B1} avec une petite nuance : les valeurs des différentes capacités sont très faibles car cette phase débute avec une valeur de tension V_{DSB2} élevée.

En résumé, pour suivre l'évolution des différentes tensions pendant la première phase, il suffit de se référer au cas de la cellule à trois segments pour les branches 1 et 3, les autres s'en déduisant rapidement. On se retrouve à la fin de cette phase avec les conditions suivantes :

• Deuxième phase (t₁-t₂)

Pendant cette phase aucun signal de commande n'est appliqué sur les MOS. Les branches $T_{H1}+D_{H1}$ et $T_{B1}+D_{B1}$ se comportent exactement de la même façon que dans une cellule à interrupteurs trois segments bidirectionnels en tension. Les branches $T_{H2}+D_{H2}$ et $T_{B2}+D_{B2}$ subissent ces variations de tension qui se répartissent en fonction du schéma équivalent de la figure 7.7.




Figure 7.8 : Allure des grandeurs de l'interrupteur K2 pendant la deuxième phase.

• Troisième phase (t₂-t₃)

Le signal de commande est appliqué sur l'interrupteur K_2 à l'instant t_2 . Ce phénomène s'applique ici pour les tensions V_{GSB1} et V_{GSB2} , mais cette transition sera d'autant plus rapide que la valeur initiale de ces grandeurs n'est pas nulle. Durant cette phase le circuit peut se ramener au schéma de la figure 7.9.




Figure 7.9 : Schéma équivalent durant la phase 3.

Les courants capacitifs qui circulent dans les branches 2 et 4 n'ont pratiquement pas d'effet sur les variations des tensions et des courants dans les branches 1 et 3, qui restent celles vues au chapitre précédent.

En ce qui concerne les branches 2 et 4, le courant capacitif dans la branche 2 fait croître les tensions V_{DH2} et V_{DSH2} (plus lentement que dans la phase 2 car les valeurs des capacités sont différentes). Pour la branche 4, le transistor T_{B2} devient conducteur et voit la valeur V_{DSB2} conserver quasiment la valeur prise en t_2 . Toutes les variations de V_{K2} se reportent sur la diode D_{B2} .

Cette configuration conduit le circuit vers un état stable qui marque la fin de cette commutation. Cet état est atteint lorsque la totalité du courant de charge transite par la branche T_{B1}+D_{B1}. Les grandeurs se stabilisent aux valeurs suivantes :

$$\begin{cases} I_{H1} = 0 & V_{DS_{H1}} = (E + V_{K2}) & V_{D_{H1}} \approx 0 \\ I_{H2} \approx 0 & V_{DS_{H2}} \approx 0 & V_{D_{H2}} \approx -(E + V_{K2}) \\ I_{B1} \approx I_{CH} & V_{DS_{B1}} = R_{canal}.I_{CH} & V_{D_{B1}} = V_0 + R_D.I_{CH} \\ I_{B2} \approx 0 & V_{DS_{B2}} \approx 0 & V_{DS_{B1}} + V_{D_{B1}} \end{cases}$$

Système d'équations

Une fois terminée la description de la commutation de K_1 vers K_2 , il faut définir les équations nécessaires à la simulation. Le système d'équations différentielles de (7.1) à (7.9) correspond au schéma de la figure 7.5. Le nombre total d'équations s'élève à 21: les quatre transistors MOS utilisent les relations (7.1), (7.2) et (7.3) et chaque diode fait appel à la relation (7.4). Les autres équations se rapportent avant tout aux mailles et noeuds du circuit.

$$\frac{d}{dt}(V_{li}) = \left[I_{H_i, B_i} - I_{CANAL_i} + (i_{G_{H_i, B_i}} . (1 + \frac{C_{DS_i}}{C_{GD_i}}))\right] \cdot \frac{C_{GD_i}}{\Gamma_i}$$
(7.1)

$$\frac{d}{dt}(V_{2i}) = \left[I_{H_i, B_i} - I_{CANAL_i} + (i_{G_{H_i, B_i}} \cdot (\frac{C_{GD_i}}{C_{GD_i} + C_{GS_i}}))\right] \cdot \frac{C_{GD_i} + C_{GS_i}}{\Gamma_i}$$
(7.2)

$$\frac{d}{dt}(I_{G_{H_{i},B_{i}}}) = \left[V_{G_{H_{i},B_{i}}} - V_{li} - (R_{G_{i}}.i_{G_{H_{i},B_{i}}}) - L_{S}.\frac{d}{dt}(I_{H_{i},B_{i}})\right] / L_{s}$$
(7.3)

$$\frac{d}{dt}(V_{Cj_{H_i,B_i}}) = \left[I_{H_i,B_i} - \frac{V_{Cj_{H_i,B_i}}}{R_{conv}} - I_S \cdot \left(exp(\frac{V_{Cj_{H_i,B_i}} + (R_D.I_{H_i,B_i})}{n.U_T}) - 1\right)\right] / C_{D_i}$$
(7.4)

$$\frac{d}{dt}(I_{CH}) = \left[2.(E - \Delta U) - V_{LG_1} + V_{LG_2} - V_{LG_3} + V_{LG_4} - (4.R_{CH} \cdot I_{CH})\right] / (L_{int} + 4.L_{CH})$$
(7.5)

$$\frac{d}{dt}(I_{TB_1}) = \left[E - \Delta U - V_{LG_1} - (R_{CH} I_{CH}) - (L_{CH} I_{CH}^*)\right] / L_{int}$$
(7.6)

$$\frac{d}{dt}(I_{TB_2}) = \left[-E + \Delta U - V_{LG_2} + (R_{CH}I_{CH}) + (L_{CH}I_{CH}^*)\right] / L_{int}$$
(7.7)

$$\frac{d}{dt}(I_{TB_3}) = \left[-V_{LG_3} - (R_{CH} I_{CH}) - (L_{CH} I_{CH}^*)\right] / L_{int}$$
(7.8)

$$\frac{d}{dt}(I_{Lp}) = R_{pp}.(I_{H_1} - I_{H_2} - I_{Lp})/L_{pp}$$
(7.9)

On ne rappelle pas l'expression de I_{CANAL} qui reste identique à celle décrite auparavant. Afin de simplifier l'expression littérale des équations, nous avons réduit leur longueur en écrivant les deux relations (7.10) et (7.11).

$$V_{LG_i} = V_{2i} + V_{G_i} - V_{GS_i} - (R_G.I_{G_i}) + (R_D.I_{TB_i}) + V_{C_i}$$
(7.10)

$$\Delta U = R_{ps} \cdot (I_{H_1} - I_{H_2}) + R_{pp} \cdot (I_{H_1} - I_{H_2} - I_{Lp})$$
(7.11)

L'indice "i" et la lettre H ou B s'identifient à chacun des quatre modèles de transistor MOS et aux quatre modèles de diode. L'astérisque dans certaines équations indique la dérivée de la grandeur à laquelle il est affecté (il suffit alors de remplacer ce terme par son expression).

VII.1.3) Relevés expérimentaux et résultats de simulation

Notre seule préoccupation étant l'étude des commutations, nous utilisons une source d'entrée E continue, ce qui permet de travailler avec des conditions de réglage plus précises et d'effectuer des mesures dans de meilleures conditions.

Les figures suivantes présentent, avec les relevés expérimentaux, les résultats de simulation obtenus avec le modèle comportemental, le modèle SPICE standard et le modèle SPICE modifié.

• Première série de courbes

Ces formes d'ondes correspondent aux conditions suivantes : E=100V, I_{CH} =2A et ΔT_1 =215ns Les échelles pour l'axe des ordonnées sont : -V $_{K2}$ \Rightarrow 75V/div $V_{G,GS}$ \Rightarrow 5V/div I_{B1} \Rightarrow 2A/div et la base de temps=100ns/div.




Figure 7.10: Commutation K1 vers K2 sous 100V-2A.

• Deuxième série de courbes

Ces formes d'ondes correspondent aux conditions suivantes : E=50V, I_{CH} =2A et ΔT_1 =215ns Les échelles pour l'axe des ordonnées sont : -V $_{K2} \Rightarrow 50V/div$ $V_{G,GS} \Rightarrow 5V/div$ $I_{B1} \Rightarrow 2A/div$ et la base de temps=100ns/div.




Figure 7.11: Commutation K1 vers K2 sous 50V-2A.

	K ₁ vers K ₂ s	ous 100V-2A	K ₁ vers K ₂ sous 50V-2A		
	I _{B1} max (A)	V _{K2} max (V)	I _{B1} max (A)	V_{K2} max (V)	
Expérimental	7,80	250	7,60	300	
Comportemental	7,90	215	6,25	225	
Modèle modifié	6,60	150	6,70	175	
Modèle standard	5,50	175	5,50	175	

Tableau 7.1 : Synthèse des valeurs de VK2 et IK2 pour les deux essais.

Les simulations réalisées au moyen du logiciel SPICE sont entreprises avec un schéma global dans lequel la représentation de l'environnement des composants est proposée de façon très simple. Malgré cela, les problèmes rencontrés lors des simulations sont fréquents et souvent liés à des problèmes numériques mal définis. Il faut beaucoup de tentatives pour aboutir au résultat attendu.

Si on compare les résultats de simulation obtenus avec les modèles SPICE standard ou modifié, les écarts entre les temps de commutation obtenus avec les deux modèles ne sont plus aussi sensibles que ceux observés au moment de l'étude de la cellule élémentaire (figure 5.23). Ceci s'explique par l'utilisation d'une résistance de grille externe de faible valeur (R_{ext}=9 ohms) qui ne doit pas faire oublier la présence d'une résistance interne (R_{int}=15 ohms) dans le modèle standard. Le rapport entre les valeurs utilisées permet de se rendre compte rapidement que le modèle standard présente une résistance d'entrée double.

VII.2) Etude de la commutation de K2 vers K1

Elle ressemble dans son déroulement à celle étudiée avec la cellule de commutation à interrupteur bidirectionnel en tension. Les formes d'ondes simplifiées sont représentées à la figure 7.12.




Figure 7.12: Formes d'ondes durant la commutation de K2 vers K1.

La solution peut venir aussi d'un choix différent et mieux adapté pour les tensions de commande des deux interrupteurs. L'observation des résultats pratique et de simulation ont permis justement de localiser un phénomène important. Au moment où les phases de surtension apparaissent, la tension de grille des MOS T_{H1,2} concerné atteint un niveau constant mais qui reste toujours inférieur à la tension de seuil. Cette remarque reste valable même si on fait varier les valeurs: de la source d'entrée E, de la source de sortie I_{CH} et du temps mort entre les commandes.

VII.2.1) Modèle comportemental

• Etat initial du circuit avant le transfert de K2 vers K1

L'étude de cette commutation se fera de façon moins détaillée car la plupart des phénomènes ont déjà été expliqués. Le nombre de phases est identique à celui de l'étude de la cellule de commutation à interrupteurs trois segments bidirectionnels en tension. L'état initial du circuit est représenté sur la figure 7.13. Les valeurs des tensions et courants pour chaque composant sont obtenues en s'appuyant sur l'état final atteint lors de la topologie précédente.

L'état initial du circuit avant la commutation de K_2 à K_1 est tel que l'ensemble D_{B1} et T_{HB1} laisse circuler tout le courant I_{CH} et le courant est nul dans les autres branches du circuit. La répartition des tensions est celle donnée à la fin de la commutation précédente.




Figure 7.13: Conditions initiales du circuit.

• Première phase (t₀-t₁)

Cette phase débute à l'instant t_0 , au moment où la commande de l'interrupteur K_2 passe à un niveau logique bas. Les variations provoquées par le transistor T_{B1} vont se répercuter sur l'ensemble de la cellule de commutation, sans oublier l'intervalle de temps où la tension V_{GSB1} est la seule à varier.

Des courants capacitifs apparaissent alors dans chacune des trois autres branches comme le montrent les traits fins de la figure 7.14. La plus grande partie du courant de charge continue à circuler par l'ensemble formé de la diode D_{B1} et du MOS T_{B1} , mais la tension V_{K2} prend progressivement une valeur de plus en plus négative. Cela se traduit pour la branche 4 par une diminution de la tension V_{DB2} qui renforce la polarisation inverse de la diode D_{B2} et une stagnation de V_{DSB2} autour de zéro car T_{B2} ne peut pas supporter de tension négative. L'interrupteur K_1 voit la tension à ses bornes croître. Les deux transistors $T_{H1,2}$ sont non commandés, mais dans la branche 2 c'est la diode D_{H2} qui supporte en inverse toute la tension. Dans la branche 1, D_{H1} étant polarisée dans le sens direct, seule la tension V_{DSH1} augmente.




Figure 7.14 : Schéma équivalent durant la phase 1.

• Deuxième phase (t₁-t₂)

Cette phase débute à l'instant t_1 avec la modification de la commande de l'interrupteur K_1 qui passe au niveau haut. Les courbes de la figure 7.12 schématisent les variations des grandeurs V_{K1} , V_{K2} et I_{B1} qui nous intéressent lors de cette commutation.




Figure 7.15 : Schéma équivalent durant les phases 2 et 3.

La commande appliquée sur le transistor T_{HI} autorise la circulation du courant de charge dans la branche 1 : le transfert de courant entre les branches 1 et 3 commence aussitôt. Simultanément la tension V_{DSH1} commence à diminuer. Il en découle des réactions dans les autres branches de la cellule comme le montrent les flèches placées sur la figure 7.15, ceci jusqu'au moment où la diode D_{B1} voit sa tension V_{DB1} s'inverser. La tension V_{K1} décroît obligeant $-V_{K2}$ à croître: la tension V_{DSB1} , qui avait pris une valeur positive à la fin de la phase 1, décroît et se stabilise au voisinage de la valeur (R_{canal} . I_{B1}). La modification de commande sur K_1 provoque la mise en conduction immédiate de T_{H2} et l'augmentation de la tension V_{DH2} . Le comportement de la branche 2 restera le même jusqu'à la fin de cette commutation. Pour les éléments de la branche 4, le courant capacitif fait croître les tensions V_{DSB2} et V_{DB2} .

Pendant la deuxième partie de cette deuxième phase (intervalle t_{12} - t_2), V_{K2} conserve une valeur légèrement positive qui dépend de la somme des chutes de tension des deux composants D_{B1} et T_{B1} lorsqu'ils sont passants. Les contraintes en tension ne sont plus imposées sur le circuit par l'interrupteur K_2 car sa tension n'évolue quasiment pas. Maintenant la tension V_{K1} varie en fonction du courant qui passe dans l'inductance parasite Lp en série avec la source E.

L'instant t₃ correspond à celui où le courant de recouvrement inverse de la diode D_{B1} atteint sa valeur maximum. Cet intervalle est d'autant plus court que la variation de courant est rapide; il est possible qu'il n'apparaisse pas ou soit réduit à un temps très court. Cette transition a été volontairement exagérée sur la figure 7.12 afin de visualiser correctement les conséquences produites sur les tensions.

• Troisième phase (t₂-t₃)

Pendant cette dernière phase la fin du recouvrement inverse de la diode D_{B1} impose l'évolution du courant au reste du circuit. La tension V_{DB1} commence à devenir négative au même moment ce qui permet l'évolution des tensions sur les autres branches. On retrouve en t_3 les conditions suivantes pour l'ensemble de la cellule de commutation.

$$\begin{cases} I_{H1} = I_{CH} & V_{DS_{H1}} = R_{canal}.I_{CH} & V_{D_{H1}} \approx V_0 + R_D.I_{CH} \\ I_{H2} \approx 0 & V_{DS_{H2}} \approx 0 & V_{D_{H2}} \approx V_{DS_{H1}} + V_{D_{H1}} \\ I_{B1} = 0 & V_{DS_{B1}} = (E - V_{K1}) & V_{D_{B1}} \approx 0 \\ I_{B2} \approx 0 & V_{DS_{B2}} \approx 0 & V_{D_{B2}} \approx -(E - V_{K1}) \end{cases}$$

VII.2.2) Relevés expérimentaux et résultats de simulation

• Première série de courbes

Ces formes d'ondes correspondent aux conditions suivantes : E=100V, I_{CH} =2A et ΔT_2 =160ns

 $I_{B1} \Rightarrow 2A/div$ et la base de temps=100ns/div. V_{K2} V_{GS2} V_{GS1} Expérimentation $I_{TB2} \\$ V_{K1} $V_{\text{G,GS1}} \\$ $V_{G,GS2}$ Simulation modèle comportemental $I_{TB2}\ \dots$ V_{K1} ITB2. V_{K2} Simulation SPICE $\widetilde{V}_{G,GS1}$ $V_{G,GS2}$ Standard V_{K1} I_{TB2} V_{K2} Simulation SPICE $\overline{V_{G,GS1}}$ Modifié $V_{G,GS2}$

Les échelles pour l'axe des ordonnées sont : - $V_{K2} \Rightarrow 50V/div$

Figure 7.16: Commutation K2 vers K1 sous 100V-2A

• Deuxième série de courbes

Ces formes d'ondes correspondent aux conditions suivantes : E=50V, I_{CH} =2A et ΔT_2 =160ns Les échelles pour l'axe des ordonnées sont : -V $_{K2} \Rightarrow 50V/div$

 $I_{B1} \Rightarrow 2A/div$ et la base de temps=100ns/div.




Figure 7.17: Commutation K2 vers K1 sous 50V-2A

	K ₁ vers K ₂ sous 100V-2A			K ₁ vers K ₂ sous 50V-2A		
	I _{B1} min (A)	V _{K2} max (V)	V _{K2} min (V)	I _{B1} min (A)	V _{K2} max (V)	V _{K2} min (V)
Expérimental	-6,50	-65	250	-5,85	-70	150
Comportemental	-8,15	-105	350	-6,50	-110	195
Modèle standard	-6,90	-115	170	-6,50	-100	120
Modèle modifié	-6,45	-105	160	-5,00	-175	105

Tableau 7.2 : Synthèse des valeurs de VK2 et IK2 pour les deux essais.

Les formes d'ondes obtenues pour la tension V_{K2} avec les modèles SPICE (standard et modifié) sont relativement éloignées de celles relevées expérimentalement. La différence principale apparaît pendant le blocage de la diode D_{B1} , lorsque la tension V_{K2} s'inverse. Ceci est lié à des problèmes de modélisation des composants utilisés: la diode D_{B1} entre en conduction à partir de l'instant t_1 (figure 7.12) mais T_{B1} n'a pas encore reçu son ordre de mise en conduction; il oppose de ce fait une certaine impédance au courant de charge qui cherche à circuler par cette branche. Ce courant charge alors la capacité équivalente du transistor (capacité qui évolue en fonction de la tension V_{DS3}) jusqu'à sa mise en conduction. L'écart entre les formes d'ondes est dû aux modèles simplifiés du MOS et de la diode, qui entrainent une mauvaise gestion de la charge des capacités ou de l'impédance non linéaire que présentent les composants pendant leur commutation. Les valeurs maximales de V_{K2} sont sous évaluées, les valeurs minimales sont exagérées. Ce dernier point peut être corrigé en agissant sur le signal de commande. Une petite erreur sur ΔT_2 provoque une grosse variation de V_{K2} minimum.

Les simulations réalisées avec les modèles d'interrupteurs comportementaux sont satisfaisantes. La plus grande difficulté vient de la mise au point du programme et de ses différentes étapes. Comme nous l'avons déjà souligné, il devient facile d'agir sur tous les paramètres dès que les tests permettant de définir les états successifs des différents composants ont été mis au point. L'utilisation d'une résistance binaire dans le modèle de la diode ne facilite pas le travail. Il conviendrait de remplacer cet élément en utilisant à sa place une expression plus juste afin de réduire les problèmes numériques liés à une variation brusque. Malgré cela, on obtient des formes d'ondes de la tension V_{K2} plus correctes que celles du logiciel SPICE. Dans cette configuration, la valeur de résistance adoptée pour le blocage de la diode ne doit pas être trop élevée sinon les discontinuités deviennent des sources de problèmes numériques. Il y a un compromis à réaliser sur cette valeur.

VII.3) Analyse générale des résultats de simulation

Si les résultats de simulation sont quelque peu différents des relevés pratiques, deux raisons importantes peuvent justifier en partie cette constatation. Il y a tout d'abord un aspect

pratique: il faut établir une image convenable des signaux de commande appliqués sur les transistors MOS et en définir un modèle satisfaisant comme c'est le cas sur la figure 7.18.




Figure 7.18 : Représentation des signaux de commande

La détermination des valeurs pratiques de la durée des temps morts $\Delta T_{1,2}$ entre les deux tensions de grille $VG_{K1,2}$ et des temps de montée de ces tensions (on prend une variation linéaire par simplification) s'avère très délicate dans la mesure où la forme de ces signaux s'éloigne de leur représentation. Comme on l'a vu plus haut, une faible erreur sur la valeur de ΔT entraine une forte variation de la surtension apparaissant aux bornes de l'interrupteur K_2 lors de sa mise en conduction.

Pour réduire les risques d'écarts, il est préférable de relever $VG_{K1,2}$ lorsque la commande est connectée sur la puissance.

Après l'étude des deux commutations, nous pouvons établir une remarque sur le choix des temps morts fixés dans cette commande. Pour une durée des temps morts ΔT donnée, et dans le cas où E et I_{CH} sont positifs, c'est pour la transition de K_2 vers K_1 que les contraintes sur V_{K2} sont les plus importantes. Cette affirmation s'explique simplement par la valeur initiale à partir de laquelle V_{K2} décroit. Dans le cas de la commutation au blocage de K_2 , la tension part d'une valeur quasi nulle contrairement à l'autre commutation où cette valeur initiale vaut E. Cette explication justifie l'écart existant entre les deux temps morts (ΔT_2 =160ns et ΔT_1 =215ns) utilisés pour les relevés expérimentaux et les simulations. Pour le même temps ΔT , plus la tension de la source d'entrée E est importante moins la surtension sur K_2 sera élevée.

Après avoir réussi à conduire à terme la simulation de type comportemental de cette cellule de commutation à IBTC, une remarque importante se dégage. Le choix de la mise en équation du circuit global n'est sûrement pas la solution la mieux adaptée lorsque les circuits deviennent aussi grands. Cette affirmation colle parfaitement à l'étude de cette dernière cellule. Notre démarche de travail consiste à modifier et intervenir sur le déroulement du programme à chaque modification. Il serait plus judicieux de créer des sous modèles pour les

composants (avec leurs grandeurs d'entrée) et de mettre en équation le reste du circuit (sous forme matricielle). La procédure de gestion des transitions dans les modèles devient automatique et moins lourde à gérer lorsque les composants sont aussi nombreux. Il reste un avantage considérable à mettre en équation un circuit plutôt que d'utiliser un logiciel : on détecte facilement les causes d'un problème. Il ne faut cependant pas oublier que la mise en oeuvre d'un tel outil demande beaucoup de temps, de travail et de connaissances.

CONCLUSION

CONCLUSION

Les résultats des travaux présentés dans ce mémoire sont une contribution à la réalisation de modèles d'interrupteurs bidirectionnels en tension obtenus par association en série de transistors et de diodes.


Une modélisation suffisamment précise des composants bipolaires de puissance nécessite de faire apparaître des phénomènes de nature répartie dont ne peuvent rendre compte les modèles à constantes localisées. Nous avons réduit la complexité du problème en nous limitant à l'utilisation de transistors MOSFET qui sont des composants unipolaires, se prétant plus facilement à la modélisation comportementale. Pour les diodes, si la zone de charge d'espace est facilement représentable par une capacité non linéaire, la représentation des zones de diffusion nécessite des hypothèses simplificatrices pour garder au modèle une taille compatible avec l'utilisation envisagée.


A partir de là, la modélisation d'une cellule élémentaire de commutation à un transistor et une diode ne pose pas de problème particulier, pas plus que celle à deux interrupteurs trois segments bidirectionnels en courant. Il en va tout autrement des cellules utilisant des interrupteurs bidirectionnels en tension à cause des changements d'état simultanés d'une diode et d'un transistor en série. Les modèles SPICE présentent à ce niveau une lacune car la répartition des tensions entre le transistor et la diode en série à l'état bloqué ne correspond pas toujours à celle observée. Ne serait-ce que pour cette raison, la recherche de l'élaboration d'un autre modèle se justifie.

Dans la mesure où l'objectif était de modéliser une cellule à deux IBTC, les risques de court-circuit de la source de tension nous ont amenés à introduire des temps morts entre les commandes des transistors, alors que cela ne se justifie pas dans le cas d'une cellule à interrupteurs trois segments bidirectionnels en tension. Mais les résultats obtenus ont facilité l'analyse de ceux de la cellule à IBTC. D'autre part, pour ne pas introduire de composants supplémentaires, nous avons dû laisser les transistors et les diodes subir les surtensions créées par l'ouverture momentanée de la source de courant formée par la charge. Si cela s'est avéré une contrainte lors des phases d'expérimentation, les informations recueillies au cours de la réalisation de ce travail ont permis depuis la mise au point d'un dispositif de commande des transistors à grille isolée qui réduit les contraintes sur les interrupteurs dans les différentes configurations de cellules, et en particulier celle à IBTC.

Ce dispositif faisant actuellement l'objet d'un dépôt de brevet, il ne nous a pas été possible de le décrire dans le cadre de ce mémoire, mais les résultats de simulation (modèle

SPICE modifié) et les relevés expérimentaux ci-dessous réalisés sur une cellule à deux IBTC attestent de son bon fonctionnement.





BIBLIOGRAPHIE

BIBLIOGRAPHIE

- [1] J. ARNOULD, J.M. LI, D LAFORE et P. MERLE: "Contrôle des charges dans les dispositifs de l'électronique de puissance", RGE N°5, Mai 1992, pp. 22-32.
- [2] J. ARNOULD et P. MERLE: "Dispositif de l'Electronique de Puissance", Traité des nouvelles technologies, Edition HERMES 1992 Vol 1&2, ISBN 2-86601-308-5.
- [3] A. BARNA et D. HORELICK:

 "A simple diode model including conductivity modulation", IEEE Trans on Circuit Theory, Vol CT-18, N°2, March 1971, pp. 233-240.
- [4] B. BEYBOUN, P. ROSSEL, F. OMS, H. TRANDUC et A. PEYRE-LAVIGNE: "PMD power mosfet designer, un outil de conception générique de composants MOS de puissance de nouvelle génération", EPF, Marseille 1992, Actes pp. 4.1/6-4.6/6.
- [5] B. BEYDOUN, H.TRANDUC, F.OMS, A-P. LAVIGNE, P.ROSSEL: "Méthodologie d'approche pour la conception des transistors VDMOSD de puissance", Journal de Physique III, Juin 1994, pp.1939-1955.
- [6] J. CAPRON:"Modélisation des diodes de puissance et application aux pertes des convertisseurs de type hacheur et onduleur", Thèse de doctorat, Lille, 1992.
- [7] J.D.CHATELAIN:
 "Dispositifs à semiconducteur", Traité d'électricité, d'électronique et d'électrotechnique,
 Edition DUNOD, ISBN 2-04-016442-1.
- [8] J. P. CHANTE, H. MOREL: "Modèles comportementaux à variables d'état" RGE N°6, Juin 1992, pp. 23-27.
- [9] Y. CHII LIANG et V.J. GOSBELL:
 "Diode forward and reverse recovery model for power electronic SPICE simulations",
 IEEE Trans on Power Electronics, Vol 5, N°3, July 1990, pp. 346-356.
- [10] R. CITTADINI:

 "Gestion de la commutation et synthèse de filtres CEM dans les convertisseurs à interrupteurs bidirectionnels", Thèse de doctorat, Montpellier II, 1995.
- [11] P. DEGOBERT :
 "Formalisme pour la commande des machines électriques alimentées par convertisseurs statiques", Thèse de Doctorat, Lille 1997.

[12] E. DEVIENNE:

"Modélisation d'une diode de puissance en commutation en utilisant la méthode Bond-Graph", DEA, Lille 1994.

- [13] K. DJELLABI, M.NAPIERALSKA, H.TRANDUC, P.ROSSEL, K. KASSMI: "Modèles du transistor MOS de puissance", RGE N°6, Juin 1992, pp.8-16.
- [14] E. FARJAH, J.L SCHANEN, J. ROUDET et J.P. FERRIEUX: "Power mosfet modelling based on its behaviour", Proc. IMACS-TC1, July 1993, pp. 461-466.
- [15] E. FARJAH, J. BARBAROUX et R. PERRET:

 "Incertitude dans les mesures de courant: un obstacle dans la caractérisation des composants en électronique de puissance", Journal de Physique III, Juillet 1993, pp. 1509-1523.
- [16] E. FARJAH, J. ROUDET et J.L. SCHANEN:
 "Etude comportementale de la commutation d'un transistor MOSFET de puissance",
 Journal de Physique III, Décembre 1994, pp. 2531-2555.
- [17] H. FOCH et Y. CHERON:

 "Perspectives d'évolution des convertisseurs statiques", EPF, Toulouse 1990, Actes pp. 1-4.
- [18] C. GLAIZE, J.J. HUSELSTEIN, C. JAUNAY, R. BADAROU, G. CAPOLINO:

 "Analyse de la commutation dans les convertisseurs monophasés à interrupteurs bidirectionnels", Journée d'étude SEE Interrupteurs Bidirectionnels, Montpellier 1990.
- [19] J.P HAUTIER, X. GUILLAUD, J.A. HUJEUX: "Méthodologie pour la commande des montages bidirectionnels à interrupteurs bicommandables", RGE N° 6, Juin 1992, pp. 36-44.
- [20] J.P. HAUTIER:

"Les montages à interrupteurs bidirectionnels totalement contrôlés." Journée d'étude SEE Interrupteurs Bidirectionnels, Montpellier 1990.

[21] J. HUSELSTEIN:

"Etude de la commutation dans les convertisseurs à interrupteurs bidirectionnels bicommandables. Contribution à la gestion de la commutation entre interrupteurs commandés", Thèse de doctorat, Montpellier II, 1993.

[22] A. JAAFARI et J.L. COCQUERELLE:

"Evaluation des performances d'un interrupteur électronique rapide de puissance à technologie I.G.B.T", Proc. IMACS-TC1, Juin 1988, pp. 1-19.

[23] C. JAUNAY:

"Etude d'une cellule de commutation à interrupteurs bidirectionnels bicommandable. Une étape vers le convertisseur direct généralisé", Thèse de doctorat Montpellier II, 1989.

[24] T. KERN, R. KRAUS et K. HOFFMANN:

"A precise analytical model for diffused power diodes", Proc. EPE 95, Sevilla, Vol 1, pp. 146-150.

[25] P.O. LAURITZEN et C.L. MA:

"A simple diode model with reverse recovery", IEEE Trans on Power Electronics, Vol 6, N°2, April 1991, pp. 188-191.

[26] S. LEFEBVRE, F. COSTA et F. FOREST:

"Contrôle des gradients de commutation dans des convertisseurs haute fréquence", EPF, Marseille 1992, Actes pp. 5.1/7-5.7/7.

[27] P. LETURCQ:

"Composants semiconducteurs, principes de fonctionnement", Techniques de l'ingénieur, Génie électrique, Convertisseurs statiques D3100.

[28] P. LETURCQ:

"Modèles physiques distribués pour composants bipolaires de puissance", RGE N° 6, Juin 1992, pp. 17-22.

[29] J.M. LI, D. LAFORE, J. ARNOULD et B. REYMOND:

"Analysis of switching behavior of the power Insulated Gate Bipolar Transistor by soft modeling", Proc. EPE, 1993, pp. 220-225.

[30] R. MAIMOUNI, M. BELABADIA, P. ROSSEL, H. TRANDUC:

"Modèle Spice du transistor VDMOS", Electronique de puissance, N° 28, pp. 26-33.

[31] J.L MASSOL, J.L. DEBRIE, P. GILLET, M.A. KALLALA et Ph. LETURCQ:

"Modèles de composants semiconducteurs bipolaires pour la C.A.O en électronique de puissance", Actes EPF 94, pp. 161-166.

[32] H. MATHIEU:

"Physique des semiconducteurs et des composants électroniques", 2^{éme} édition MASSON, ISBN 2-225-82200-x.

[33] D. MATT, F. PRIEUR et C. GLAIZE:

"Simulation numérique en électronique de puissance. Méthode de la topologie variable", Journal de Physique III, Janvier 1994, pp. 55-73.

- [34] F. MORANCHO, P. ROSSEL et H. TRANDUC:

 "Propriétés statiques et dynamiques du transistor MOS de puissance à tranchées (UMOS)", Journal de Physique III, Février 1996, pp. 301-322.
- [35] H. MOREL, B. ALLARD, H. HELALI, C.C. LIN et J.P. CHANTE:

 "Revue des principaux modèles de composants de puissance et de leur implantation dans les simulateurs de circuits", EPF 94, Actes pp. 283-287.
- [36] M. NAPIERALSKA, H. TRANDUC, P. ROSSEL : "Bibliothèque de transistors MOS de puissance dans le couplage des logiciels Hypercard et Spice", EPF, Toulouse, Octobre 1990, Actes pp. 129-135.
- [37] C. NEN:
 "Modélisation du transistor MOS de puissance à l'aide du logiciel SPICE", DEA, Lille 1996.
- [38] J.P. NOUGIER: "Méthodes de calcul numérique", 3^{éme} édition MASSON, ISBN 2-225-81086.
- [39] J. PILACINSKI:
 "A method for determining the parameters of power MOSFET and IGBT transistor models applied in the PSPICE program", EPE 95, Sevilla, Vol. 1, pp. 268-272.
- [40] A. SANDALI, A. JAAFARI et J.P. PICARD : "Etude de la polarisation négative de la grille d'un IGBT", EPF, Toulouse 1990, Actes pp. 159-164.
- [41] F SARRUS, P.J. VIVERGE et J.P. CHANTE:
 "Influence de l'inductance d'émetteur de l'IGBT dans un convertisseur avec une charge inductive".
- [42] N.Y.A. SHAMMAS, M.T. RAHIMO et P.T. HOBAN:
 "Effects of temperature, forward current, and commutating di/dt on the reverse recovery behaviour of fast power diodes", EPE 95, Sevilla, Vol. 1, pp. 577-582.

GLOSSAIRE

Liste des paramètres

B_V : Tension de claquage

C_D: Capacité totale de diode

C_S : Capacité de diffusion

C_J : Capacité de jonction

C_{J0} : Capacité de jonction à l'équilibre

C_{DS} : Capacité drain-sourceC_{GD} : Capacité grille-drain

C_{GS} : Capacité grille-source

Cox : Capacité de l'oxyde

D_{n,p} : Constante de diffusion des électrons, des trous

 $F_{B.N.S}$: Introduit les effet d'un canal court du MOS

 $G_{n,p}$: Terme de génération des électrons, des trous

I_D : Courant de diode

 I_F : Courant direct de diode

I_R : Courant inverse de diode

I_{RM} : Courant inverse maximum de diode

I_S : Courant de saturation

L_{n,p}: Longueur de diffusion des électrons, des trous

m : Coefficient de profil de jonction

N : Coefficient d'émission

N_{A.D}: Concentration en impuretés côté N, côté P

n,p : Concentration d'électrons, de trous

 n_i : Concentration intrinsèque de porteurs

q : Charge électrique

Q_S : Charge stockée dans le composant

R_S : Résistance série du modèle de diode

 t_{rr} : Temps de recouvrement inverse

U_T: Potentiel thermodynamique

V_D : Tension de diodeV_{TH} : Tension de seuilW : Largeur de base

W_{N.P.}: Largeur de la zone N, zone P (diode PN)

X_{n,p} : Largeur de la zone de charge d'espace côté N, côté P

 ϵ : Permittivité électrique ϵ_0 : Permittivité absolue

 ϕ_0 : Potentiel de jonction

 $\mu_{n,p}$: Mobilité des électrons, des trous ρ : Densité de charge

 $\tau_{n,p}$: Durée de vie des électrons, des trous

